DE3634850A1 - Verfahren zur herstellung einer groesstintegrierten halbleiter-schaltungseinrichtung vom standardscheibentyp - Google Patents
Verfahren zur herstellung einer groesstintegrierten halbleiter-schaltungseinrichtung vom standardscheibentypInfo
- Publication number
- DE3634850A1 DE3634850A1 DE19863634850 DE3634850A DE3634850A1 DE 3634850 A1 DE3634850 A1 DE 3634850A1 DE 19863634850 DE19863634850 DE 19863634850 DE 3634850 A DE3634850 A DE 3634850A DE 3634850 A1 DE3634850 A1 DE 3634850A1
- Authority
- DE
- Germany
- Prior art keywords
- polycrystalline silicon
- silicon layer
- metal silicide
- elements
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer größtintegrierten
Halbleiter-Schaltungseinrichtung vom Standardscheibentyp und insbesondere auf ein
Verfahren zur Herstellung von Widerstandselementen in dieser Schaltungseinrichtung
zur Bildung von zum Beispiel bipolaren logischen Schaltungen und dergleichen.
In der Fig. 3 ist eine konventionelle größtintegrierte Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp dargestellt. Diese Schaltungseinrichtung ist mit der Bezugsziffer
6 bezeichnet und weist eine Mehrzahl von Zellen 7 auf, die jeweils eine Mehrzahl
von Transistoren 8 und Widerständen 9 enthalten. Die Zellen 7 sind in der Schaltungseinrichtung
6 gruppenweise entlang einer Mehrzahl von Geraden angeordnet, die
parallel zueinander liegen. In der Fig. 4 ist der Aufbau einer Zelle 7 genauer dargestellt.
Die bereits erwähnten Transistoren 8 und Widerstände 9 sind innerhalb einer
Zelle 7 getrennt voneinander angeordnet.
Im allgemeinen besitzt eine größtintegrierte Halbleiter-Schaltungseinrichtung vom
Standardscheibentyp Zellen 7, die in gleicher Weise aufgebaut sind, wie in Fig. 3
angedeutet ist. Zur Bildung einer bipolaren logischen Schaltung, beispielsweise zur
Bildung einer emittergekoppelten logischen Schaltung, sind verschiedene Widerstände
erforderlich, so daß es zur Realisierung unterschiedlicher logischer Schaltungen
notwendig ist, im voraus verschiedene Arten von Widerständen in den jeweiligen
Zellen zu erzeugen, und zwar während des Standardprozesses zur Herstellung der
Schaltungselemente, wie in Fig. 4 gezeigt ist.
Aufgrund der gleichen Zellenausbildung kann jedoch nur eine beschränkte Anzahl von
logischen Schaltungen verwirklicht werden, so daß der Nutzungsgrad der Zellen bzw.
Elemente relativ klein ist. Es wurden daher Überlegungen angestellt, während des
Standardprozesses innerhalb der einzelnen Zellen nur noch Transistoren mit untereinander
gleicher Verteilung zu erzeugen, und während des Scheibenbearbeitungsprozesses
zur Realisierung der Leitungsverbindungen zwischen den Elementen auch
die Widerstände zu bilden, und zwar mit Hilfe polykristallinen Siliziums.
Während des Scheibenbearbeitungsprozesses mußte also auch die polykristalline
Siliziumschicht erzeugt werden, so daß der Scheibenbearbeitungsprozeß sich relativ
schwierig gestaltete und zu verlängerten Produktionszeiten sowie zu erhöhten Produktionskosten
führte.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer größtintegrierten
Halbleiter-Schaltungseinrichtung vom Standardscheibentyp anzugeben,
bei dem ein höherer Nutzungsgrad der einzelnen Zellen erreicht wird und der Scheibenbearbeitungsprozeß
vereinfacht ist.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1
angegeben. Eine vorteilhafte Ausgestaltung der Erfindung ist dem Unteranspruch zu
entnehmen.
Ein Verfahren zur Herstellung einer größtintegrierten Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp nach der Erfindung mit
- einem Standardprozeß zur Herstellung von Schaltungselementen in einem Halbleitersubstrat, und
- einem Scheibenbearbeitungsprozeß zur Herstellung von Leitungsverbindungen zwischen den Schaltungselementen zeichnet sich dadurch aus, daß
- im Standardprozeß neben der Herstellung von Halbleiterelementen im Halbleitersubstrat eine polykristalline und als Widerstandselement dienende Siliziumschicht auf einem Oxidfilm nach Bildung des Oxidfilms zur elektrischen Abtrennung bzw. Isolierung der Halbleiterelemente erzeugt wird, und
- im Scheibenbearbeitungsprozeß auf der polykristallinen Siliziumschicht eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht bereichsweise so aufgebracht wird, daß das die polykristalline Siliziumschicht aufweisende Widerstandselement einen gewünschten Widerstandswert annimmt, Elektroden auf der den hohen Schmelzpunkt aufweisenden Metallsilicidschicht aufgebracht und die Halbleiterelemente mit den Widerstandselementen durch Leitungen verbunden werden. Die Leitungsverbindungen können beispielsweise durch Drähte realisiert werden.
- einem Standardprozeß zur Herstellung von Schaltungselementen in einem Halbleitersubstrat, und
- einem Scheibenbearbeitungsprozeß zur Herstellung von Leitungsverbindungen zwischen den Schaltungselementen zeichnet sich dadurch aus, daß
- im Standardprozeß neben der Herstellung von Halbleiterelementen im Halbleitersubstrat eine polykristalline und als Widerstandselement dienende Siliziumschicht auf einem Oxidfilm nach Bildung des Oxidfilms zur elektrischen Abtrennung bzw. Isolierung der Halbleiterelemente erzeugt wird, und
- im Scheibenbearbeitungsprozeß auf der polykristallinen Siliziumschicht eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht bereichsweise so aufgebracht wird, daß das die polykristalline Siliziumschicht aufweisende Widerstandselement einen gewünschten Widerstandswert annimmt, Elektroden auf der den hohen Schmelzpunkt aufweisenden Metallsilicidschicht aufgebracht und die Halbleiterelemente mit den Widerstandselementen durch Leitungen verbunden werden. Die Leitungsverbindungen können beispielsweise durch Drähte realisiert werden.
Vorteilhaft kann die einen hohen Schmelzpunkt aufweisende Metallsilicidschicht so
aufgebracht werden, daß der Widerstandswert des die polykristalline Siliziumschicht
aufweisenden Widerstandselementes während des Scheibenbearbeitungsprozesses
mehrere Ohm bis mehrere zehn Ohm annimmt. Die Größe des Widerstandswertes des
Widerstandselementes kann also durch den Grad der Bedeckung der polykristallinen
Siliziumschicht durch die Metallsilicidschicht (Siliziummetallverbindung) bestimmt
werden.
Die Zeichnung stellt neben dem Stand der Technik ein Ausführungsbeispiel der Erfindung
dar. Es zeigen:
Fig. 1 einen Querschnitt durch eine größtintegrierte Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp zur Erläuterung ihrer Herstellungsweise,
Fig. 2 eine Draufsicht auf die größtintegrierte Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp nach Fig. 1,
Fig. 3 eine Draufsicht auf eine konventionelle größtintegrierte Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp und
Fig. 4 eine Zelle der Schaltungseinrichtung nach Fig. 3.
Im nachfolgenden wird die Erfindung anhand der Fig. 1 näher beschrieben.
Fig. 1 zeigt einen Strukturquerschnitt zur Erläuterung des Herstellungsverfahrens
eines Widerstandselementes mit polykristallinem Silizium auf der größtintegrierten
Halbleiter-Schaltungseinrichtung vom Standardscheibentyp zur Bildung einer zum
Beispiel emittergekoppelten logischen Schaltung. Die Schichtstruktur enthält einen
Oxidfilm 1, eine auf dem Oxidfilm 1 liegende polykristalline Siliziumschicht 2, eine auf
der polykristallinen Siliziumschicht 2 liegende Metallsilicidschicht 3 mit hohem
Schmelzpunkt, einen auf der polykristallinen Siliziumschicht 2 gebildeten Isolationsfilm
4, in dem sich zwei Öffnungen 5 a im Bereich der Schicht 3 befinden, sowie zwei Elektroden
5, die durch die Öffnungen 5 a hindurchragen.
Im nachfolgenden wird das Herstellungsverfahren näher erläutert.
In einem Standardprozeß werden nicht dargestellte Transistoren sowie ein Oxidfilm 1
zur elektrischen Abtrennung der Transistoren auf einem Halbleitersubstrat gebildet,
wobei eine polykristalline Siliziumschicht auf der gesamten Oberfläche des Oxidfilms 1
erzeugt wird. Nach Injektion von Dotierungsmaterial wird die in Fig. 1 gezeigte polykristalline
Siliziumschicht 2 durch abschnittsweises Entfernen dieser Schicht erhalten.
In einem weiteren sogenannten Scheibenbearbeitungsprozeß wird eine Metallsilicidschicht
3 mit hohem Schmelzpunkt bereichsweise auf der polykristallinen Siliziumschicht
2 gebildet. Anschließend wird ein Isolationsfilm 4 erzeugt, der die gesamte
Oberfläche der einen hohen Schmelzpunkt aufweisenden Metallsilicidschicht 3 überdeckt
und z. B. auch mit der polykristallinen Siliziumschicht 2 in einem Oberflächenbereich
in Kontakt kommt, in dem sich keine Metallsilicidschicht 3 befindet. In den
Isolationsfilm 4 werden im Bereich der Metallsilicidschicht 3 Öffnungen 5 a eingebracht,
in die Elektroden 5 eingeführt werden, die mit der Metallsilicidschicht 3 in Kontakt
stehen. Über diese Elektroden 5 wird das auf diese Weise erhaltene Widerstandselement
mit den Transistoren zum Beispiel über Leitungsdrähte verbunden.
Die Fig. 2 zeigt eine Draufsicht auf das Widerstandselement aus polykristallinem
Silizium. Entsprechend der Fig. 2 besitzt die polykristalline Siliziumschicht 2 eine
Breite W und eine Länge L p in dem Bereich, der nicht von der einen hohen Schmelzpunkt
aufweisenden Metallsilicidschicht 3 bedeckt ist. Die Abstände der Ränder der
Metallsilicidschicht 3 zu den jeweils nächstliegenden Rändern der Öffnungen 5 a sind
mit L s1 und L s2 bezeichnet. Diese Abschnitte schließen sich unmittelbar an die Länge
L p an. Der Gesamtwiderstandswert R des Widerstandselements läßt sich somit durch
die folgende Gleichung ausdrücken:
Hierin bedeuten ρ s der Schichtwiderstand der Metallsilicidschicht mit hohem Schmelzpunkt
und ρ p der Schichtwiderstand der polykristallinen Siliziumschicht mit den genannten
Verunreinigungen.
Üblicherweise ist ρ s ≅ mehrere Ω/(Ohm/Flächenelement), ρ p ≅ mehrere hundert bis
mehrere tausend Ω/ und ρ s « ρ p. Der erste und der dritte Ausdruck in der obigen
Gleichung (1) können somit im Vergleich zum zweiten Ausdruck vernachläßigt werden.
Das bedeutet, daß sich der Gesamtwiderstandswert R des Widerstandselementes
näherungsweise zu:
ergibt. Wie aus der obigen Beschreibung hervorgeht, ist es möglich, einen gewünschten
Widerstandswert für das Widerstandselement mit polykristallinem Silizium
durch bereichsweise Bildung einer Metallsilicidschicht mit hohem Schmelzpunkt zu
erhalten.
Ist die gesamte Oberfläche der polykristallinen Siliziumschicht mit der Metallsilicidschicht
mit hohem Schmelzpunkt bedeckt, so läßt sich darüber hinaus der Gesamtwiderstandswert
R durch folgende Gleichung ausdrücken:
Hierin ist L s der Abstand zwischen den beiden Öffnungen 5 a. Besitzt der Abstand L s
einen Wert, der nahe bei einem Mehrfachen der Breite W liegt, so beträgt der Widerstandswert
R mehrere Ohm bis mehrere zehn Ohm, so daß eine Benutzung als Leitung
möglich ist.
Entsprechend der Erfindung wird eine als Widerstandselement benutzte polykristalline
Siliziumschicht in einem Standardprozeß hergestellt. In einem Scheibenbearbeitungsprozeß
wird eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht bereichsweise
auf der polykristallinen Siliziumschicht gebildet. Der Scheibenbearbeitungsprozeß
umfaßt daher nur wenige Verfahrensschritte und ist relativ unkompliziert,
so daß eine Zelle mit hohem Nutzungsgrad erhalten wird. Darüber hinaus läßt sich der
Schaltungsaufbau bzw. Schaltungsstrom in jeder Zelle leicht variieren.
Selbstverständlich lassen sich gemäß der Erfindung nicht nur emittergekoppelte logische
Schaltungen sondern auch bipolare logische Schaltungen realisieren, in denen
ebenfalls die oben genannten Widerstände zur Bildung derselben Effekte zum Einsatz
kommen.
Claims (2)
1. Verfahren zur Herstellung einer größtintegrierten Halbleiter-Schaltungseinrichtung
vom Standardscheibentyp, mit
- einem Standardprozeß zur Herstellung von Schaltungselementen in einem Halbleitersubstrat und
- einem Scheibenbearbeitungsprozeß zur Herstellung von Leitungsverbindungen zwischen den Schaltungselementen, dadurch gekennzeichnet, daß
- im Standardprozeß neben der Herstellung von Halbleiterelementen im Halbleitersubstrat eine polykristalline und als Widerstandselement dienende Siliziumschicht (2) auf einem Oxidfilm (1) nach Bildung des Oxidfilms (1) zur elektrischen Abtrennung der Halbleiterelemente erzeugt wird, und
- im Scheibenbearbeitungsprozeß auf der polykristallinen Siliziumschicht (2) eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht (3) bereichsweise so aufgebracht wird, daß das die polykristalline Siliziumschicht (2) aufweisende Widerstandselement einen gewünschten Widerstandswert (R) annimmt, Elektroden (5) auf der den hohen Schmelzpunkt aufweisenden Metallsilicidschicht (3) aufgebracht und die Halbleiterelemente mit den Widerstandselementen durch Leitungen verbunden werden.
- einem Standardprozeß zur Herstellung von Schaltungselementen in einem Halbleitersubstrat und
- einem Scheibenbearbeitungsprozeß zur Herstellung von Leitungsverbindungen zwischen den Schaltungselementen, dadurch gekennzeichnet, daß
- im Standardprozeß neben der Herstellung von Halbleiterelementen im Halbleitersubstrat eine polykristalline und als Widerstandselement dienende Siliziumschicht (2) auf einem Oxidfilm (1) nach Bildung des Oxidfilms (1) zur elektrischen Abtrennung der Halbleiterelemente erzeugt wird, und
- im Scheibenbearbeitungsprozeß auf der polykristallinen Siliziumschicht (2) eine einen hohen Schmelzpunkt aufweisende Metallsilicidschicht (3) bereichsweise so aufgebracht wird, daß das die polykristalline Siliziumschicht (2) aufweisende Widerstandselement einen gewünschten Widerstandswert (R) annimmt, Elektroden (5) auf der den hohen Schmelzpunkt aufweisenden Metallsilicidschicht (3) aufgebracht und die Halbleiterelemente mit den Widerstandselementen durch Leitungen verbunden werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die einen hohen Schmelzpunkt aufweisende Metallsilicidschicht
(3) so aufgebracht wird, daß der Widerstandswert (R) des die polykristalline
Siliziumschicht (2) aufweisenden Widerstandselementes während des
Scheibenbearbeitungsprozesses mehrere Ohm bis mehrere zehn Ohm annimmt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23074085A JPS6289341A (ja) | 1985-10-15 | 1985-10-15 | マスタスライス方式大規模半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3634850A1 true DE3634850A1 (de) | 1987-04-23 |
DE3634850C2 DE3634850C2 (de) | 1991-06-20 |
Family
ID=16912556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863634850 Granted DE3634850A1 (de) | 1985-10-15 | 1986-10-13 | Verfahren zur herstellung einer groesstintegrierten halbleiter-schaltungseinrichtung vom standardscheibentyp |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS6289341A (de) |
DE (1) | DE3634850A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989004553A1 (en) * | 1987-11-11 | 1989-05-18 | Lsi Logic Europe Plc | Semiconductor devices with programmable passive-component layer and process for producing the same |
EP0382415A2 (de) * | 1989-02-09 | 1990-08-16 | Sony Corporation | Integrierte Halbleiterschaltungsanordnungen |
EP0537782A1 (de) * | 1991-10-18 | 1993-04-21 | Nec Corporation | Integrierte Halbleiter-Schaltungsanordnung vom Standardscheibentyp mit Widerständen über einer Transistormatrix |
US5304502A (en) * | 1988-11-08 | 1994-04-19 | Yamaha Corporation | Process of fabricating semiconductor integrated circuit having conductive strips used as resistor and gate electrode of component transistor |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119244A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | 半導体集積回路の製造方法 |
JPH0319273A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | 半導体装置 |
JP2864844B2 (ja) * | 1992-02-24 | 1999-03-08 | 三菱電機株式会社 | 半導体装置における抵抗体構造の形成方法 |
JP2003100879A (ja) * | 2001-09-25 | 2003-04-04 | Seiko Instruments Inc | 半導体装置とその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3147932A1 (de) * | 1980-12-05 | 1982-06-24 | Compagnie Internationale pour l'Informatique CII-Honeywell Bull, 75020 Paris | "anordnung mit integrierten schaltungen hoher integrationsdichte |
DE3223276A1 (de) * | 1981-06-22 | 1983-01-05 | Hitachi Microcomputer Engineering Ltd., Tokyo | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
EP0078190B1 (de) * | 1981-10-27 | 1985-07-03 | Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. | Verfahren zur Herstellung von hochwertigen Widerständen für integrierte Schaltungen |
DE3530897A1 (de) * | 1984-08-31 | 1986-03-13 | Hitachi, Ltd., Tokio/Tokyo | Integrierte halbleiterschaltung |
-
1985
- 1985-10-15 JP JP23074085A patent/JPS6289341A/ja active Granted
-
1986
- 1986-10-13 DE DE19863634850 patent/DE3634850A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3147932A1 (de) * | 1980-12-05 | 1982-06-24 | Compagnie Internationale pour l'Informatique CII-Honeywell Bull, 75020 Paris | "anordnung mit integrierten schaltungen hoher integrationsdichte |
DE3223276A1 (de) * | 1981-06-22 | 1983-01-05 | Hitachi Microcomputer Engineering Ltd., Tokyo | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
EP0078190B1 (de) * | 1981-10-27 | 1985-07-03 | Societe Pour L'etude Et La Fabrication De Circuits Integres Speciaux - E.F.C.I.S. | Verfahren zur Herstellung von hochwertigen Widerständen für integrierte Schaltungen |
DE3530897A1 (de) * | 1984-08-31 | 1986-03-13 | Hitachi, Ltd., Tokio/Tokyo | Integrierte halbleiterschaltung |
Non-Patent Citations (1)
Title |
---|
Lloyd, J. R. et.al.: Polysilicon Resistor Fabrication. In: IBM TDB, Bd. 23, Nr. 7A, Dez. 1980, S. 2811-2812 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1989004553A1 (en) * | 1987-11-11 | 1989-05-18 | Lsi Logic Europe Plc | Semiconductor devices with programmable passive-component layer and process for producing the same |
GB2219436A (en) * | 1987-11-11 | 1989-12-06 | Lsi Logic Europ | Semiconductor devices with programmable passive-component layer and process for producing the same |
US5304502A (en) * | 1988-11-08 | 1994-04-19 | Yamaha Corporation | Process of fabricating semiconductor integrated circuit having conductive strips used as resistor and gate electrode of component transistor |
EP0382415A2 (de) * | 1989-02-09 | 1990-08-16 | Sony Corporation | Integrierte Halbleiterschaltungsanordnungen |
EP0382415A3 (de) * | 1989-02-09 | 1991-04-10 | Sony Corporation | Integrierte Halbleiterschaltungsanordnungen |
US5101258A (en) * | 1989-02-09 | 1992-03-31 | Sony Corporation | Semiconductor integrated circuit device of master slice approach |
EP0537782A1 (de) * | 1991-10-18 | 1993-04-21 | Nec Corporation | Integrierte Halbleiter-Schaltungsanordnung vom Standardscheibentyp mit Widerständen über einer Transistormatrix |
Also Published As
Publication number | Publication date |
---|---|
JPH0373147B2 (de) | 1991-11-20 |
DE3634850C2 (de) | 1991-06-20 |
JPS6289341A (ja) | 1987-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614872C3 (de) | Halbleiteranordnung | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE3721799A1 (de) | Elektrische redox-bauelementschaltung | |
EP0001100A2 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE3023616A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE68928193T2 (de) | Halbleiterchip und Verfahren zu seiner Herstellung | |
DE2523221C2 (de) | ||
EP0078337A2 (de) | Kontakteinrichtung zur lösbaren Verbindung elektrischer Bauteile | |
DE1902369C3 (de) | Verfahren zur Herstellung von integrierten Schaltungen | |
EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE2351437B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material | |
DE1764378A1 (de) | Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE1810322A1 (de) | Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung | |
DE2448015C2 (de) | Verfahren zum Herstellen von Zweiwegthyristortrioden | |
DE3634850A1 (de) | Verfahren zur herstellung einer groesstintegrierten halbleiter-schaltungseinrichtung vom standardscheibentyp | |
DE1958542A1 (de) | Halbleitervorrichtung | |
DE2743299A1 (de) | Ladungskopplungsanordnung | |
DE1589952A1 (de) | Verfahren zur Messung und UEberwachung von Grenzflaechenwiderstaenden bei der Herstellung integrierter Halbleiteranordnungen | |
DE19501558B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2840278A1 (de) | Einstellbare daempfungsvorrichtung | |
DE2916732A1 (de) | Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 21/90 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |