DE1589952A1 - Verfahren zur Messung und UEberwachung von Grenzflaechenwiderstaenden bei der Herstellung integrierter Halbleiteranordnungen - Google Patents
Verfahren zur Messung und UEberwachung von Grenzflaechenwiderstaenden bei der Herstellung integrierter HalbleiteranordnungenInfo
- Publication number
- DE1589952A1 DE1589952A1 DE19671589952 DE1589952A DE1589952A1 DE 1589952 A1 DE1589952 A1 DE 1589952A1 DE 19671589952 DE19671589952 DE 19671589952 DE 1589952 A DE1589952 A DE 1589952A DE 1589952 A1 DE1589952 A1 DE 1589952A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- test object
- layers
- contact
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Description
PAT E N TA N1WA LT DI PL. -ING. H. E. B OHME R
703 BDBLINGKN SINDELFINGER STRASSE 49 -
FERNSPRECHER (07031) 6613040 | b O v3 <J O 2.
Böblingen, 29. Mai 1967 gg-ha
Anmelderin : International Business Machines
Corporation, Armonk, N. Y. 10
Amtliches Aktenzeichen : Neuanmeldung
Aktenzeichen, der Anmelderin : Docket 14 488
Verfahren zur Messung und Überwachung von Grenzflächenwiderständen
bei der Herstellung integrierter Halbleiteranordnungen
Die Erfindung betrifft ein Verfahren zur Messung und Überwachung von
Grenzflächenwiderständen zwischen in verschiedenen Ebenen auf oder in einem Halbleitergrundkörper liegenden, leitenden Schichten, bei der
Herstellung integrierter Halbleiter anordnung en.
Die integrierte Schaltungstechnik umfasst eine ganze Reihe von Verfahrensschritten, durch die in einem Halbleiterkörper eine Vielzahl aktiver und.
passiver Schaltelemente nebst deren schaltungsmässiger Verbindung hergestellt
werden. Unabhängig von den jeweils anzuwendenden Techniken werden die winzigen, die in dividuellen Halbleiteranordnungen bildenden Zonen
im allgemeinen durch Anwendung der Diffusionstechnik hergestellt.
Mit der Einführung der integrierten Schaltungstechnik haben sich die Bestrebungen dahingehend gewandelt, daß nicht mehr das grösste Gewicht
auf die Erzielung und Einhaltung bestimmter Parameter und Eigenschaften
der Schaltelemente und Schaltkreise zu legen ist, sondern daß sich das Ziel Docket 14 488
der Entwicklung in Richtung auf höhere Ausbeute und damit verringerte
Herstellungskosten verschoben hat.
Beispielsweise sei unter diesem Gesichtspunkt ein typischer Schaltkreis,
ein Volladdierer, betrachtet. Wird ein derartiger Schaltkreis in konventioneller,
diskrete Schaltelemente verwendender Technik hergestellt, so ist der Schaltungsaufbau so auszulegen, daß man mit einer möglichst geringen
Anzahl von Schaltelementen auskommt. In integrierter Schaltungstechnik hingegen ist die Schaltung so auszulegen, daß durch Verwendung
einer weitaus grösseren Anzahl von Schaltelementen zur Erzielung der gleichen Wirkungsweise die Toleranzen der Einzelelemente von ziemlich
unter- „ordneter Bedeutung werden. Allerdings ist man bei der integrierten
Schaltungstechnik bestrebt, mit einer möglichst geringen Anzahl von Verfahrensschritten auszukommen un'd gleichzeitig die zuverlässigsten Verfahr
ens schritte auszuwählen. Auf diese Weise wird trotz des grösseren
Umfanges der Gesamtschaltung die Ausbeute im Herstellungsverfahren wesent·
lieh vergrössert.
Um das Ziel einer höheren Ausbeute zu erreichen, ist es von grösster
Wichtigkeit, die Verfahr ensparameter steuern und die einzelnen Verfahrens schritte
während ihres Ablaufs fortlaufend überwachen zu können. Diese Forderung gilt insbesondere im Hinblick auf die jeweils am Anfang des
Gesamtverfahrens durchzuführenden Verfahrensschritte.
Ein wesentliches Hindernis auf dem Wege zu einer höheren Ausbeute in
integrierter Schaltungstechnik stellen die Kontaktwiderstände oder Grenzflächenwiderstände
dar, die jeweils an den Verbindungsstellen der metallischen Leiter oder an den Grenzflächen zwischen einem Metall und einer
Halbleiterschicht auftreten. Wenn diese Grenzflächenwiderstände nicht gut kontrolliert werden, werden sie bei den verschiedenen nachfolgenden
konventionellen, an der Gesamtanordnung durchgeführten Prüfungen normaler-Docket
14 488
00982070779
BAD ORlGINAt "
weise überdeckt. Ein wesentlicher Gesichtspunkt ergibt sich aber
daraus, daß der Entwickler bei Kenntnis der vorhandenen Grenzflächenwiderstände diese in seine Schaltkreisauslegung einbeziehen kann.
Aus s er dem hat es sich gezeigt, daß, wenn die fertiggestellte integrierte
Schaltungsanordnung mechanischen Spannungsemwirkungen, wie beispielsweise bei Temperatur- und Feuchtigkeitsprüfungen, ausgesetzt wird, die
Gesamtanordnung fehlerhaft wird, da die Grenzflächenwiderstände nicht
überwacht und kontrolliert worden waren. Das Vorhandensein zu grosser Grenzflächen-widerstände kann einer ganzen Anzahl von Gründen zugeschrieben
werden. Einer dieser Gründe besteht beispielsweise darin, daß die
Öffnungen, über die die Querverbindungen hergestellt werden, nicht ordentlich ausgeführt sind. Diese Öffnungen werden in einer Isolationsschicht
hergestellt und dienen der Zwischenverbindung mehrerer Ebenen von metallischen Leitern. Ein weiterer Grund besteht darin, daß das Aufdampfverfahren für die Metallschichten mangelhaft war oder versehentlich nicht
gesteuert durchgeführt wurde.
Es ist das Ziel der Erfindung, ein Verfahren zur Messung und Überwachung
von Grenzflächenwiderständen anzugeben, das bereits während des Verfahrens
zur Herstellung einer integrierten Halbleiteranordnung angewendet werden kann. Insbesondere soll erreicht werden, daß die Grenzflächenwiderstände
bereits,während der anfänglichen Schritte des^Herstellungsverfahrens
kontrolliert werden können, so daß nur diese Halbleitergrundkörper den weiteren Verfahr ens schritten ausgesetzt werden, die die gewünschten Eigenschaften aufweisen.
Gernäss der Erfindung wird vorgeschlagen, daß gleichzeitig und mit denselben
Verfahr ens schritten, wie sie zur Herstellung der leitenden Schichten
angewendet werden, an einer ungenutzten Stelle des Halbleitergrundkörpers
Docket 14 488
009820/0779
ein Prüfobjekt gebildet wird, das zwei durch eine Isolationsschicht getrennte
und sich durch eine Öffnung in der Isolationsschicht kontaktierende,
entsprechende Schichten aufweist und bei den ausserdem an jeder dieser
Schichten zwei Kontaktflächen freigelegt sind, und daß über diese Kontaktflächen
die an sich bekannte Vierpunkt-Meßmethode angewendet wird.
Weiterhin wird vorgeschlagen, daß allgemein L-förmige leitende Schichten
für das Prüf objekt gewählt werden, die sich durch die im Bereich ihres
Scheitelpunktes liegende Öffnung in der Isolationsschicht kontaktieren, und daß jeweils an den freien Enden ihrer Schenkel Kontaktflächen freigelegt
werden.
Insbesondere wird vorgeschlagen, daß zur Durchführung der Messung jeweils
eine Kontaktfläche von jeder leitenden Schicht mit einer Konstantstromquelle und die beiden restlichen Kontaktflächen mit einem Spannungsmesser verbunden
werden.
Weitere Vorteile und Einzelheiten des erfindungsgemässen Verfahrens
ergeben sich aus der nachstehenden Beschreibung der in der Zeichnung dargestellten Ausführungsbeispiele. Es zeigen :
Fig. 1 die Draufsicht einer integrierten Halbleiteranordnung
mit mehreren getrennten Schaltungen und mit einem in einem Teil des Halbleiterkörpers gebildeten Prüfobjekt,
Fig. 2 ein Prüfobjekt in auseinandergezogener Darstellung,
Fig. 3 eine vergrösserte perspektivische Ansicht des
Prüfobjekts,
Docket 14 488
009820/0779
BAD ORIGINAL
Fig. 4 eine Schnittansicht des Prüfobjekts in der Schnitt
linie 4-4, -■-.-■
Fig. 5 ein Blockschaltbild einer Anordnung zur Messung
des Grenzflächenwiderstandes,
Fig. 6 eine Aufstellung über die für die Herstellung eines
Prüfobjekts erforderlichen Verfahrensschritte und
Fig. 7 ein weiteres erfindungsgemässes Ausführungsbei
spiel mit einem Prüfobjekt zur Messung des Grenzflächenwiderstandes
und zwar im Falle
a) des Grenzflächenwiderstandes am Basiskontakt und im Falle
b) des Grenzflächenwiderstandes am Emitter kontakt.
In den Figuren 1 bis 6 wird die Erfindung anhand einer Messung des Grenzflächenwiderstandes
zwischen Metalls chichten aufgezeigt. Die Messung und Kontrolle des Grenzflächenwiderstandes wird an einer integrierten Schaltung
mit zwei Leiterebenen vorgenommen. Am Prüfobjekt wird die Messung des
Grenzflächenwiderstandes zwischen dünnen Schichten, bestehend aus Al, Al-3 % Si und Cr-Cu-Au, vorgenommen. Diese Metalle und Metallverbindungen
werden bei integrierten Schaltungsanordnungen zur Kontaktierung, als Zwischenverbindungen
und als Querverbindungen vorzugsweise verwendet.
Die Erfindung gestattet es, die Auswirkungen beispielsweise der ^erfahrensschritte
zur Herstellung von öffnungen in Isolationsschichten aus Quarz, der den Nieder schlage verfahr en vorausgehenden Reinigungsprozesse und
der anzuwendeEfBn Wärmebehandlungen auf die Grenzflächenwiderstände
und die Schichtwiderstände zu beobachten.
Docket 14 488
009820/0779
In Fig. 1 ist die Draufsicht eines Halbleiterkörpers 10 dargestellt, der
eine Anzahl getrennter Schaltungsanordnungen. 12 und ein Prüfobjekt 14
aufweist.
Im betrachteten Beispiel wird der Grenzflächenwiderstand in einer Öffnung
gemessen, d.h. , der Übergangswiderstand zwischen zwei durch "eine isolierende
Zwischenschicht getrennten Leiters chi chten, die sich über eine Öffnung in der isolierenden Zwischenschicht in leitendem Kontakt befinden.
Die obere Metallschicht 16 des Prüfobjekts 14 ist beispielsweise L-förmig
und befindet sich in einer ersten Ebene auf der Oberfläche des Halbleitergrundkörpers
10. Die zweite Metallschicht 18 ist wiederum L-förmig und
befindet sich in einer zweiten Ebene auf dem Halbleitergrundkörper. Zwischen
der ersten Metallschicht 16 und der zweiten Metallschicht 18 befindet sich eine Isolationsschicht 20, beispielsweise aus Quarz. Bn Bereich der in der
Isolationsschicht 20 vorhandenen Öffnung 22 findet der elektrische Kontakt zwischen der ersten und der zweiten Metallschicht statt. Der im Bereich
der Öffnung 22 zwischen den beiden Metallschichten vorhandene Grenzflächenwiderstand
soll gemessen werden» Die Isolationsschicht 20 enthält weitere Öffnungen 24, durch die mittels Prüfspitze:» ein elektrisch leitender Kontakt
zu den beiden Schenkel der unteren Metallschicht 18 hergestellt werden kann» Zu diesem Zwecke werden im Bereich dieser öffnungen 24 Metallflecken aus
dem gleichen Material wie die Metallschicht 16 aufgedampft. Der Grundkörper, auf dem die Metallschichten, also insbesondere die beiden L-förmigen Schichten
des Prüfobjekts, niedergeschlagen werden, besteht beispielsweise aus einem Siliciumplättchen, welches durch thermische Oxydation mit einer 6000
Ä* dicken SiO - Schicht 26 bedeckt ist.
Das Prüf objekt 14 weist etwa die gleiche Grosse wie die Schaltungseinheiten
auf, die im Grundkörper 10 durch konventionelle Diffusionstechnik hergestellt
werden sollen.
Docket 14 488
Docket 14 488
009820/0779
Unter einigen 100 integrierter Schaltungen, die gleichzeitig in einem
Halbleiter grundkörper mit den Abmessungen 6 X 25 mm hergestellt
werden, sind mehrere dieser Prüfobjekte verteilt. Mit Hilfe der für die integrierte Schaltungstechnik entwickelten Maskierungstechnik
lassen sich im Prüfobjekt 14 in Abhängigkeit von den herzustellenden
Anordnungen Öffnungen 22 mit einem Durchmesser ab beispielsweise 10 /um bilden.
Der Vollständigkeit halber sei an dieserStelle des Verfahren zur Herstellung
integrierter Schaltungsanordnungen kurz erläutert. Zur Erzeugung der extrem kleinen Zonen für die verschiedenen aktiven Elemente, wie beispielsweise
Transistoren, Dioden usw., dienen im allgemeinen mehrfache Diffusionsprozesse.
Dazu sind eine Reihe von Oxydschichtbildungen, PhotolackbeSchichtungen,
Belichtungen und Ätzprozesse erforderlich. Die auf diese Weise bearbeiteten
Oxydschichten dienen dann als Diffusionsmasken, durch die selektiv
die gewünschten Störstellen in den Grundkörper eindiffundieren können.
Schliesslich werden die gewünsehten Schaltkreisanordnungen dadurch fertiggestellt,
daß die erforderlichen elektrischen Zwischenverbindungen zwischen den einzelnen Elementen hergestellt werden. Die Herstellung der elektrischen
Zwischenverbindungen erfolgt entweder auf die Weise, daß die einzelnen Elemente
dabei im Halbleitergrundkörper verbleiben, in dem sie gebildet wurden,
oder '.aß die einzelnen Elemente aus dem Halbleiterkörper entfernt, auf einer
besonderen Schaltplatte angeordnet und dort mit den notwendigen passiven
Elementen mittels der gedruckten Schaltungstechnik verbunden werden. Wie bereits ausgeführt, ist es jedoch von allergrösster Wichtigkeit, daß vor
der Durchführung der letzten, entsprechend des gewählten Herstellungsverfahrens
erforderlichen Verfahrens schritte das Halbleiterplättchen vollkommen durchgeprüft wird. Es ist zu bemerken, daß die Wirksamkeit des Kontaktierverfahrens mit Hilfe des gebildeten Prüfobjekts 14 festgestellt werden kann,
da;) die Anwendung der Vierpunkt-Meßmethode zur Messung des Grenzflächen-Docket
14 488
009820/0779
Widerstandes zwischen den beiden Metall schichten 16 und 18 ermöglicht.
Dieser Grenzflächenwiderstand, der ein Maß für die Güte der Kontaktierung
zwischen diesen beiden durch die Isolationsschicht getrennten Metallschichten gibt, entsteht im Bereich der Öffnung 22"der Isolationsschicht 20. Beginnend
mit dem Niederschlagen der Metallschicht 18 werden zur Herstellung des
Prüfobjekts 14 dieselben Verfahr ens schritte wie zu der Herstellung der Kontaktierung
bzw. der Zwischenverbindungen der tatsächlichen Schaltkreise des jeweiligen Grundkörpers angewendet.
In Fig. 6 ist ein Beispiel für eine Folge derartiger Verfahr ens schritte angegeben.
Es ist selbstverständlich, daß das erfindungsgemässe Verfahren nicht auf die in Fig. 6 angegebenen speziellen Verfahr ens schritte beschränkt ist.
Jede der L-förmigen Metall schichten 16 und 18 weist, wie am besten aus der
Fig. 3 zu ersehen ist, jeweils einen Schenkel auf, der als Strompfad dient, beispielsweise 16a und 18a, und ausserdem jeweils einen Schenkel, der als
Spannungspfad 16b und 18b dient. Um den Grenzflächenwiderstand zu messen,
wird über den Schenkel 16a der Gleichstrom einer Konstantstromquelle zugeführt
und über den Querschnitt der öffnung 22 zum Schenkel 18a und damit zur
Konstantstromquelle zurückgeleitet. Die Verbindung der Konstantstromquelle mit dem Prüfobjekt kann beispielsweise über Prüfspitzen 17 erfolgen. Selbstverständlich
könnte der Strom auch über den Schenkel 16b zugeführt und entweder
über den Schenkel 18a oder 18b zurückgeführt werden. Es ist lediglich
erforderlich, daß der Strompfad von einem Schenkel in einer Ebene zu einem Schenkel in der anderen Ebene verläuft. Der Spannungsabfall über den Querschnitt
der öffnung 22 kann dann beispielsweise, wie in Fig. 5 dargestellt,
mit Hilfe eines Hochohmvoltmeters gemessen werden, das an die beiden restlichen Schenkel, im betrachteten Beispiel also 16b und 18b, angeschlossen wird.
Es ist zu bemerken, daß der Längswiderstand der Schenkel der L-förmigen
Docket 14 488
009820/0779
Metallschichten 16 und 18 und ebenso auch der Übergangswiderstand
der Prüf spitzen nicht in die Messung eingehen.
Das im vorstehenden beschriebene Beispiel eines Prüfobjektes ist dadurch
wesentlich vereinfacht, daß es auf die Messung eines einzelnen Grenzflächenwiderstandes zwischen zwei Metall schichten gerichtet ist. Im. Prinzip kann
das exfindungsgemässe Verfahren jedoch auf die Messung vieler Grenzfläehenwiderstände
angewendet werden, die zwischen vielen unterschiedlichen
metallischen Ebenen auftreten. In Fig. 6 ist eine vollständige Serie von
Verfahr ens schritten angegeben, durch die die Herstellung konventioneller
Schaltungsanordnungen und gleichzeitig die Herstellung der erforderlichen
Prüfobjekte ermöglicht werden-. Bei dem in Fig. 6 dargestellten Verfahrensablauf werden zwischen einer Anzahl von Metallschichten in entsprechend
verschiedenen Ebenen Durchgangs öffnung en hergestellt.
Wie bereits ausgeführt, besteht der Halbleitergrundkörper aus einem Siliciumplättchen
mit den Abmessungen 6 χ 25 mm. Den Ausgangspunkt bildet der Verfahrensschritt 1, in welchem das Halbleiterplättchen durch Oxydation
mit einer Silicium-Dioxyd schicht beschichtet wird, deren Dicke etwa
6000 A beträgt. Nach der Einwirkung einer Puffer ätzlö sung der Zusammensetzung
NH.„/HF im Verhältnis l.O/l (Verfahrensschritt 2) wird die erste
Metallschicht aufgebracht (Verfahr ens schritt 3). Da aus dieser ersten Metallschicht
feine Linien ausgeätzt werden müssen und da ausserdem während
der nachfolgenden Erhitzungsprozesse das Eindiffundieren von Aluminium in
das Silicium verhindert werden muss, setzt sich diese Metallschicht aus
4000 A Al-3 % Si und 1000 A Al zusammen. Im nächsten Verfähr ens schritt,
dem Schritt 4, findet eine Ätzung statt. Bei dieser Ätzung werden mit Ausnahme
der für die Leitungszüge erforderlichen Teile der Metalls chi cht der
gesamte restliche Teil.der Metallschicht entfernt. Beim Testobjekt selbst
wird die Metallschicht bis auf den bereits erwähnten L-förmigen Teil abgeätzt.
Nach dieser Ätzung wird im. 5. Verfahr ens schrift sinternde Wärmebehandlung
vorgenommen. · Dieser Verfahrensschritt ist notwendig, da beim vorausgegangenen
Docket 14 488
009820/0779
-ΙΟ-
Abscheiden des Aluminiums das Siliciumplättchen auf 200 C erwärmt wurde
und nach dieser Erwärmung ein geringer Üb ergang swider stand nicht mehr erzielbar ist. Diese nachfolgende Erhitzung ist also erforderlich, um die
Grenzfläche zu sintern. Die erforderliche Temperatur variiert in verschiedenen Fällen von 450 C bis 525 C. In einem Fall wurde während 15 Min.
eine Temperatur von 500 C in Sauerstoffatmosphäre aufgewendet. Die Sauerstoff
atmosphäre dient dazu, die Entfernung des restlichen Photolacks sicherzustellen,
ist aber nicht in jedem Falle erforderlich.
Die erste, aus Quarz bestehende Isolationsschicht wird im Verfahr ens schritt
6 aufgebracht^ wofür eine ganze Reihe bekannter Verfahren geeignet ist. In
dem anschliessenden, im Verfahr ens schritt 7 durchgeführten Photoätzverfähren
werden die kleinen Durchgangs Öffnungen in der Quarzschicht 20 erzeugt.
Im Verfahr en s schritt 8 wird durch eine gepufferte HF-Ätzung sichergestellt,
daß von der vorausgehenden Photoätzung herrührende Rückstände sicher entfernt werden und damit zwischen der Quarzschicht und der nächsten Metallschicht
eine ausreichend gute Adhäsion sichergestellt wird.
In den Verfahrens schritten 9 bis 14 werden im wesentlichen die Maßnahmen
der Verfahrensschritte 3 bis 8 wiederholt, so daß sich eine nochmalige Beschreibung
erübrigt. Es sei jedoch erwähnt, daß infolge des Abstandes der zweiten Metallschicht von den Kontaktöffnungen anstelle der Al-Si-Verbindung
reines Aluminium verwendet werden kann. Ausserdem ist zu erwähnen, daß
infolge der Ausbildung der Quarz schicht und der 1, 5 Mikron tiefen Öffnungen die zweite Metallschicht etwas dicker gewählt werden muss; im betrachteten
Beispiel wird deshalb eine 1 Mikron dicke reine Aluminiumschicht gewählt.
Schliesslich wird im Verfahr ens schritt 15 eine Cr-Cu-Au-Schicht aufgebracht.
Diese Schicht dient als lötbare Verbindung zu der zweiten Metallschicht.
Docket 14 488
009820/0779
-II- - ■-.'■.
Ein weiteres Ausführungsbeispiel des erfindungsgemässen Verfahrens
ist auf die Messung des Kontaktwiderstandes, also eines Grenzflächenwiderstandes,
zwischen einer Metallschicht und dem Halbleiter grundkörper gerichtet. Derartige typische Grenzflächenwiderstände treten
beispielsweise an der Basis- und Emitterzone eines Transistors auf.
Die Auswirkungen mehrerer Aluminium-Aufdampf-Prozesse auf die Beschaffenheit
dieser Transistorkontakte soll untersucht werden. Es wird dazu ein dem beschriebenen entsprechendes Prüf objekt verwendet, also
ein Prüfobjekt, das aus im wesentlichen L-förmigen Schichten gebildet wird.
Es wird der Spannungsabfall an der Grenzfläche zwischen Aluminium und
Silicium gemessen. Es sei auch hier darauf hingewiesen, daß das erfindungsgemässe
Verfahren nicht auf die speziellen, hier beschriebenen Aufdampfverfahren
beschränkt ist. in Fig. 7a ist ein Prüf objekt zur Messung des
Baiskontaktwiderstandes und in Fig. 7b ein entsprechendes Prüfobjekt
zur Messung des Emitterkontaktwiderstandes dargestellt. Diese Prüfobjekte
werden hergestellt, in dem die regulären Diffusions- und Reoxydationsprozesse
zur Herstellung der Transistoren verwendet werden. Es werden also zwei
etwa L-förmige Anordnungen gebildet, von denen eine der bereits anhand der Fig. 2 beschriebenen L-förmigen Metallschicht 16 entspricht. Es handelt
sich nunmehr um die Metallschicht 40. Die andere L-förmige Anordnung besteht aus einer Schicht aus Halbleitermaterial an der Oberfläche des Grundkörpers.
Diese Halbleiterschicht 42 hat dieselben Eigenschaften wie die
Basis .',one eines typischen Transistors. An dieser durch übliche maskierte
Diffusion gebildeten Prüf-Basis-Zone kann der Kontaktwiderstand an anderen
entsprechenden, aktiven Basiszonen genauestens gemessen und kontrolliert
werden. Der elektrisch leitende Kontakt zwischen der Schicht 40 und der Schicht 46 erfolgt durch eine öffnung 44 in der Oxydschicht 46 im Bereich
der Scheitel beider L-förmigen Schichten. Kontakte 48 und 50 sind an den
Schenkeln der HalbleiterscMclit 42 angebracht und gestatten das Aufsetzen
der Prüfspitzen. Die Punktkontakte sind natürlich in Öffnungen 52 und 54
der Oxydschicht 46 angeordnet. Die Messung am Prüf objekt findet wie im
Docket 14 488
00982070779
beschriebenen Beispiel dadurch statt, daß durch diagonal gegenüber liegende
Schenkel der beiden L-förmigen Schichten, beispielsweise durch die Schenkel
40a und 42b, ein konstanter Gleichstrom geschickt wird. Der auftretende Spannungsabfall wird am ffstlichen Schenkelpaar 40b und 42a mittels eines
Hochohmvoltmeters gemessen. Es handelt sich also hierbei offensichtlich
um eine Vierpunkt-Meßmethode, wobei die Spannungs- Prüf spitzen die Potentiale des Materials gerade oberhalb und gerade unterhalb der Grenzfläche
zwischen Aluminium und Silicium annehmen. Die Prüf spitzen, von denen eine mit dem Hochohmvoltmeter und die andere mit der Konstantstromquelle verbunden
ist, werden auf die kreisförmigen Enden 56 und 58 der Schenkel der
Schicht 40 aufgesetzt. Die beiden anderen Prüfspitzen werden dagegen mit den Punktkontakten 48 und 50 in Verbindung gebracht.
An einer anderen Stelle des integrierte Schaltungsanordnungen tragenden
Grundkörpers ist ein Prüfobjekt zur Messung des Emitterkontaktwiderstandes angeordnet. Ein derartiges Prüfobjekt ist in Fig. Tb dargestellt. Ein Unterschied
zwischen den Prüfobjekten besteht lediglich darin, daß im Prüf objekt nach Fig. 7b die dem Emitter entsprechende Schicht, also die L-förmige
Schicht 60,innerhalb der bereits gebildeten grösseren Basisschicht 62 hergestellt
wird. Wie zuvor, wird von einer Metallschicht an der Oberfläche durcY
eine Öffnung in der Oxydschicht ein elektrischer Kontakt zu der einem Emitter entsprechenden Schicht 60 hergestellt. Ebenso werden zu den Schenkeln dieser
Schicht 60 durch geeignete Öffnungen Kontakte hergestellt.
Das erfindungsgemässe Verfahren zeigt einen einfachen, aber wirkungsvollen
Weg zur ständigen Überwachung der Grenzflächenwiderstände bei der Herstellung integrierter Schaltungsanordnung en. Das Verfahren ist sowohl bei
der Messung von Kontaktwiderständen zwischen Metalls chi chten, als auch ebenso zwischen Metalls chi chten und aktiven Halbleiters chichten geeignet.
Das erfindungsgemässe Verfahren liefert sofort eine Angabe über die Erfolgsaussichten
in dem Bestreben bei der Herstellung integrierter Schaltungsanord-Docket 14 488
009820/0779
mangen höhere Ausbeuten zu erzielen. Ein wesentlicher Vorteil des erfindungsgemässen
Verfahrens liegt darin, daß die Übergangswiderstände an den Prüfspitzen nicht in die Messung eingehen und damit das Meßergebnis
nicht verfälschen.
Bei der Beschreibung der Ausführungsbeispiele wurden L-förmige Schichten
verwendet, zwischen denen der Grenzflächenwiderstand in ihrem Scheitel
gemessen wurde. Die Form der beiden Schichten ist jedoch im wesentlichen
ohne Bedeutung. Entscheidend ist, daß Stromzufuhr und Spannungsmessung
jeweils zwischen einem Punkt der einen und einem Punkt der anderen Schicht
vorgenommen wird. ,
Docket 14 488
009820/0779
Claims (3)
1. Verfahren zur Messung und Überwachung von Grenzflächen-
Widerständen zwischen in verschiedenen Ebenen auf oder
. in einem Halbleitergrundkörper liegenden, leitenden Schichten bei der Herstellung integrierter Halbleiteranordnungen,
dadurch gekennzeichnet, daß gleichzeitig und mit denselben Verfahr ens schritten, wie sie zur Herstellung der leitenden
Schichten benötigt, wer den, an einer ungenutzten Stelle des Halbleitergrundkörpers
ein Prüfobjekt gebildet wird, das zwei durch eine Isolationsschicht getrennte und sich durch eine Öffnung in
der Isolationsschicht kontaktierende, entsprechende Schichten
aufweist und bei dem ausserdem an jeder dieser Schichten zwei Kontaktflächen freigelegt sind, und daß über diese Kontaktflächen
die an sich bekannte Vierpunkt-Meßmethode angewendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß allgemein
L-förmige leitende Schichten für das Prüfobjekt gewählt werden,
die sich durch die im Bereich ihres Scheitelpunktes liegende Öffnungen in·der Isolationsschicht kontaktieren, und daß jeweils an
den freien Enden ihrer Schenkel Kontaktflächen freigelegt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Durchführung der Messung jeweils eine Kontaktfläche von jeder
leitenden Schicht mit einer Konstantstromquelle und die beiden restlichen Kontaktflächen mit einem Spannungsmesser verbunden.
Docket 14 488
009820/0779
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US553900A US3388457A (en) | 1966-05-31 | 1966-05-31 | Interface resistance monitor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1589952A1 true DE1589952A1 (de) | 1970-05-14 |
Family
ID=24211228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671589952 Pending DE1589952A1 (de) | 1966-05-31 | 1967-05-30 | Verfahren zur Messung und UEberwachung von Grenzflaechenwiderstaenden bei der Herstellung integrierter Halbleiteranordnungen |
Country Status (3)
Country | Link |
---|---|
US (1) | US3388457A (de) |
DE (1) | DE1589952A1 (de) |
FR (1) | FR1518278A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3548491A (en) * | 1967-02-03 | 1970-12-22 | Ibm | Mass production of electronic devices |
US3702025A (en) * | 1969-05-12 | 1972-11-07 | Honeywell Inc | Discretionary interconnection process |
JPS5268376A (en) * | 1975-12-05 | 1977-06-07 | Nec Corp | Semiconductor device |
US4197632A (en) * | 1975-12-05 | 1980-04-15 | Nippon Electric Co., Ltd. | Semiconductor device |
DE2812976C2 (de) * | 1978-03-23 | 1980-03-06 | Erich Ing.(Grad.) 3003 Ronnenberg Luther | Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren |
US4725773A (en) * | 1986-06-27 | 1988-02-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Cross-contact chain |
US4933635A (en) * | 1988-12-22 | 1990-06-12 | International Business Machines Corporation | In-line process monitors for thin film wiring |
US5082792A (en) * | 1990-08-15 | 1992-01-21 | Lsi Logic Corporation | Forming a physical structure on an integrated circuit device and determining its size by measurement of resistance |
DE4135839A1 (de) * | 1991-10-31 | 1993-05-06 | Huels Troisdorf Ag, 5210 Troisdorf, De | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung |
US5907763A (en) * | 1996-08-23 | 1999-05-25 | International Business Machines Corporation | Method and device to monitor integrated temperature in a heat cycle process |
US6043559A (en) | 1996-09-09 | 2000-03-28 | Intel Corporation | Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses |
US9453878B2 (en) | 2013-02-26 | 2016-09-27 | Globalfoundries Inc. | Characterization of interface resistance in a multi-layer conductive structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2746121A (en) * | 1951-10-06 | 1956-05-22 | Bell Telephone Labor Inc | Conditioning of semiconductor translators |
US2974262A (en) * | 1957-06-11 | 1961-03-07 | Abraham George | Solid state device and method of making same |
-
1966
- 1966-05-31 US US553900A patent/US3388457A/en not_active Expired - Lifetime
-
1967
- 1967-04-04 FR FR8454A patent/FR1518278A/fr not_active Expired
- 1967-05-30 DE DE19671589952 patent/DE1589952A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US3388457A (en) | 1968-06-18 |
FR1518278A (fr) | 1968-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE3314100A1 (de) | Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung | |
DE3128409A1 (de) | Gedruckte schaltungsplatte | |
DE1764056B1 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE1589952A1 (de) | Verfahren zur Messung und UEberwachung von Grenzflaechenwiderstaenden bei der Herstellung integrierter Halbleiteranordnungen | |
DE4444584A1 (de) | Halbleiterwafer | |
DE2422120C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE1912177A1 (de) | Halbleiterbauelement | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE2047799C3 (de) | Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten | |
DE3018594A1 (de) | Verfahren zur herstellung eines fet | |
DE1185294B (de) | Schaltungsanordnung mit unipolartransistoren auf einer einkristallinen halbleiterplatte | |
DE2840278A1 (de) | Einstellbare daempfungsvorrichtung | |
DE3634850C2 (de) | ||
DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
DE2453578A1 (de) | Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2414222C3 (de) | MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung | |
DE3444741A1 (de) | Schutzschaltungsanordnung fuer eine halbleitervorrichtung | |
DE2245368A1 (de) | Halbleitertechnisches herstellungsverfahren | |
DE2105164C2 (de) | Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung | |
DE2324554C2 (de) | ||
DE2952318C2 (de) | Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung |