DE2812976C2 - Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren - Google Patents

Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren

Info

Publication number
DE2812976C2
DE2812976C2 DE2812976A DE2812976A DE2812976C2 DE 2812976 C2 DE2812976 C2 DE 2812976C2 DE 2812976 A DE2812976 A DE 2812976A DE 2812976 A DE2812976 A DE 2812976A DE 2812976 C2 DE2812976 C2 DE 2812976C2
Authority
DE
Germany
Prior art keywords
control
circuit board
tracks
hole
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2812976A
Other languages
English (en)
Other versions
DE2812976B1 (de
Inventor
Erich Ing.(Grad.) 3003 Ronnenberg Luther
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2812976A priority Critical patent/DE2812976C2/de
Priority to US05/919,486 priority patent/US4208783A/en
Priority to JP11573978A priority patent/JPS54125468A/ja
Publication of DE2812976B1 publication Critical patent/DE2812976B1/de
Application granted granted Critical
Publication of DE2812976C2 publication Critical patent/DE2812976C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur ι Verwendung in diesem Verfahren.
Bei der Herstellung von gedruckten Schaltungen werden in der elektronischen Industrie Bauelemente mit ihren Anschlußstiften in Leiterplatten eingesetzt und dort verlötet, so daß eine fertige elektronische :>. Schaltung entsteht. Zur Herstellung derartiger Leiterplatten werden auf Platten aus elektrisch isolierendem Material Leiterbahnen aufgebracht, beispielsweise unter Verwendung von galvanischen Verfahren. An den Stellen, die für die Anschlußstifte der einzulötenden j Bauelemente vorgesehen sind, sind die Leiterbahnen gewöhnlich zu Kontaktaugen verbreitert. In einem weiteren Arbeitsgang werden dann an den vorgesehenen Stellen die Kontaktlöcher für die einzusetzenden Bauelemente gebohrt oder gestanzt. Das Aufbringen der Leiterbahnen und das Ausstanzen oder Ausbohren der Löcher erfolgt nicht im gleichen Arbeitsgang, sondern zeitlich nacheinander. Dadurch kann ein Versatz zwischen den eingestanzten Kontaktlöchern und ihrer Soll-Lage auf der Leiterplatte auftreten. Mit : einem solchen Versatz sind erhebliche Nachteile verbunden. Einmal kann durch das Kontaktloch der Mindest-Leiterbahnrand unterbrochen sein, so daß nicht mehr gewährleistet ist, daß beim Einlöten eines Bauelementes der in dem Kontaktloch befindliche Stift 4, dieses Bauelementes einwandfrei durch Löten mit dem Kontaktauge der Leiterbahn verbunden wird. Ist der Versatz sehr groß, so kann sogar der Fall auftreten, daß das Kontaktloch sich außerhalb des Kontaktauges befindet und somit beim Einlöten keine leitende · Verbindung zwischen dem Bauelement und der zugehörigen Leiterbahn erreicht wird. Ein weiterer Nachteil besteht darin, daß beim automatischen Bestücken der Leiterplatte von der Bestückungsmaschine die Anschlußstifte der einzusetzenden Bauelemente ■», nach einem Bestückungsbild ausgerichtet werden, das mit dem Bild der Leiterplatte übereinstimmt, nicht aber nach dem Bild der eingestanzten Kontaktlöcher. Infolgedessen ist es bei einem Versatz zwischen Leiterbahnen und den eingestanzten oder eingebohrten >'. Kontaktlöchern möglich, daß die Anschlußstifte der Bauelemente neben diese Löcher auf die Leiterplatte aufgesetzt werden. Das führt dazu, daß diese Anschlußstifte im Lötbad nicht mit der zugehörigen Leiterbahn verlötet werden. Ferner kann beim Aufsetzen eines >*. Kontaktstiftes neben ein Ko-Miktloch der Kontaktstifi auch verbogen werden, so dab das Bauelement für ein automatisches Bestücken nicht mehr geeignet ist. Es Besteht somit ein Bedürfnis für ein Verfahren, mit den, der Versal/ zwischen Leiterbahnen und Kontakilöchern Bei einer Leiterplatte festgestellt werden kann.
Aufgabe der Erfindung ist es, ein derartige^ Verfahren /ur F-estsiellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte anzugeben. Dieses Verfahren soll insbesondere auch dazu geeignet sein, einen die Toleranzgrenzen übersteigenden Versatz bei einer Leiterplatte zu erkennen, so daß diese Leiterplatte im Herstellungsverfahren automatisch aussortiert werden kann. Weiterhin ist es Ziel der Erfindung, eine Leiterplatte anzugeben, mit der dieses Verfahren ausgeführt werden kann.
Diese Aufgabe wird durch ein Verfahren gelöst, das
·■ erfindungsgemäß nach der im kennzeichnenden Teil des Patentanspruches 1 angegebenen Weise ausgestaltet ist
Vorteilhafte Ausgestaltungen dieses erfindungsgemäßen Verfahrens sowie eine für die Durchführung dieses Verfahrens geeignete Leiterplatte sind in den Unteransprüchen angegeben.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der Figuren beschrieben und näher erläutert
F i g. 1 zeigt eine Leiterplatte mit Leiterbahnen und Kontaktlöchern, die gemäß der Erfindung mit Kontrollmarken und Kon troll-Löchern versehen ist.
Fig.2 zeigt ein Kontaktloch in seiner Soll-Lage im Zentrum eines Kontaktauges.
F i g. 3 zeigt ein Kontaktloch, das innerhalb eines Kontaktauges gegen seine Soll-Lage versetzt ist.
Fig.4 zeigt ein Kontroll-Loch im Zentrum einer kreisförmigen Kontrollmarke.
F i g. 5 zeigt, wie aufgrund des Versatzes das Kontroll-Loch gegenüber seiner Soll-Lage und damit gegen die Kontrollmarke versetzt ist.
F i g. 6 zeigt schematisch eine Leiterplatte mit zwei U-förmigen Kontrollmarken und den ihnen zugeordneten Kontroll-Löchern.
Fig.7 zeigt die relative Lage von Kontroll-Löchern und Kontrollmarken, wenn gegenüber Fig.6 ein Versatz auftritt.
Fig.8 zeigt eine Kontrollmarke, die aus drei U-förmig verlaufenden Kontrollbahnen besteht, wobei sich das Kontaktloch in seiner Soll-Lage befindet.
F i g. 9 zeigt die Kontrollmarke nach F i g. 8, wenn das Kontroll-Loch gegenüber seiner Soll-Lage versetzt ist, und zeigt, wie dieser Versatz festgestellt werden kann.
Fig. 10 zeigt eine weitere Kontrollmarke, die aus drei konzentrischen Kontrollbahnen besteht, in deren Zentrum sich das Kontroll-Loch in seiner Soli-Lage befindet.
F i g. 11 zeigt die der Fig. 10 entsprechende Kontrollmarke, bei der das Kontroll-Loch aus seiner Soll-Lage verschoben ist.
F i g. 1 zeigt eine Leiterplatte 1 mit Leiterbahnen 2 sowie mit erfindungsgemäßen Kontrollmarken 50 und 60. Die Leiterbahnen 2 besitzen Kontaktaugen 3, in deren Mittel die Kontaktlöcher 4 eingestanzt oder eingebohrt sind. In den Ecken der Leiterplatte befinden sich diagonal einander gegenüberliegend die Kontrollmarken 50 und 60, die in dem dort dargestellten Beispiel jeweils aus einer Kontrollbahn 51 bzw. 61 bestehen. Diese Kontrollmarken sind nach einer Seite U-förmig offen, und es befindet sich in dem von der jeweiligen Kontrollbahn 51 bzw. 61 umschlossenen Bereich ein Kontroll-Loch 70 bzw. 80. Die F i g. 1 stellt den Fall dar, daß die Kontaktlöcher und die Kontroll-Löcher versatzfrei eingestanzt bzw. eingebohrt sind. Die F i g. 2 i-.°igt in vergrößertem Ausschnitt ein Kontaktloch 4 in seiner Soll-Lage innerhalb eines Kontaktauges 3 an einer Leiterbahn 2. Tritt ein Versatz auf, so ist entsprechend F i g. J durch das Kontaktloch 4 von dem leitenden Material des Kontaktauges 3 ein Stück
mitherausgestanzt worden, so daß die erforderliche Mindestbreite des Metallisierungsrandes des Kontaktauges unterschritten ist. Die F i g. 4 und 5 verdeutlichen, daß ein solcher Versatz sich ebenfalls auch auf die Lage des Kontroll-Loches 70 bezüglich der Kontrollbahn 51 im gleichen Ausmaß auswirkt. In dem dort dargestellten Beispiel ist das Kontroll-Loch 70 kreisförmig, die Kontrollmarke besteht aus einer ringförmigen Kontrollbahn 51, die das Kontaktloch 70 in dessen Soll-Lage konzentrisch umgibt. Anstelle der Kreis- bzw. Ringform für das Kontaktloch bzw. die Kontrollbahn kann aber auch jede andere geometrische Form gewählt werden. Der Durchmesser des Kontroll-Loches 70 hat in dem in den F i g. 4 und 5 dargestellten Beispiel die Größenordnung des Durchmessers eines Kontaktloches 4, der Außendurchmesser der Kontrollbahn 51 die Größenordnung des Durchmessers eines Kontaktauges 3.
Die in F i g. 1 dargestellten Kontrollmarken 50 und 60 sind für eine Feststellung des Versatzes auf elektrischem Wege geeignet. Die die Kontrollmarke bildende Kontaktbahn 51 ist nicht geschlossen, sondern offen. Durchstößt aufgrund eines Versatzes das Kontroll-Loch 70 diese Kontroilbahn 51, so ist die leitende Verbindung zwischen deren Enden unterbrochen. Dies kann beispielsweise dadurch festgestellt werden, daß an die Enden der Kontrollbahn 51, die gegebenenfalls zu Kontaktpunkten 112 verbreitert sind, eine Spannungsquelle 21 angelegt wird und mit einem Meßgerät 22 der durch die Kontrollbahn 51 fließende Strom gemessen wird (vergl. F i g. 9). Fließt durch die Kontroilbahn 51 kein Strom, so hat der Versatz des Kontroll-Loches 70 einen bestimmten Wert überschritten. Dieser Wert wird zweckmäßigerweise entsprechend der zulässigen Toleranzgrenze des Versatzes gewählt. Wenn der Außendurchmesser des Kontroll-Loches 70 und der Innendurchmesser des gekrümmten Teiles der Kontrollbahn 51 in etwa gleich sind, dann bestimmt somit die Breite der Kontrollbahn 51 die Toleranz.
Soll mit elektrischen Mitteln festgestellt werden, ob die zulässige Grenze des Versatzes überschritten ist, so muß die verwendete Kontrollbahn 51 bzw. 61 sich zwischen zwei Zuführungspunkten erstrecken und kann somit nicht in sich geschlossen, sondern muß an einer Seite offen sein. Verschiebt sich infolge des Versatzes das Kontrcll-Loch in diese offene Seite, so kann der Versatz bei Verwendung von nur einer Kontrollmarke nicht exakt festgestellt werden. Aus diesem Grunde werden gemäß einer vorteilhaften Ausgestaltung der Erfindung auf die Leiterplatte zwei Kontrollbahnen mit jeweils einem zugeordneten Kontroll-Loch vorgesehen, wobei die Richtung der offenen Bereiche der Kontrollbahnen zueinander versetzt ist, vorzugsweise um einen Winkel von 90°. Mit einer derartigen Anordnung kann zudem auch ein solcher Versatz festgestellt werden, der sich aus einer Drehung der Leiterplatte um ein Kontroll-Loch ergibt Wenn nur eine Kontrollmarke verwendet wird, wäre ein solcher Versatz nicht feststellbar.
Für die elektrische Feststellung des Stanzversatzes muß der Durchmesser des Kontroll-Loches mindestens gleich der Breite der Kontrollbahn sein. Zweckmäßigerweise wird er größer gewählt, so daß gewährleistet ist, daß das Kontroll-Loch bei einem unzulässig großen Versatz die Kontrollbahn durchdringt und somit die leitende Verbindung zwischen ihren Endpunkten unterbricht
Die F i g. 6 und 7 zeigen ein weiteres Ausführungsbeispiel gemäß der Erfindung, bei dem auf einer
Leiterplatte 1 in diagonal einander gegenüberliegenden Ecken zwei Kontrollmarken 50 bzw. 60 angebracht sind. Diese Kontrollmarken 50 bzw. 60 bestehen aus U-förmig gekrümmten Kontrollbahnen 51 bzw. 61, die Kontrollbereiche 9 bzw. 10 der Leiterbahn umschließen. Wenn sich die Kontroll-Löcher 70 bzw. 80 in ihrer Soll-Lage befinden, so werden sie von den Kontrollbahnen 51 bzw. 61 in einem Halbkreis umgeben. Damit der Stanzversatz einwandfrei festgestellt werden kann, sind die Richtungen der offenen Seiten der U-Form dieser Kontrollbahnen einander entgegengerichtet. In der F i g. 7 ist eine Situation dargestellt, bei der der Versatz des Kontroll-Loches 70 noch unterhalb der Toleranzgrenze liegt, so daß zwischen den Enden der Kontrollbahn 51 noch eine leitende Verbindung besteht, während der Versatz des Kontroll-Loches 80 die Toleranzgrenze erreicht hat, so daß die Kontrollbahn 61 durch das Kontroll-Loch 80 unterbrochen ist, so daß bei der Überprüfung der Leiterplatte diese automatisch ausgeschieden werden kann.
Die bisher beschriebenen Kontrollmarken, die aus nur einer Kontrollbahn bestehen, eignen sich nur für eine Entscheidung, ob die Toleranzgrenze überschritten ist oder nicht. In vielen Fällen ist es jedoch notwendig, zu wissen, um welches Maß die Toleranzgrenze überschritten wurde. Eine weitere Ausgestaltung der Erfindung löst diese Fragestellung, indem für jede Kontrollmarke eine Schar von ineinanderliegenden, vorzugsweise äquidistanten Kontrollbahnen verwendet wird. In den F i g. 8 bis 10 sind derartige Kontrollmarken dargestellt. Die F i g. 8 zeigt eine Schar von Kontrollbahnen 51, 52, 53, die U-förmig gekrümmt sind und ineinander liegen. Diese Kontrollbahnen haben vorzugsweise alle die gleiche Breite und liegen in gleichen Abständen voneinander entfernt. Die Fig.9 zeigt eine Situation, bei der das Kontroll-Loch aufgrund eines Stanzversatzes aus seiner Soll-Lage verschoben ist und die Kontrollbahn 51 unterbricht. Dies wird in der bereits beschriebenen Weise mit Hilfe einer Spannungsquelle 21 und eines Meßgerätes 22 festgestellt Wenn das Kontroll-Loch 70 gegenüber dem in F i g. 9 dargestellten Beispiel weiter aus seiner Soll-Lage verschoben ist, beispielsweise um mehr als das Doppelte der Toleranzgrenze, so wird auch die Kontrollbahn 52 durch dieses Kontroll-Loch 70 durchbrochen. Dies kann in gleicher Weise wie bei der Kontrollbahn 51 auf elektrischem Wege festgestellt werden. Bei einer noch größeren Versetzung des Kontroll-Loches wird schließlich die Kontrollbahn 53 durchbrochen, was ebenfalls auf elektrischem Wege festgestellt werden kann. Auf diese Weise ist es mit einfachen Mitteln möglich, einen beliebigen Versatz des KontroÜ-Loches und damit der Kontaktlöcher gegenüber den zugehörigen Leiterbahnen festzustellen und, da die Breiten der Kontrollbahnen und ihrer gegenseitigen Abstände bekannt sind, mit elektrischen Mitteln auszumessen.
Die Fig. 10 und 11 zeigen ergänzend eine weitere Ausbildung für eine Kontrollmarke, die ebenfalls aus drei Kontrollbahnen 51, 52, 53 besteht, wobei diese Kontrollbahnen jedoch als Kreisringe ausgebildet sind. In der Soll-Lage befindet sich das Kontroll-Loch im Zentrum dieser Kreisringe. Tritt ein Versatz auf, so durchschneidet das Kontroll-Loch einen oder mehrere dieser Kreisringe (Fig. 11). Dies kann mit optischen Mitteln, beispielsweise mit einem Mikroskop, festgestellt werden.
Wie bereits erwähnt wurde, kann mit der Breite der einzelnen Kontrollbahnen die Toleranzbreite festgelegt
werden. Beträgt beispielsweise der Durchmesser eines Kontaktloches 1 mm, und soll jedes Kontaktloch mit einer Genauigkeit von 0,1 mm innerhalb eines Kontaktauges eingestanzt werden, so wird die Breite einer Kontrollbahn zu 0,1 mm gewählt. Der Durchmesser des Kontroll-Loches beträgt beispielsweise 1 mm. Wenn entsprechend dem in den Fig.8 und 9 dargestellten Beispiel nicht nur festgestellt werden soll, ob ein zulässiger Wert des Versatzes überschritten oder unterschritten ist, sondern überdies ermittelt werden, wie groß der Versatz ist, so wird beispielsweise der Durchmesser einer einzelnen Kontrollbahn zu 0,05 mm gewählt und der gegenseitige Abstand dieser Kontroll-
bahnen zu 0,1 mm. Es ist natürlich auch möglich, eine Ausgestaltung zu wählen, bei der die Breite der Kontrollbahnen und/oder die Abstände der Kontrollbahnen untereinander von innen nach außen zu- oder abnehmen. Welche Bemessungen im einzelnen für die Abstände der Kontrollbahnen und deren Breite zu treffen ist, ist von den jeweilig gewünschten Toleranzgrenzen und den sonstigen Anforderungen abhängig.
Ergänzend soll bemerkt werden, daß die für die Kontrollmarken verwendeten Kontrollbahnen in Einzelfällen ähnlich wie die Leiterbahnen auch als elektrische Verbindungen für eine Schaltung genutzt werden können.
Hierzu 2 Blatt Zeichnungen

Claims (27)

1 Patentansprüche:
1. Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte, dadurch gekennzeichnet, daß zugleich mit dem Aufbringen der Leiterbahnen (2) auf die Leiterplatte wenigstens eine Kontrollmarke (50, 60) auf die Leiterplatte (1) aufgebracht wird, daß zugleich mit dem Stanzen der Kontaktlöcher (4) in die Leiterplatte (1) für jede Kontrollmarke (50, 60) ein ihr zugeordnetes Kontroll-Loch (70, 89) gestanzt wird und daß die Lage des Kontroll-Loches (70,80) bezüglich der ihm zugeordneten Kontrollmarke (50, 60) festgestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Kontrollmarke (50,60) verwendet wird, die wenigstens eine gekrümmte Kontrollbahn (51, 61) aufweist, welche einen Kontrollbereich (9, 10) der Leiterplatte (1) wenigstens einseitig umschließt, und daß für das Kontroll-Loch (70, 80) eine Soll-Lage gewählt wird, die innerhalb des umschlossenen Kontrollbereiches (9,10) liegt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Durchmesser des Kontroll-Loches (70, 80) größer gewählt wird als die Breite der für die Kontrollmarke (50, 60) verwendeten Kontrollbahn (51,61).
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Abstand zwischen dem Rand (71) des Kontroll-Loches (70) in seiner Soll-Lage zu dem Außenrand (511) der Kontrollbahn (51) gleich der vorgegebenen Toleranzgrenze des Versatzes gewählt wird.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Breite der Kontrollbahn (51) gleich der vorgegebenen Toleranzgrenze des Versatzes gewählt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Kontroll-Loch (70, 80) mit kreisförmigem Querschnitt und eine mit einem kreisförmig gekrümmten Bereich (54, 64) versehene Kontrollbahn (51,61) verwendet werden, wobei der kreisförmig gekrümmte Bereich (54, 64) der Kontrollbahn (51, 61) konzentrisch zu der Soll-Lage des Kontroll-Loches (70, 80) auf der Leiterplatte (1) angeordnet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Kontrollmarke (50,
60) eine U-förmig ausgestaltete Kontrollbahn (51,
61) verwendet wird (F ig. 1,6).
8. Verfahren nach einem der Ansprüche ! bis 6, dadurch gekennzeichnet, daß als Kontrollmarke (50, 60) eine kreisförmige Kontrollbahn verwendet wird (F ig. 4, F ig. 5).
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zwei Kontrollmarken (50, 60) auf der Leiterplatte (1) aufgebracht werden (F ig. 1,6).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Kontrollmarken (50, 60) einander diagonal gegenüberliegend auf der Leiterplatte angeordnet werden (r ι g. Ί,η).
11. Verfahren nach Anspruch '/ oder Anspruch 10, dadurch gekennzeichnet, ciaii die Kontrollmarken (50, 60) so angeordnet werden, daß die Richtungen ihrer U-förmigen Gestall zueinander senkrecht sind (Fig. 1).
12. Verfahren nach Anspruch 7 oder 10, dadurch gekennzeichnet, daß die Kontrollmarken (50,60) so angeordnet sind, daß die Richtungen ihrer U-förmigen Gestalt einander entgegengesetzt sind (F i g. 6).
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß als Kontrollmarke (50, 60) jeweils eine Schar ineinanderliegender Kontrollbahnen (51,52,53) verwendet wird (F i g. 8,10).
14. Verfphren nach Anspruch 13, dadurch gekennzeichnet, daß als Kontrollmarke (50,60) jeweils eine Schar äquidistanter Kontrollbahnen (51, 52, 53) gleicher Breite verwendet werden (F i g. 8,10).
15. Verfahren nach einem der Ansprüche 1 bis 6 und 8 bis 14, dadurch gekennzeichnet, daß für die Kontrollmarken (50,60) jeweils eine Schar konzentrischer Kreise verwendet wird. (F i g. 10).
16. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß für die Kontrollmarken (50, 60) jeweils eine Schar von U-förmigen Kontrollbahnen verwendet wird (F i g. 8,9).
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß für die Kontrollmarken (50, 60) Kontrollbahnen (51, 52, 53) verwendet werden, die an ihren Enden Kontaktpunkte (512, 522,532) aufweisen (F i g. 8,9).
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß für die Bildung der Konirollbahnen (51, 52, 53) elektrisch leitendes Material verwendet wird.
19. Verfahren nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß die Lage des Kontroll-Loches (70, 80) relativ zu den Kontrollbahnen (51, 52, 53) einer Kontrollmarke (50, 60) mit optischen Mitteln festgestellt wird.
20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß nach dem Stanzen der Kontaktlöcher (4) und der Kontroll-Löcher (70, 80) der elektrische Widerstand der Kontrollbahnen überprüft wird.
21. Verfahren nach Anspruch 20, dadurch gekenn zeichnet, daß an die Kontaktpunkte (512) einer Kontroilbahn (51) eine Spannungsquelle (21) gelegt wird und der durch die Kontroilbahn (51) fließende Strom mit einem Meßinstrument (22) gemessen wird.
22. Leiterplatte mit Leiterbahnen zur Verwendung in einem Verfahren nach einem der Ansprüche 1 bis 21, gekennzeichnet durch mindestens eine, aus wenigstens einer Kontrollbahn (5% 52,53) bestehende Kontrollmarke (50,60), die einen Kontrollbereich (9, 10) der Leiterplatte (1) wenigstens einseitig umschließt, und bei der sich jeweils ein Kontroll-Loch (70,80) innerhalb des Kontrollbereiches (9,10) oder in dessen Nachbarschaft befindet.
23. Leiterplatte nach Anspruch 22, dadurch gekennzeichnet, daß jede Kontrollbahn (51, 52, 53) U-Form besitzt.
24. Leiterplatte nach einem der Ansprüche 22 oder 23, dadurch gekennzeichnet, daß zwei Kontrollmarken (50, 60) und zwei Kontroll-Löcher (70, 80) vorhanden sind, die auf der Leiterplatte (1) einander diagonal gegenüberliegen.
25. Leiterplatte nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, daß die Kontrollmarken (50, 60) von äquidistanten Kontrollbahnen (5J1 52,53) gleicher Breite gebiiuet sind, die jeweils einen kreisförmig gekrümmten Anteil besitzen, wobei die kreisförmigen Anteile zueinander konzentrisch angeordnet sind.
26. Leiterplatte nach einem der Ansprüche 22 bis
25, dadurch gekennzeichnet, daß die Kontrollbahnen (51, 52, 53) aus elektrisch leitendem Material bestehen.
27. Leiterplatte nach einem der Ansprüche 22 bis
26, dadurch gekennzeichnet, daß die Kontrollbahnen (51, 52, 53) aus dem Material der Leiterbahnen (2) der Leiterplatte (1) bestehen.
DE2812976A 1978-03-23 1978-03-23 Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren Expired DE2812976C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2812976A DE2812976C2 (de) 1978-03-23 1978-03-23 Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
US05/919,486 US4208783A (en) 1978-03-23 1978-06-27 Method for determining the offset between conductor paths and contact holes in a conductor plate
JP11573978A JPS54125468A (en) 1978-03-23 1978-09-20 Method of determining offset between conductive route and connection hole in conductive substrate and conductive substrate using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2812976A DE2812976C2 (de) 1978-03-23 1978-03-23 Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren

Publications (2)

Publication Number Publication Date
DE2812976B1 DE2812976B1 (de) 1979-07-12
DE2812976C2 true DE2812976C2 (de) 1980-03-06

Family

ID=6035384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2812976A Expired DE2812976C2 (de) 1978-03-23 1978-03-23 Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren

Country Status (3)

Country Link
US (1) US4208783A (de)
JP (1) JPS54125468A (de)
DE (1) DE2812976C2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3045433A1 (de) * 1980-12-02 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Mehrlagen-leiterplatte und verfahren zur ermittlung der ist-position innenliegender anschlussflaechen
DE3144849A1 (de) * 1981-11-11 1983-05-19 Siemens AG, 1000 Berlin und 8000 München Opto-elektronisches justierverfahren bei der herstellung von mehrlagenschaltungen
US4748773A (en) * 1985-09-03 1988-06-07 The Charles Stark Draper Laboratory, Inc. Biased grinding assembly
US4878315A (en) * 1985-09-03 1989-11-07 The Charles Stark Draper Laboratory, Inc. Griding guide and method
JPH0623012Y2 (ja) * 1989-09-29 1994-06-15 日本ビクター株式会社 プリント配線板
JP2613981B2 (ja) * 1991-03-11 1997-05-28 富山日本電気株式会社 プリント配線板の検査方法
US5453702A (en) * 1993-12-22 1995-09-26 Methode Electronics, Inc. Automatic probe fixture loading apparatus with gimballing compensation
US7411474B2 (en) * 2005-10-11 2008-08-12 Andrew Corporation Printed wiring board assembly with self-compensating ground via and current diverting cutout
US20210324218A1 (en) 2018-08-30 2021-10-21 Tanaka Kikinzoku Kogyo K.K. Silver ink for low-temperature calcination

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388457A (en) * 1966-05-31 1968-06-18 Ibm Interface resistance monitor
US3448280A (en) * 1966-11-02 1969-06-03 Western Electric Co Apparatus for positioning workpiece to aline a cavity therein with a light beam
US3564114A (en) * 1967-09-28 1971-02-16 Loral Corp Universal multilayer printed circuit board
US3859711A (en) * 1973-03-20 1975-01-14 Ibm Method of detecting misregistration of internal layers of a multilayer printed circuit panel
JPS5425226A (en) * 1977-07-27 1979-02-26 Kobe Steel Ltd Method of treating waste gas from pickling process

Also Published As

Publication number Publication date
DE2812976B1 (de) 1979-07-12
JPS54125468A (en) 1979-09-28
JPS5732520B2 (de) 1982-07-12
US4208783A (en) 1980-06-24

Similar Documents

Publication Publication Date Title
DE2603383C2 (de)
DE69704185T2 (de) Verformbarer elektrischer Verbindungsstift
DE19781697B4 (de) Elektrisch leitfähige Kontakteinheit
EP0263244B1 (de) Vorrichtung zum elektronischen Prüfen von Leiterplatten mit Kontaktpunkten in extrem feinem Raster (1/20 bis 1/10 Zoll)
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
DE2702844A1 (de) Verfahren zur herstellung einer vielschichtigen gedruckten schaltung
DE69724932T2 (de) Passives bauelement
DE2524581A1 (de) Flexible gedruckte schaltung
DE2812976C2 (de) Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
EP1665914A1 (de) Leiterplatte mit einer haltevorrichtung zum halten bedrahteter elektronischer bauteile, verfahren zur herstellung einer solchen leiterplatte und deren verwendung in einem lötofen
DE2303537A1 (de) Anschlusschiene und verfahren zu ihrer herstellung
DE3403535C2 (de)
DE69212195T2 (de) Gerät zum elektronischen Testen von gedruckten Leiterplatten oder ähnlichem
WO2019174670A1 (de) Vorrichtung zum messen von strom und verfahren zur herstellung
EP0268890B1 (de) Steckkontakt
EP3265834B1 (de) Elektrische kontaktvorrichtung
DE3030906C2 (de) Umschaltsteckvorrichtung mit einem Brückenstecker
DE2820002A1 (de) Elektrisches anschlussbauteil fuer die bestueckung einer elektrischen leiterplatte
WO2019068826A1 (de) Leiterplatte und verfahren zur verarbeitung einer leiterplatte
DE69407016T2 (de) Klemmvorrichtung für elektrischen Anschluss
DE2835353C2 (de) Verfahren zur Feststellung des Versatzes zwischen Kontaktlöchern und Leiterbahnen bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE4337054A1 (de) Spule
EP1598839B1 (de) Übertrager für ein Gerät der Hochfrequenztechnik, der direkt auf einer Leiterplatte angeordnet ist
DE69024527T2 (de) Vorrichtung und Verfahren zur Herstellung von Mikroplatten
DE102015005690A1 (de) Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee