DE4444584A1

DE4444584A1 - Halbleiterwafer

Info

Publication number: DE4444584A1
Application number: DE4444584A
Authority: DE
Inventors: Mitsuhiro Saitou; Kouji Numazaki; Hiroyuki Ban
Original assignee: NipponDenso Co Ltd
Current assignee: Denso Corp
Priority date: 1993-12-16
Filing date: 1994-12-14
Publication date: 1995-07-06
Anticipated expiration: 2014-12-15
Also published as: US5739546A; JPH07169807A; DE4444584B4

Description

Diese Erfindung betrifft einen Halbleiterwafer bzw. eine Halbleiterscheibe zum Zwecke des Durchführens einer Überprüfung einer integrierten Schaltung (IC) mittels eines Burn-In′s bzw. einer Voralterung bzw. eines Einbrennens.

Eine Durchführung eines Burn-In-Testens bzw. eines Voralterungstestens in einem Waferzustand ist in der Japa nischen Patentanmeldung mit der Offenlegungsnummer 5-52900 offenbart. Darin werden eine Masseleitung und eine Energie versorgungsleitung auf einer Schneidelinie bzw. Anreißlinie ausgebildet und diese jeweiligen Leitungen an Elektroden angeschlossen, die in jeweiligen IC-Bereichen des Chips vorgesehen sind, welcher innerhalb eines Wafers vielfach gruppiert ist. In dieser Ausführung wird eine Energie den jeweiligen ICs während des Burn-In-Testens mittels einer zwischen den zwei Leitungen auf der Schneidelinie anliegen den Spannung gleichmäßig zugeführt.

Um jedoch eine höhere Integration der Chipbereiche innerhalb eines Wafers zu erreichen, muß die Schneide linienbreite verschmälert werden. Folglich muß die Breite eines Leiters zuvor schmäler werden, um zwei Leiter auf der Schneidelinie zu verdrahten. Als Folge daraus ergibt sich die Möglichkeit des Auftretens gebrochener Leitungen. Außerdem werden mehrere Chips auf einer einzigen Leitung verbunden, um die jeweiligen ICs gemeinsam mit Energie zu versorgen. Aus diesem Grund müssen die Leitungen einen großen Stromfluß erlauben. Da jedoch die Leiterbreite schmal ist, kann ein großer Stromfluß nicht erlaubt werden, und folglich wird die Anzahl der Chips, die an eine einzige Leitung angeschlossen werden können, beschränkt. Desweite ren ergibt sich beim Verdrahten von zwei Leitungen auf einer Schneidelinie die Möglichkeit des Auftretens von Kurzschlüssen zwischen Leitungen.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen Halbleiterwafer zu schaffen, mit dem große Leiter breiten für eine Energieversorgungsleitung bzw. Stromver sorgungsleitung und eine Masseleitung erzielt werden können und ebenso Kurzschlüsse zwischen Leitungen verhindert wer den können.

Ein erfindungsgemäßer Halbleiterwafer, der mit mehreren integrierten Schaltungen ausgebildet ist, ist im wesent lichen ein Halbleiterwafer, der mit einer Struktur verdrah tet ist, in der sich eine Energieversorgungsleitung bzw. Stromversorgungsleitung und eine Masseleitung, wobei jede für ein Burn-In-Testen vorgesehen ist, in einem Schneide linienbereich vertikal überlappen.

Das heißt, daß eine Energieversorgungsleitung und eine Masseleitung in einer zweischichtigen Struktur in einem Schneidelinienbereich verdrahtet sind. Demgemäß wird eine Energieversorgung durch die Energieversorgungsleitung und die Masseleitung an jeweilige integrierte Schaltungen ange legt. Da die Energieversorgungsleitung und die Masseleitung eine zweischichtige Struktur aufweisen, kann die Leiter breite der jeweiligen Leitungen, d. h. sowohl der Energie versorgungsleitung als auch der Masseleitung, ausreichend groß hergestellt werden, und ebenso können Kurzschlüsse zwischen diesen Leitungen auf einfache Weise durch das Aus bilden eines Schichtisolationsfilms verhindert werden.

Desweiteren ist ein dichter Siliziumoxidfilm für diesen Schichtisolationsfilm geeignet.

Außerdem wird es, wenn die Masseleitung auf der oberen Schichtseite des Wafers durch Verdrahten ausgebildet ist, der Masseleitung ermöglicht, ein Rauschen zu absorbieren, welches versucht, sich während des Burn-In-Testens aus einem Außenbereich zu überlagern. Das heißt, es kann ver hindert werden, daß das Potential der Energieversorgungs leitung durch ein Rauschen, das versucht, sich aus einem Außenbereich zu überlagern, beeinflußt wird, und es ist möglich, das Burn-In-Testen in einer stabilisierten Ar beitsumgebung durchzuführen. Gleichzeitig kann in vorteil hafter Weise verhindert werden, daß von der Energieversor gungsleitung erzeugtes Rauschen nach außen freigegeben wird, was auch verhindern kann, daß das erzeugte Rauschen andere Wafer beeinflußt.

Desweiteren werden, wenn die Masseleitung und die Ener gieversorgungsleitung so angeordnet sind, daß die Richtung des durch die obere Schichtseite bzw. eine untere Schicht seite fließenden Stroms wechselseitig umgekehrt ist, die Magnetfelder, welche die jeweiligen Leitungen erzeugen, je weils umgekehrt und löschen sich gegenseitig aus. Dadurch ist es in vorteilhafter Weise möglich, die Breite der je weiligen Leitungen zu vergrößern, und es ist möglich, beide Leitungen nahe zueinander zu bringen, wie zuvor beschrie ben. Übrigens induziert die Magnetfelderzeugung elektromo torische Kräfte auf äußere Leitungen und erzeugt uner wünschtes Rauschen.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich nung näher beschrieben. Es zeigt:

Fig. 1 eine vergrößerte Draufsicht eines Halbleiter wafers eines ersten Ausführungsbeispiels der vorliegenden Erfindung;

Fig. 2 eine Schnittansicht, die entlang der Linie II-II in Fig. 1 genommen ist;

Fig. 3 eine Schnittansicht, die entlang der Linie III-III in Fig. 1 genommen ist;

Fig. 4 eine Draufsicht eines Halbleiterwafers;

Fig. 5 eine vergrößerte Draufsicht eines Halbleiter wafers eines zweiten Ausführungsbeispiels;

Fig. 6 eine perspektivische Ansicht eines Bereichs, die entlang der Linie VI-VI in Fig. 5 genommen ist;

Fig. 7 eine vergrößerte Schnittansicht eines Halb leiterwafers eines dritten Ausführungsbeispiels;

Fig. 8 anhand eines Diagramms die Art und Weise der Spannungsanlegung gemäß dem dritten Ausführungsbeispiel;

Fig. 9 eine vergrößerte Schnittansicht eines Halb leiterwafers eines vierten Ausführungsbeispiels;

Fig. 10 eine vergrößerte Schnittansicht eines Halb leiterwafers eines fünften Ausführungsbeispiels;

Fig. 11 ein Blockschaltbild einer beispielhaften Anwen dungsform; und

Fig. 12 ein Blockschaltbild einer weiteren beispielhaf ten Anwendungsform;

Es folgt die Beschreibung eines ersten Ausführungs beispiels der vorliegenden Erfindung.

Fig. 4 zeigt einen Halbleiterwafer, wie er von oben aus gesehen wird (d. h. von der Seite, auf welcher die Elemente ausgebildet sind). Wie in Fig. 4 gezeigt ist, sind eine Mehrzahl von integrierte Schaltungen ausbildenden Bereichen 2, worauf integrierte Schaltungen (ICs) ausgebildet worden sind, auf dem Halbleiterwafer 1 angeordnet. Demgemäß werden die integrierte Schaltungen ausbildenden Bereiche 2 Chips, die integrierte Schaltungen anhand eines Zerteilens des Halbleiterwafers 1 entlang von Schneidelinien 3 aufweisen. Ein Bereich I in Fig. 4, d. h. eine vergrößerte Ansicht eines integrierte Schaltungen ausbildenden Bereichs 2, ist in Fig. 1 dargestellt. Außerdem ist eine Schnittansicht entlang einer Linie II-II der Fig. 1 in Fig. 2 gezeigt und eine Schnittansicht entlang einer Linie III-III ist in Fig. 3 gezeigt.

Wie in den Fig. 2 und 3 gezeigt ist, ist ein Sili ziumoxidfilm 5 auf dem Siliziumsubstrat 4 ausgebildet. Ein Masseleitungs-Leiter 6, welcher eine erste Leiterschicht darstellt, ist, wie in Fig. 3 gezeigt, auf einem Sili ziumoxidfilm 5 ausgebildet. Der Masseleitungs-Leiter 6, welcher aus Aluminium oder einer Aluminiumlegierung, wie zum Beispiel Aluminium-Silizium, besteht, ist über Schneidelinien 3 aufgebracht und erstreckt sich über diesen. Außerdem ist ein Schichtisolationsfilm 7, der aus einem Siliziumoxidfilm zusammengesetzt ist, auf dem Sili ziumoxidfilm 5 abgelagert, wobei der Masseleitungs-Leiter 6 dazwischen angeordnet ist. Ein Energieversorgungsleitungs- Leiter 8, welcher eine zweite Leiterschicht darstellt, ist, wie in Fig. 2 gezeigt, auf dem Schichtisolationsfilm 7 aus gebildet. Dieser Energieversorgungsleitungs-Leiter 8 ist über Schneidelinien 3 aufgebracht und erstreckt sich über diesen, wie es durch die schraffierten Bereiche in Fig. 1 dargestellt ist. Außerdem ist der Energieversorgungs leitungs-Leiter 8 ebenso aus Aluminium oder Aluminium-Sili zium zusammengesetzt. Ein Schutzfilm 9, der aus Siliziumni trid zusammengesetzt ist, ist auf dem Schichtisolationsfilm 7 ausgebildet, wobei der Energieversorgungsleitungs-Leiter 8 dazwischen angeordnet ist.

In dem integrierte Schaltungen ausbildenden Bereich 2 sind Energieversorgungs-Anschlußflächen (V_DD) 10 und Masse- Anschlußflächen (V_SS) 11 ausgebildet, wobei jede in jewei ligen Bereichen 2 an integrierte Schaltungen angeschlossen ist. Wie in Fig. 2 gezeigt ist, ist eine Energieversor gungs-Anschlußfläche 10 elektrisch mit dem Energieversor gungsleitungs-Leiter 8 über ein Durchgangsloch 12, das in dem Schichtisolationsfilm 7 ausgebildet ist, verbunden. Außerdem sind, wie es in Fig. 3 gezeigt ist, die Masse-An schlußfläche 11 und der Masseleitungs-Leiter 6 direkt auf dem Siliziumoxidfilm 5 durch ein Verdrahtungsmuster dersel ben verbunden.

Desweiteren sind die Energieversorgungsleitungs-Leiter 8 und die Masseleitungs-Leiter 6 an Testbereiche 13 auf dem Halbleiterwafer 1 angeschlossen, wie es in Fig. 4 gezeigt ist. Insgesamt sind fünf dieser Testbereiche oben, unten, links, rechts und in der Mitte des Halbleiterwafers 1 vor gesehen. Demgemäß wird eine Energieversorgung aus einem Außenbereich sowohl zum Energieversorgungsleitungs-Leiter 8 als auch zum Masseleitungs-Leiter 6 durch das Anschließen einer Nadel oder etwas ähnlichem an Anschlußflächen für ein Burn-In-Testen, welche in den Testbereichen 13 ausgebildet sind, durchgeführt.

Demgemäß wird während des Burn-In-Testens eine Spannung an die Energieversorgungs-Anschlußfläche 10 und die Masse- Anschlußfläche 11 von jeweiligen integrierte Schaltungen ausbildenden Bereichen 2 mittels einer Nadel oder etwas ähnlichem angelegt und eine Überprüfung von jeweiligen in tegrierte Schaltungen ausbildenden Bereichen 2 (Chips) wird durchgeführt. Danach wird eine Hochtemperatur-Vorspannung an den Halbleiterwafer 1 angelegt.

Kurz gesagt wird der Halbleiterwafer in einer Hochtem peraturatmosphäre plaziert, eine Energie wird dem Energie versorgungsleitungs-Leiter 8 und dem Masseleitungs-Leiter 6 über einen Testbereich 13 aus einem Außenbereich zugeführt, wodurch die maximale Energieversorgungsspannung für die Vorrichtungen in den jeweiligen integrierte Schaltungen ausbildenden Bereichen 2 anliegt. Aufgrund dessen fließt ein Strom zu den Vorrichtungen und eine Spannungsbelastung wird auf die Vorrichtungen ausgeübt. Danach wird die Span nung wieder an die Energieversorgungs-Anschlußfläche 10 und die Masse-Anschlußfläche 11 der jeweiligen integrierte Schaltungen ausbildenden Bereiche 2 mittels einer Nadel oder etwas ähnlichem angelegt und eine Überprüfung jedes integrierte Schaltungen ausbildenden Bereichs 2 wird durch geführt.

Gemäß diesem Ausführungsbeispiel sind die Masseleitung 6 und die Stromversorgungsleitung 8, welche zur Energiever sorgung während des Burn-In-Testens benötigt werden, auf den Schneidelinien 3 mit einem in diesem Fall zweischich tigen Aufbau angeordnet. Die Stromdichte ist darin anhand des Leitermaterials gegeben und die maximale Größe des fließenden Stroms wird anhand dessen Leitungsbreite be stimmt. Das heißt, daß die Anzahl der Chips, die gemeinsam und gleichzeitig während des Burn-In-Testens bearbeitet werden können, aufgrund der Leiterbreite beschränkt wird.

Ein Wert ((Stromverbrauch pro Chip) × (Anzahl der Burn- In-Chips)) muß auf einen Wert ((Stromdichte) × (Leitungsbreite) × (Leiter-Leitungsdicke)) oder weniger eingestellt werden. Dadurch wird es, da es gemäß diesem Ausführungsbeispiel möglich ist, zweischichtige Leitungen und vergrößerte Leiterleitungsbreiten in dem zuvor genann ten Verhältnis vorzusehen, möglich, die Anzahl der Chip- Ausbildungsbereiche, die an einen Satz von Energieversor gungs- und Masseleitungen in einem einzigen Wafer ange schlossen werden können, zu erhöhen. Aufgrund dessen wird es möglich, Anschlußflächen oder Testbereiche während des Burn-In-Testens zu reduzieren, und es wird möglich die An zahl der Chips, die aus einem einzigen Wafer erhalten wer den können, zu erhöhen.

Außerdem wird ein Siliziumoxidfilm als Schichtisola tionsfilm 7 zwischen der Masseleitung 6 und der Energiever sorgungsleitung 8 verwendet. Da es zum Zwecke eines Burn- In′s notwendig ist, einen großen Strom zu verursachen, der für eine lange Zeitdauer fließt, wird für einen Fall einer Vielschicht-Leiterstruktur insbesondere die dielektrische Festigkeit des Schichtisolationsfilms 7 ein Problem. Das heißt, der Schichtisolationsfilm, der zwischen der Energie versorgungsleitung und der Masseleitung ausgebildet ist, beträgt aufgrund von Beschränkungen in dessen Herstellungs schritten oder dessen Struktur maximal 900 nm, und es ist für den Schichtisolationsfilm notwendig, daß er eine aus reichende dielektrische Festigkeit für einen Burn-In bei einer Dicke dieses Ausmaßes aufweist. In Siliziumnitrid ist dessen Dichte grob und die dielektrische Festigkeit gering, was dieses ungeeignet macht. Andererseits ist Siliziumoxid von hervorragender Dichte, die dielektrische Festigkeit ist ebenso ausreichend, und die Zuverlässigkeit während eines Burn-In′s wird durch dessen Verwendung verbessert.

Gemäß diesem Ausführungsbeispiel werden die Energiever sorgungsleitung (Energieversorgungsleitungs-Leiter 8) und die Masseleitung (Masseleitungs-Leiter 6) zum Zwecke eines Burn-In′s auf Schneidelinien 3 in einer zweischichtigen Struktur verdrahtet. Demgemäß kann eine ausreichend große Leiter-Leitungsbreite für die jeweiligen Leitungen erzielt werden und ebenso ein Kurzschließen zwischen den Leitungen verhindert werden, da die Energieversorgungsleitung und die Masseleitung eine zweischichtige Struktur aufweisen.

Als nächstes wird ein zweites Ausführungsbeispiel in erster Linie anhand von Unterschieden zum ersten Ausfüh rungsbeispiel beschrieben.

Fig. 5 ist eine vergrößerte Ansicht eines Bereichs I in Fig. 4, die dieses Ausführungsbeispiel darstellt. Außerdem ist eine perspektivische Ansicht des Bereichs VI-VI der Fig. 5 in Fig. 6 dargestellt.

Wie in Fig. 6 gezeigt ist, ist ein Masseleitungs-Leiter 6 ähnlich zum ersten Ausführungsbeispiel auf einem Sili ziumoxidfilm 5 auf einem Siliziumsubstrat 4 angeordnet. Ein als Energieversorgungsleitung dienender Bereich hoher Stör stellenkonzentration 14 ist auf einem Oberflächenabschnitt des Halbleitersubstrats 4 (Bereich niedriger Störstellen konzentration) auf Schneidelinien 3 ausgebildet. Außerdem ist eine Energieversorgungs-Anschlußfläche 15 auf dem Sili ziumoxidfilm 5 ausgebildet und durch ein Kontaktloch 16, das im Siliziumoxidfilm 5 ausgebildet ist, elektrisch mit dem als Energieversorgungsleitung dienendem Bereich hoher Störstellenkonzentration 14 verbunden. In diesem Fall können der Masseleitungs-Leiter 6 und der als Energiever sorgungsleitung dienende Bereich hoher Störstellenkonzen tration 14 durch gewöhnliche IC-Herstellungsschritte ausge bildet werden. Außerdem können Spannungsabfälle soweit wie möglich unterdrückt werden, da der als Energieversorgungs leitung dienende Bereich hoher Störstellenkonzentration 14 einen niedrigen Widerstand aufweist.

Gemäß diesem Ausführungsbeispiel wird eine für einen Burn-In dienende Verdrahtung mit der zweischichtigen Struk tur des als Energieversorgungsleitung dienenden Bereichs hoher Störstellenkonzentration 14, die auf dem Wafer ausge bildet ist (Siliziumsubstrat 4), und des Masseleitungs-Lei ters 6, der auf dem Siliziumoxidfilm 5 ausgebildet ist, durchgeführt.

Als nächstes wird ein drittes Ausführungsbeispiel in erster Linie anhand von Unterschieden zum zweiten Ausfüh rungsbeispiel beschrieben.

Wie in Fig. 7 gezeigt ist, ist ein Masseleitungs-Leiter 6 ähnlich zum ersten Ausführungsbeispiel auf einem Sili ziumoxidfilm 5 auf einem Halbleitersubstrat 4 ausgebildet. Außerdem ist eine Energieversorgungs-Anschlußfläche 15 auf dem Siliziumoxidfilm 5 angeordnet. Ein erster Bereich hoher Störstellenkonzentration 17 ist unterhalb der Energiever sorgungs-Anschlußfläche 15 auf der Oberfläche des Silizium substrats 4 ausgebildet und durch ein Kontaktloch 18, das im Siliziumoxidfilm 5 ausgebildet ist, an die Energiever sorgungs-Anschlußfläche 15 angeschlossen. Desweiteren ist ein als Energieversorgungsleitung dienender zweiter Bereich hoher Störstellenkonzentration 19 vollständig auf der rück seitigen Oberfläche des Siliziumsubstrats 4 ausgebildet und eine Energieversorgungselektrode 20 (Leiter) darauf ausge bildet. Demgemäß wird aus der Energieversorgungselektrode 20 der Energieversorgungs-Anschlußfläche 15 durch den als Energieversorgungsleitung dienenden zweiten Bereich hoher Störstellenkonzentration 19, das Siliziumsubstrat 4 (Bereich niedriger Störstellenkonzentration) und den ersten Bereich hoher Störstellenkonzentration 17 Energie zuge führt. In diesem Fall kann Energie gleichmäßig den gesamten integrierte Schaltungen ausbildenden Bereichen 2 (allen Chips) auf einem Halbleiterwafer 1 zugeführt werden. Unter dessen kann der Masseleitungs-Leiter 6 Energie aus einem Anschlußflächen-Bereich 13a (Fig. 8) eines Testbereichs 13 (Fig. 4) aufnehmen.

Gemäß diesem Ausführungsbeispiel wird eine für einen Burn-In dienende Verdrahtung mit der zweischichtigen Struk tur des als Energieversorgungsleitung dienenden zweiten Be reichs hoher Störstellenkonzentration 19, der auf der rück seitigen Oberfläche des Wafers (Siliziumsubstrat 4) ausge bildet ist, und des Masseleitungs-Leiters 6, der auf dem Siliziumoxidfilm 5 ausgebildet ist, durchgeführt.

Daraus ergibt sich, wie in Fig. 8 gezeigt, daß, wenn eine Spannung an den Wafer (Siliziumsubstrat 4) angelegt wird, die Rückseite des Wafers nicht mit Elementen ausge bildet und flach ist, und somit eine Metallplatte 28 (Spannungsanlegeteil) die Elektrode 20 auf einfache Weise ohne Verwenden von Nadeln 27, wie es bei der Waferober flächenseite der Fall ist, kontaktieren kann.

Als nächstes wird ein viertes Ausführungsbeispiel be schrieben.

Fig. 9 stellt ein viertes Ausführungsbeispiel gemäß dieser Erfindung dar. Im in den Fig. 2 und 3 gezeigten ersten Ausführungsbeispiel wird ein Masseleitungs-Leiter 6 als die erste Schicht verwendet und ein Energieversorgungs leitungs-Leiter 8 ist auf der oberen Schichtseite angeord net. Im Gegensatz dazu wird gemäß diesem Ausführungs beispiel die obere Schichtseite als Masseleitungs-Leiter 6 verwendet.

Durch das Herstellen einer zweischichtigen Aluminium verdrahtung und das Herstellen eines Masseleitungs-Leiters 6 mit niedriger Impedanz als oberen Leiter wird die Wirkung erzielt, daß ein Rauschen aus einem Außenbereich während eines Burn-In′s abgeschirmt wird. Aufgrund dessen wird eine Spannung des Energieversorgungsleitungs-Leiters 8 nicht durch äußeres Rauschen beeinflußt und ein Burn-In-Testen kann in einer stabilisierten Arbeitsumgebung durchgeführt werden. Gleichzeitig ergibt sich die Wirkungsweise, daß verhindert werden kann, daß im Energieversorgungsleitungs- Leiter 8 erzeugtes Rauschen nach außen freigegeben wird, und somit ergibt sich selbst dann keine nachteilige Auswir kung auf andere Wafer, wenn sich mehrere Wafer gleichzeitig in einem Burn-In-Zustand befinden. Demgemäß wird die Zuver lässigkeit des Burn-In-Testens verbessert.

Desweiteren kann diese Wirkung mit einem hohen Grad er zielt werden, wenn die Masseleitungsbreite größer als die Leitungsbreite des Energieversorgungsleitungs-Leiters 8 ist, um den gesamten Energieversorgungsleitungs-Leiter 8 im wesentlichen in dessen gesamter Leitungsbreite zu umhüllen.

Nachstehend wird ein Anwendungsfall des zuvor genannten vierten Ausführungsbeispiels wird im weiteren Verlauf be schrieben.

Gemäß diesem Ausführungsbeispiel wird, wie in Fig. 10 gezeigt, die Verdrahtungsanordnung eines Energieversor gungsleitungs-Leiters 8 und eines Masseleitungs-Leiters 6, die in mehreren Schichten hergestellt sind, so gebildet, daß die Richtungen der Ströme, welche durch den Energiever sorgungsleitungs-Leiter 8 bzw. den Masseleitungs-Leiter 6 fließen, während des Burn-In-Testens wechselseitig umge kehrt sind.

Die Wirkungen dieses Ausführungsbeispiels werden nach folgend beschrieben.

Ein Magnetfeld wird anhand eines Stroms, der durch die Verdrahtung fließt, unveränderlich erzeugt und dieses Mag netfeld induziert elektromotorische Kräfte in äußere Lei tungen (insbesondere in Leitungen hoher Impedanz). Aufgrund des sen wird auf Signalleitungen ein Rauschen überlagert und kann eine Ursache einer fehlerhaften Funktionsweise oder schlimmstenfalls einer Chipzerstörung werden. Außerdem fließt, da mehrere Chip-Ausbildungsbereiche während des Burn-In-Testens mit Strom aus dieser Energieversorgungs leitung (d. h. V_DD-Leitung 8 und GND-Leitung 6) versorgt werden, ein starker Strom in den Energieversorgungsleitun gen (V_DD-Leitung 8 und GND-Leitung 6) und aufgrund dessen wird die magnetische Flußdichte hoch.

Gemäß diesem Ausführungsbeispiel werden eine GND-Lei tung 6 und eine V_DD-Leitung 8 verwendet, in welchen die Richtung des Stroms unveränderlich umgekehrt ist und Aus wirkungen auf Außenbereiche aufgrund des wechselseitigen Auslöschens der Magnetfelder reduziert sind. Desweiteren wird diese Auswirkung größer, wenn die Magnetfelder an einem Bereich, wo die magnetische Flußdichte höher und hö her wird, aufgehoben werden. Durch Vorsehen einer viel schichtigen Struktur wird ein Bereich (B), welchen die Energieversorgungsleitungen wechselseitig bedecken, groß und ein Spalt (A) zwischen den Energieversorgungsleitungen wird schmal und somit wird die Wirkung der wechselseitigen Auslöschung groß.

Die Erfindung ist selbstverständlich nicht auf die zu vor beschriebenen Ausführungsbeispiele beschränkt. Zum Bei spiel ist gemäß dem zweiten und dritten Ausführungsbeispiel der als Energieversorgungsleitung dienende Bereich hoher Störstellenkonzentration auf der Oberfläche oder der Rück seite eines Wafers (Siliziumsubstrats 4) ausgebildet; dem gegenüber ist es aber ebenso akzeptabel, den auf der Ober fläche oder der Rückseite des Wafers (Siliziumsubstrats 4) ausgebildeten Bereich hoher Störstellenkonzentration nicht dazu herzustellen, daß er als Energieversorgungsleitung dient, sondert dazu, daß er als Masseleitung dient. Außer dem ist im ersten Ausführungsbeispiel die Energieversorgung aus den Testbereichen, die auf einem Wafer vorgesehen sind, durchgeführt worden; demgegenüber ist aber die Anzahl die ser Testbereiche ist nicht ausschließlich auf die fünf Orte beschränkt, die in Fig. 4 dargestellt sind.

Außerdem ist, wie in Fig. 11 gezeigt, in jeweiligen in tegrierte Schaltungen ausbildenden Bereichen 2 (jeweilige Chips) ein Transistor 22 (FET) zwischen der Energieversor gungs-Anschlußfläche 21 und der inneren integrierten Schal tung (IC) vorgesehen und ein EPROM (oder EEPROM) 23 ist an den Gateanschluß des Transistors 22 angeschlossen. Demgemäß werden Ergebnisse des Testens, das für jeden jeweiligen Chip in einem Waferzustand durchgeführt wird, von dem Schreib-Anschluß 24 in das EPROM 23 geschrieben und die Energieversorgung bezüglich eines Chips mit einer Kurz schlußbeschädigung wird mittels des Schaltens des Tran sistors 22 in einen Aus-Zustand unterbrochen. Aufgrund die ser Ausführung ist es möglich, kein elektrisches Potential an einen beschädigten Chip anzulegen, und es ist möglich, nachteilige Auswirkungen auf einen unbeschädigten Chip auf grund des Auftretens eines Kurzschlusses im beschädigten Chip zu verhindern.

Alternativ ist es, wie in Fig. 12 gezeigt, auch ak zeptabel, nachteilige Auswirkungen auf andere Chips mittels einer Schmelzsicherung 25 zu verhindern. Ein Schmelzen der Sicherung 25 wird mittels eines Stroms, der zwischen der Schmelzsicherungs-Anschlußfläche 26 und der Energierversor gungs-Anschlußfläche fließt, durchgeführt. Demgemäß wird für einen Fall, bei dem die Sicherung 25 schmilzt, Masse potential an den Gateanschluß des Transistors 22 angelegt, wodurch der Transistor 22 ausgeschaltet wird. Andererseits, wird durch die Sicherung 25 ein vorbestimmtes Potential an den Gateanschluß des Transistors 22 angelegt, wenn die Sicherung 25 nicht schmilzt und der Transistor 22 wird in einen Ein-Zustand geschaltet.

Wie zuvor beschrieben, überlappen sich gemäß der vor liegenden Erfindung Energieversorgungsleitungen und Masse leitungen wechselseitig in einem Schneidelinienbereich und eine Leiter-Leitungsbreite der Energieversorgungsleitungen und der Masseleitungen kann vergrößert werden; genauso ist es möglich, eine hervorragende Wirksamkeit in der Fähig keit, ein Kurzschließen zwischen den Leitungen zu verhin dern, nachzuweisen.

Desweiteren ist in den zuvor genannten verschiedenen Ausführungsbeispielen die Anordnung von Masseleitugen und Energieversorgungsleitungen in einem Schneidelinienbereich beschrieben worden, aber eine Mehrerschicht-Struktur für die Verdrahtungsstruktur von integrierten Schaltungen kann natürlich ebenso innerhalb der Chip-Ausbildungsbereiche vorgesehen werden. In diesem Fall wird es möglich, eine Hochspannung, die während des Burn-In-Testens angelegt wird, zu verwenden, um ein Testen einer dielektrischen Festigkeit eines Schichtisolationsfilms zwischen einer vielschichtigen Verdrahtung in einem Abschnitt der inte grierten Schaltungen innerhalb eines IC-Chips gleichzeitig mit einem Burn-In-Testen auszuführen.

In der vorhergehenden Beschreibung ist ein Halbleiter wafer beschrieben worden, welcher die Leiterbreite einer Energieversorgungsleitung und einer Masseleitung vergrößern kann und welcher ebenso ein Kurzschließen zwischen Leitun gen verhindern kann. Mehrere integrierte Schaltungen aus bildende Bereiche 2, worauf integrierte Schaltungen ausge bildet worden sind, sind auf einem Halbleiterwafer angeord net. Ein Siliziumoxidfilm ist auf einem Halbleitersubstrat ausgebildet und ein Masseleitungs-Leiter ist auf dem Sili ziumoxidfilm ausgebildet. Dieser Masseleitungs-Leiter er streckt sich über Schneidelinien. Ein Schichtisolations film, der aus einem Siliziumoxidfilm zusammengesetzt ist, ist auf dem Siliziumoxidfilm abgelagert, wobei der Masse leitungs-Leiter dazwischen angeordnet ist und wobei ein Energieversorgungsleitungs-Leiter auf dem Schichtisola tionsfilm ausgebildet ist, um den Masseleitungs-Leiter zu überlappen. Dieser Energieversorgungsleitungs-Leiter er streckt sich über Schneidelinien. In den integrierte Schal tungen ausbildenden Bereichen 2 sind eine Energieversor gungs-Anschlußfläche und der Energieversorgungsleitungs- Leiter elektrisch verbunden. Eine Masse-Anschlußfläche und der Masseleitungs-Leiter sind ebenso elektrisch verbunden.

Claims

1. Halbleiterwafer mit:
einer Mehrzahl von Chipbereichen (2), die in einem Halbleiterwafer (1) angeordnet sind, wobei jeweilige Chip bereiche (2) eine integrierte Schaltung aufweisen;
einem Schneidelinienbereich (3), der zwischen den Chipbereichen (2) angeordnet ist; und
einer Energieversorgungsleitung (8) und einer Masse leitung (6) zum Zuführen von Energie zu den jeweiligen Chipbereichen (2) während eines Burn-In-Testens, wobei die Energieversorgungsleitung (8) und die Masseleitung (6) in den Schneidelinienbereichen (3) ausgebildet und an die je weiligen Chipbereiche (2) angeschlossen sind und wobei die Energieversorgungsleitung (8) und die Masseleitung (6) sich gegenseitig in vertikaler Richtung überlappen.

2. Halbleiterwafer nach Anspruch 1, bei dem die Masse leitung (6) auf der Energieversorgungsleitung (8) angeord net ist.

3. Halbleiterwafer nach Anspruch 1 oder 2, bei dem Rich tungen der Ströme, die durch die Energieversorgungsleitung (8) und die Masseleitung (6) fließen, wechselseitig umge kehrt sind.

4. Halbleiterwafer nach einem der Ansprüche 1 bis 3, mit einem Schichtisolationsfilm (7) eines Siliziumoxidfilms (5), welcher zwischen der Energieversorgungsleitung (8) und der Masseleitung (6) angeordnet ist.

5. Halbleiterwafer nach einem der Ansprüche 1 bis 4, bei dem die integrierte Schaltung eine vielschichtige Verdrah tungsstruktur aufweist.

6. Halbleiterwafer nach Anspruch 1, bei dem mindestens die Energieversorgungsleitung (8) oder die Masseleitung (6) einen Bereich hoher Störstellenkonzentration aufweist, der auf dem Wafer (1) ausgebildet ist.

7. Halbleiterwafer nach Anspruch 6, bei dem der Bereich hoher Störstellenkonzentration auf der rückseitigen Ober fläche des Wafers ausgebildet ist.