DE1902369C3 - Verfahren zur Herstellung von integrierten Schaltungen - Google Patents
Verfahren zur Herstellung von integrierten SchaltungenInfo
- Publication number
- DE1902369C3 DE1902369C3 DE1902369A DE1902369A DE1902369C3 DE 1902369 C3 DE1902369 C3 DE 1902369C3 DE 1902369 A DE1902369 A DE 1902369A DE 1902369 A DE1902369 A DE 1902369A DE 1902369 C3 DE1902369 C3 DE 1902369C3
- Authority
- DE
- Germany
- Prior art keywords
- circuits
- circuit
- row
- separation
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Schmelzsicherung, für deren verschiedene Funktionen Gruppen von jeweils identischen
Schaltkreisen in der Oberfläche eines Halbleiterkristalls erzeugt werden und jeweils ein durch einen Test als
funktionsfähig ermittelter Schaltkreis jeder Gruppe zum Aufbau der Schaltung verwendet wird.
Integrierte Schaltungen werden bekanntlich in der Weis" hergestellt, daß die einzelnen Schaltkreise der
Schaltung in Massenfabrikation auf einem oder mehreren Substraten erzeugt werden und sodann zum
Aufbau der Schaltung durch metallische Leitungsmuster miteinander verbunden werden. Gegenwärtig ist jedoch
die Ausbeute brauchbarer Schaltkreise der einzelnen Substratchargen sehr unterschiedlich. Auch sind die
brauchbaren Schaltkreise bezüglich ihrer Lage auf Schaltkreiseinheiten, Substrat zufällig verteilt und nicht
im voraus bestimmbar. Um unter diesen Umständen ein Optimum an funktionsfähigen Schaltungen zu erzielen,
wurde deshalb vorgeschlagen, jeden Schaltkreis des
oder der Substrate zu testen und anschließend die
metallischen Verbindungen zwischen den brauchbaren, den Testanforderungen genügenden Schaltkreisen herzustellen. Es wurde auch vorgeschlagen, das Testen der
Schaltkreise und den anschließenden Entwurf und die Ausbildung des metallischen Verbindungsmusters zwischen den brauchbaren Schaltkreisen mit Hilfe automatischer Verfahren unter der Kontrolle eines programmierten Computers auszuführen. Da jedoch auf einem
einzigen Substrat Schaltkreise in der Größenordnung zwischen 100 und 1000 aufgebracht werden, ist die
Anzahl der Permutationen und Kombinationen der geometrischen Lage der brauchbaren Schaltkreise und
dementsprechend die Anzahl von verschiedenen Verbindungsmustern so groß, daß es unmöglich ist, jede
mögliche Verbindung in den Computer zu programmieren. Ein derartiges Verfahren ist somit für die
Herstellung von integrierten Schaltungen nicht brauchbar.
Aufgabe der Erfindung ist es. ein Verfahren zur Herstellung von integrierten Schaltungen anzugeben,
bei welchem die metallischen Verbindungen der einzelnen Schaltkreise nach einem einheitlichen Muster
hergestellt werden können. Insbesondere soll sich das Verfahren zur Verbindung der ausgewählten Schaltkreise leicht automatisieren lassen.
Bei dem Verfahren der eingangs genannten Art wird
diese Aufgabe gemäß der Erfindung dadurch gelöst, daß für jede Schaltfunktion eine der zu erwartenden
statistischen Ausbeute entsprechende Anzahl von identischen Schaltkreisen in einer Reihe auf den
Halbleiterkristall aufgebracht wird, daß die Schaltkreise einer Reihe bezüglich ihrer Stromversorgu.igs- und
Eingangssignalanschlüsse über parallel zu den Reihen verlaufende Sammelleitungen in Parallelschaltung verbunden werden, daß die Schaltkreise einer Reihe
nacheinander auf Funktionsfähigkeit geprüft werden und daß beim Auftreten des ersten funktionsfähigen
Schaltkreises alle übrigen Schaltkreise der Reihe in an sich bekannter Weise elektrisch abgetrennt werden.
Das Abtrennen von unbrauchbaren elektrischen Bauelementen aus einer Reihe von parallelgeschalteten,
gleichartigen Bauelementen ist bereits aus der Technik der Trockengleichrichter bekannt. Bei solchen Gleichrichteranordnungen, die aus einer Anzahl von parallelgeschalteten, einzelnen Gleichrichterzellen bestehen,
werden, beispielsweise auf elektrischem Wege durch eine Art Schmelzsicherung, unbrauchbare Gleichrichterzellen abgeschaltet und dadurch die Gleichrichteranordnung, die z. B. infolge der schadhaften Zelle
einen Kurzschluß aufwies, wieder brauchbar gemacht.
Das erfindungsgemäße Verfahren ist in vorteilhafter Weise so ausgebildet, daß die Trennung durch
Schmelzen der Leitungszüge an schmalen Stellen mit Hilfe eines hohen Stromes erfolgt. Dabei wird in
vorteilhafter Weise die +-Potential führende Sammelleitung jeweils über eine schmale, zwischen zwei
leitenden Bereichen ausgebildete Verbindungsbrücke mit den einzelnen Schaltkreisen verbunden, und zum
Abtrennen eines Schaltkreises wird die Verbindungsbrücke durch Aufsetzen von spitzen Elektroden
auf die leitenden Bereiche der Brücke durch Entladung eines Kondensators durchgeschmolzen.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die Schaltkreise mehrerer
Gruppen von Schaltkreisen matrixartig auf dem Substrat angeordnet und durch in Richtung der Zeilen
und Spalten der Matrix verlaufende Leitungen verbun-
den werden. Auf diese Weise können die Testvorgänge und SchaUkreisabtrennungen leicht von einem durch
fjinen Computer gesteuerten Automaten übernommen werdea
Die Erfindung wird an Hand eines durch die Zeichnungen erläuterten Ausführungsbeispiels beschrieben,
Es zeigt
Fig.l in Draufsicht ein durch ein Halbleiterplättchen
gebildetes Substrat mit einer Reihe von integ-ierteu
Schaltkreisen,
Fig-2 zte>ei benachbarte Schaltkreise auf dem
Substrat von F i g. 1 in vergrößerter Darstellung,
F i g. 3 einen Schnitt durch das Substrat entlang der
Linie 3-3 in Fig. 2,
F i g. 4 einen Schnitt durch das Substrat entlang der
Linie 4-4 in F i g. 2 und
F i g. 5 in schaubildlicher Ansicht einen integrierten
Schaltkreis entsprechend Fig.2, in welchem die Verbindungen schematisch und die diffundierten Schaltkreiselemente
gestrichelt dargestellt sind.
In Fig.l ist mit 1 ein Substrat aus Silizium oder
einem anderen HaiO!e><ermaterial bezeichnet, auf
dessen Oberfläche, wie durch die gestrichelten Rechtekke angedeutet, eine große Anzahl von integrierten
Schaltkreisen hergestellt ist. Zwei benachbarte Schaltkreise sind beispielsweise mit 2 und 3 bezeichnet. Die
integrierten Schallkreise werden gleichzeitig in der bekannten monolithischen Technik hergestellt, die unter
anderem aus Festkörperdiffusionsprozessen und epitaktischen Aufwachsprozessen besteht.
Jeder der Schaltkreise in Fig. 1 ist ein Baustein für
eine bestimmte Funktion in einer elektronischen Schaltung oder einem Teil einer Schaltung. Für jede
Schaltkreisfunktion ist eine Gruppe von gleichartigen Schaltkreisen vorgesehen, von denen jeder die betreffende
Funktion ausführen kann. Die Schaltkreise der einzelnen Gruppen sind nach einem bestimmten
geometrischen Muster angeordnet. In dem beschriebenen Ausführungsbeispiel liegen die Schaltkreise, welche
die gleiche Funktion ausführen, in einer horizontalen Reihe nebeneinander. Die nebeneinanderliegenden
Schaltkreise 2. 3, die in F i g. 2 vergrößert dargestellt
ynd, stellen beispielsweise zwei Verstärker in Emitters>.
Haltung dar. die aus den diffundierten Schaltkreiselementen 4 bis 6 bestehen. Das Element 4 ist ein in das
P-Substrat diffundierter NPN-Transistor mit der Kollektorzone
7, der Basiszone 8 und der Emitterzone 9. Die Zonen sind in F i g. 2 gestrichelt und in F i g. 3 im
Querschnitt dargestellt. Die Elemente 5 und 6 bestehen aus diffundierten Widerständen mit der N-Zone 10 und
der P-Zone II, wie aus den gestrichelten Linien in F i g. 2 und aus dem in F i g. 4 dargestellten Querschnitt
hervorgeht. Die Elemente 4 bis 6 werden durch ein Muster aus metallisch leitenden Verbindungen, vorzugsweise
aus Aluminium, zu einem Schaltkreis verbunden. Zusätzlich werden alle Schaltkreise derselben Gruppe
durch metallische Leitungen in Parallelschaltung verbunden. In dem beschriebenen Ausfuhrungsbeispiel sind
die Schaltkreise 2 und 3 parallel miteinander verbunden durch flache Leitungszüge 17 bis 19. während die
Schaltkreiselemente 4 bis 6 der einzelnen Schaltkreise durch die Leitungen 12 bis 16 verbunden sind. Die
Verbindungsleitung 17 stellt die Spannungsversorgungsleitung dar, die mit einer Spannungsquelle, z. B.
den Anschluß V, im Schaltkreis 2 verbunden ist. Die Leitung 18 stellt eine gemeinsame Masse- oder
Rückleitung dar. Die Leitung 19 ist eine gemeinsame Eingangsleitung, die mit den Eingangs-Anschlüssen der
einzelnen Schaltkreise verbunden ist In dem dargestell·
ten Schaltkreisbeispiel sind die Eingangs-Anschlüsse mit den Basisanschlüssen des Transistors verbunden. Die
metallischen Verbindungen der einzelnen Bauelemente sind durch Aufbringen eines geeigneten Isoliermaterials,
wie SiO2, an den Stellen, an denen kein elektrischer
Kontakt zwischen Metall und Halbleiter gewünscht wird, isoliert
In der Praxis wird beim Entwurf einer Schaltung darauf geachtet, daß gegenüber dem in der Zeichnung
dargestellten, idealisierten Schaltkreis Leitungskreuzungen nach Möglichkeit vermieden werden. Eine
isolierte Leitungskreuzung, z. B. die Leitungskreuzung 24 zwischen den Verbindungsleitungen 18 und 19, kann
durch eine Diffusion ohne zusätzliche zweite Metallisierungsschicht hergestellt werden.
Der nächste Verfahrensschritt besteht darin, daß die Schaltkreise einer Gruppe nacheinander einem Test
unterzogen werden. Hierbei werden die Schaltkreise auf vorgegebene elektrische Charakteristiken untersucht,
beispielsweise auf ihre Impedanz, Eingangs-Ausgangscharakteristiken,
Kurzschlüsse, fehlende Verbindungen usw. Sobald ein Schaltkreis aus der Gruppe gefunden ist,
der die gewünschten Charakteristiken aufweist, wird der Test abgebrochen, und die anderen Schaltkreise der
Gruppe werden von der Gesamtschaltung, z. B. durch Auftrennen einer der Verbindungslinien 17 bis 19.
elektrisch getrennt. Im allgemeinen genügt es dabei, die Spannungsversorgungssammelleitung 17 abzutrennen.
Wenn z. B. der Schaltkreis 2 von den anderen getrennt werden soll, muß die Leitungsbahn 12 aufgetrennt
werden. Dies kann entsprechend der Darstellung in F i g. 5 auf elektrischem Wege dadurch geschehen, daß
ein aufgeladener Kondensator 20 über die Elektroden 21 mit den metallischen Bereichen 22 der Verbindung 12
in Kontakt gebracht wird. Die ladung des Kondensators 20 ergibt einen genügend hohen Entladungsstrom,
um die schmale Verbindungsbrücke 23 zwischen den metallischen Bereichen 22 zu schmelzen und dadurch
eine elektrische Trennung zu bewirken. Die Trennung kann z. B. auch mit Hilfe von Laserstrahlen oder auf
mechanischem Weg erfolgen.
Die für jede Gruppe vorgesehene Anzahl von Schaltkreisen wird sinnvollerweise nach der zu erwartenden
statistischen Ausbeute, auch in Abhängigkeit von der geometrischen Lage der einzelnen Schaltkreise,
innerhalb der Gesamtanordnung zu richten sein. Wenn beispielsweise für einen bestimmten Schaltkreis in einer
bestimmten Lage eine mittlere minimale Ausbeute von 20% zu erwarten ist, werden fünf dieser Schaltkreise in
der entsprechenden Stelle vorgesehen in der Annahme, daß sich gemäß der statistischen Wahrscheinlichkeit
wenigstens einer dieser fünf Schaltkreise bei dem Test als brauchbar erweist. Durch die vorher vorgenommene
universale, von den Testergebnissen unabhängige Metallisierung wird der topologische Entwurf (Lay-Out)
der Schaltung außerordentlich vereinfacht.
Neben den bereits beschriebenen Verbindungen ist ein weiteres (nicht dargestelltes) Muster von metallischen
Verbindungen vorgesehen, durch das Verbindungen zwischen Schaltkreisen zweier Gruppen hergestellt
werden. Auf diese Weise entstehen größere Schaltkreiseinheiten, die nur aus getesteten und für brauchbar
befundenen Schaltkreisen aufgebaut sind. In dem beschriebenen Ausführungsbeispiel sind zu diesem
Zweck die integrierten Schaltkreise, wie in Fig.l angedeutet, in rechteckiger Matrixform angeordnet,
und zwar so, daß in jeder Zeile eine Gruppe von
nebeneinander angeordneten Schaltkreisen enthalten ist. Die Verbindungen zwischen den Schaltkreisen
derselben Gruppe bestehen aus Leitungen, die im wesentlichen parallel zu den Zeilen verlaufen. Die
Verbindungen der Schaltkreise verschiedener Gruppen erfolgt durch metallische Leitungen, die senkrecht zu
den Zeilen verlaufen. Auf diese Weise entsteht ein netzartiges Leitungsmuster, das besonders vorteilhaft
für die anschließenden Testvorgänge und Schaltkreisabtrennungen ist, da es leicht von einem durch einen
Computer gesteuerten Automaten übernommen werdenkann.
Eine andere Ausführung des Verfahrens besteht darin, daß zunächst ,iur die Schaltkreise einer Gruppe
miteinander parallel verbunden werden und daß erst nach dem Austesten der einzelnen Gruppen, d. h. nach
dem Auswählen von jeweils einem Schaltkreis aus einer Gruppe, ein weiteres Leitungsmuster zur Verbindung
der Schaltkreisgruppen hergestellt wird.
Neben dem beschriebenen Ausführungsbeispiel, das sich auf monolithische integrierte Schaltkreise bezieht,
kann das Verfahren auch für andere integrierte Schaltkreise, z. B. Hybrid-Schaltkreise, Dünnfilm-Schaltkreise
od. dgl. Anwendung finden. Das Verfahren kann auch bei solchen integrierten Schaltungen
angewendet werden, bei denen die jeweils gleiche Funktion erfüllenden Gruppen von Schaltkreisen auf
verschiedenen Substraten angeordnet sind.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Herstellung von integrierten Schallungen, für deren verschiedene Funktionen
Gruppen von jeweils identischen Schaltkreisen in der Oberfläche eines Halbleiterkristalls erzeugt
werden und jeweils ein durch einen Test als funktionsfähig ermittelter Schaltkreis jeder Gruppe
zum Aufbau der Schaltung verwendet wird, dadurch gekennzeichnet, daß für jede Schaltfunktion eine der zu erwartenden statistischen
Ausbeute entsprechende Anzahl von identischen Schaltkreisen (2, 3) in einer Reihe auf den
Halbleiterkristall (1) aufgebracht wird, daß die Schaltkreise einer Reihe bezüglich ihrer Stromversorgung;:- und Eingangssignalanschlüsse (14, IS, 22)
über parallel zu den Reihen verlaufende Sammelleitungen (17, t8, 19) in Parallelschaltung verbunden
werden, daß die Schaltkreise einer Reihe nacheinander auf Funktionsfähigkeit geprüft werden und daß
beim Auftreten des ersten funktionsfähigen Schaltkreises alle übrigen Schaltkreise der Reihe in an sich
bekannter Weise elektrisch abgetrennt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Trennung durch Schmelzen der
Leitungszüge an schmalen Stellen mit Hilfe eines hohen Stromes erfolgt.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die +-Potential
führende Sammelleitung (17) jeweils über eine schmale, zwischen zwei leitenden Bereichen (22)
ausgebildete Verbindungsbrücke (23) mit den einzelnen Schaltkreisen verbunden wird und daß zur
Abtrennung eines Schaltkreises die Verbindungsbrücke (23) durch Aufsetzen von spitzen
Elektroden (21) auf die leitenden Bereiche (22) die Brücke durch Entladung eines Kondensators (20)
durchgeschmolzen wird.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Schaltkreise mehrerer
Gruppen von Schaltkreisen matrixartig auf dem Substrat (1) angeordnet und durch in Richtung der
Zeilen und Spalten der Matrix verlaufende Leitungen verbunden werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69909568A | 1968-01-19 | 1968-01-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1902369A1 DE1902369A1 (de) | 1969-10-09 |
DE1902369B2 DE1902369B2 (de) | 1972-06-15 |
DE1902369C3 true DE1902369C3 (de) | 1975-09-11 |
Family
ID=24807903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1902369A Expired DE1902369C3 (de) | 1968-01-19 | 1969-01-17 | Verfahren zur Herstellung von integrierten Schaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3553830A (de) |
DE (1) | DE1902369C3 (de) |
FR (1) | FR1600717A (de) |
GB (1) | GB1213670A (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3641661A (en) * | 1968-06-25 | 1972-02-15 | Texas Instruments Inc | Method of fabricating integrated circuit arrays |
DE2050125A1 (de) * | 1970-10-13 | 1972-04-20 | Moeller J D Optik | Verfahren zur Herstellung von elektrischen Sicherungselementen |
US3721838A (en) * | 1970-12-21 | 1973-03-20 | Ibm | Repairable semiconductor circuit element and method of manufacture |
US3795973A (en) * | 1971-12-15 | 1974-03-12 | Hughes Aircraft Co | Multi-level large scale integrated circuit array having standard test points |
FR2213623B1 (de) * | 1972-10-31 | 1978-03-31 | Thomson Csf | |
US3993934A (en) * | 1973-05-29 | 1976-11-23 | Ibm Corporation | Integrated circuit structure having a plurality of separable circuits |
US3999280A (en) * | 1973-06-25 | 1976-12-28 | Amp Incorporated | Narrow lead contact for automatic face down bonding of electronic chips |
US3940740A (en) * | 1973-06-27 | 1976-02-24 | Actron Industries, Inc. | Method for providing reconfigurable microelectronic circuit devices and products produced thereby |
DE2408540C2 (de) * | 1974-02-22 | 1982-04-08 | Robert Bosch Gmbh, 7000 Stuttgart | Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente |
DE2625089A1 (de) * | 1976-06-04 | 1977-12-15 | Bosch Gmbh Robert | Anordnung zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
DE2632548C2 (de) * | 1976-07-20 | 1985-06-13 | Ibm Deutschland Gmbh, 7000 Stuttgart | Anordnung und Verfahren zum Herstellen von Verbindungen zwischen Teilschaltungen |
US4288911A (en) * | 1979-12-21 | 1981-09-15 | Harris Corporation | Method for qualifying biased integrated circuits on a wafer level |
DE3122984A1 (de) * | 1981-06-10 | 1983-01-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur kennzeichnung von halbleiterchips und kennzeichenbarer helbleiterchip |
US4814283A (en) * | 1988-04-08 | 1989-03-21 | General Electric Company | Simple automated discretionary bonding of multiple parallel elements |
US5340767A (en) * | 1991-06-25 | 1994-08-23 | Texas Instruments Incorporated | Method of forming and selectively coupling a plurality of modules on an integrated circuit chip |
US5420051A (en) * | 1993-12-28 | 1995-05-30 | Intel Corporation | Pre-poly emitter implant |
US7337425B2 (en) | 2004-06-04 | 2008-02-26 | Ami Semiconductor, Inc. | Structured ASIC device with configurable die size and selectable embedded functions |
-
1968
- 1968-01-19 US US699095A patent/US3553830A/en not_active Expired - Lifetime
- 1968-11-01 GB GB51904/68A patent/GB1213670A/en not_active Expired
- 1968-12-20 FR FR1600717D patent/FR1600717A/fr not_active Expired
-
1969
- 1969-01-17 DE DE1902369A patent/DE1902369C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1600717A (de) | 1970-07-27 |
DE1902369B2 (de) | 1972-06-15 |
DE1902369A1 (de) | 1969-10-09 |
GB1213670A (en) | 1970-11-25 |
US3553830A (en) | 1971-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1902369C3 (de) | Verfahren zur Herstellung von integrierten Schaltungen | |
DE2132652C3 (de) | Verfahren zum Herstellen eines Festwertspeichers | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE1933547B2 (de) | Traeger fuer halbleiterbauelemente | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE68928193T2 (de) | Halbleiterchip und Verfahren zu seiner Herstellung | |
DE1216437B (de) | ||
DE1284519B (de) | Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1294558B (de) | Hochspannungsgleichrichter und Verfahren zum Herstellen | |
DE2554612A1 (de) | Integrierte halbleiterschaltung | |
DE68915885T2 (de) | Verbindungsvorrichtung zwischen einer integrierten Schaltung und einer elektrischen Schaltung und Herstellungsverfahren derselben. | |
DE1589695A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte | |
DE2649935A1 (de) | Referenzdiode | |
DE2342923B1 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungsverschiebeanordnung | |
DE3634850C2 (de) | ||
DE1949523C3 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor | |
DE3917303C2 (de) | ||
DE2608813C3 (de) | Niedrigsperrende Zenerdiode | |
DE1901807C3 (de) | Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung | |
DE2031769A1 (de) | Totspeicher Matrix aus integrierten Halbleitern | |
DE69619541T2 (de) | Schutzstruktur mit versetzten kontakten zum schutz vor elektrostatischer entladung | |
DE3887873T2 (de) | Phantom-esd-schutzschaltung mit e-feldverdichtung. | |
DE3104192C2 (de) | Halbleitervorrichtung | |
DE3740302C2 (de) | ||
DE2527191B2 (de) | Verfahren zur Herstellung eines Thyristors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |