DE1933547B2 - Traeger fuer halbleiterbauelemente - Google Patents

Traeger fuer halbleiterbauelemente

Info

Publication number
DE1933547B2
DE1933547B2 DE19701933547 DE1933547A DE1933547B2 DE 1933547 B2 DE1933547 B2 DE 1933547B2 DE 19701933547 DE19701933547 DE 19701933547 DE 1933547 A DE1933547 A DE 1933547A DE 1933547 B2 DE1933547 B2 DE 1933547B2
Authority
DE
Germany
Prior art keywords
carrier
semiconductor
substrate
connections
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19701933547
Other languages
English (en)
Other versions
DE1933547A1 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of DE1933547A1 publication Critical patent/DE1933547A1/de
Publication of DE1933547B2 publication Critical patent/DE1933547B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

35
Die Erfindung betrifft einen Träger für integrierte Halbleiterbauelemente, der gleichzeitig als Anschlußvorrichtung zur Kontaktierung der Halbleiterbauelemente untereinander und nach außen mit metallischen Leitern versehen ist, wobei elektrisch leitende Verbindungen durch den Träger von einer Oberflächenseite zur andern hindurchgehen.
Die Herstellung der Zuleitung zu integrierten Halbleiterschaltungen sowie der Verbindungen zwischen Teilen der Schaltung spielen bei der Herstellung von elektronischen Geräten eine wesentliche Rolle. Besonders Leitungskreuzungen auf ein und derselben Halbleiterplatte sind nicht einfach herzustellen. Gemäß einer vorgeschlagenen Lösung wurden Kreuzungen bisher so gemacht, daß mehrere voneinander isolierte Schichten leitender Verbindungen auf die Oberfläche des Halbleiters gelegt wurden. Nach einem anderen Verfahren wurden in den Halbleiter leitende Unterführungen eindiffundiert. Um die Schaltung einer integrierten Halbleitervorrichtung mit der Schaltung einer anderen integrierten Halbleitervorrichtung zu verbinden, wurde eine Isolierplatte mit aufgedruckten elektrischen Leitungen verwendet. Die Halbleitervorrichtungen wurden dann auf der Isolierplatte angebracht. In manchen Fällen trug die Isolierplatte aufmetallisierte Verbindungen auf beiden Seiten und Verbindungen zwischen den Metallisierungen der beiden Seiten wurden z. B. dutch Hohlnieten oder aber durch metallisierte Bohrungen in der Platte hergestellt. Dadurch war es möglich, Halbleitervorrichtungen auf beiden Seiten einer Isolierplatte anzubringen.
Die bisher bekannten Verfahren stellen eine Anzahl von Problemen. So benötigen die Halbleitervorrichtungen, die in mehreren Schichten aufmetallisierte Verbindungen tragen, zu ihrer Herstellung zahlreiche Verfahrensschritte. Da jeder Verfahrensschritt einen gewissen Ausschuß mit sich bringt, wird die Gesamtausbeute verkleinert. Diese Schwierigkeit tritt auch bei eindiffundienen Unterführungen auf. Je mehr Schaltungen auf einer einzelnen Halbleiterplatte erzeugt werden, d. h. je höher der Integrationsgrad wird, desto schwerwiegender wird das Ausschußproblem. Schaltungen mit 100 bis 1000 Einzelkreisen pro Halbleiterplatte z\i integrieren ist bei brauchbarer Ausbeute nur möglich, wenn deren Herstellung mit einer äußerst begrenzten Zahl von Verfahrensschntten durchgeführt werden kann.
Werden die einzelnen Halbleitervorrichtungen auf isolierenden Anschluß- und Verbindungsplatten montiert, so sind der fortschreitenden Integration dadurch Grenzen gesetzt, daß die Isolierplatten andere Ausdehnungskoeffizienten aufweisen als die Halbleiterplatten. Die Herstellung dieser beiden Plattenarten erfolgt auf völlig verschiedene Weise, und bei der Verbindung der verschiedenen Materialien treten zahlreiche Probleme auf, die nur schwer beherrscht werden können.
Es ist auch bekannt, für die Befestigung von Halbleitermaterial an einem Metall ein als Bindemittel wirkendes anderes Halbleitermaterial zu verwenden. Dieses Bindemittel dient jedoch nur als ein Haftmittel und kann nicht als eigentlicher Träger des ersten Halbleitermaterials angesehen werden.
Weiterhin ist bekannt, metallische Leiter auf zwei gegenüberliegenden Oberflächen eines Halbleiterkörpers elektrisch über diffundierte Zonen durch den Halbleiterkörper miteinander zu verbinden, wobei diese Zonen durch pn-Übergänce vorr übrigen Teil des Halbleiters isoliert sind. Dieser übrige Teil ist für die Herstellung von elektronischen Bauelementen vorgesehen. Der Halbleiterkörper wird se mit nicht als Träger eingesetzt.
Schließlich ist bekannt, einen Zwischenträger zwischen einzelnen Halbleiterplättchen vorzusehen, der aus dem gleichen Material wie die Plättchen besteht. Elektrische Verbindungen zwischen den Halbleiterplättchen werden über diffundierte und vom übrigen Halbleitermaterial isolierte Zonen im Zwischenträger hergestellt. Dieser Zwischenträger stellt jedoch nicht die eigentliche Tragvorrichtung für die Halbleiteranordnung dar und ermöglicht auch keine elektrischen Anschlüsse nach außen.
Die Aufgabe der Erfindung besteht darin, die oben im einzelnen geschilderten Nachteile und Schwierigkeiten bti den als Trag- und Anschlußvorrichtungen verwendeten Isolierplatten zu vermeiden. Diese Aufgabe wird bei dem anfangs genannten Träger für integrierte Halbleiterbauelemente erfindungsgeir.äß dadurch gelöst, daß der Träger aus dem gleichen Halbleitermaterial wie die integrierten Halbleiterbauelemente besteht, wobei der Träger in an sich bekannter Weise aus Halbleitermaterial eines bestimmten Leitungstyps gebildet ist und Zonen entgegengesetzten Leitungstyps als leitende Verbindungen durch den Träger vorgesehen sind und der Träger beiderseits mit isolierenden Schichten belegt ist, auf deren Außenseiten leitende Verbindungen aufmetallisiert sind, die wenigstens teilweise durch Durchbrüche der isolierenden Schichten mit dem Halbleitermaterial des Trägers oder der eingebauten Zonen entgegen-
i 933 547
gesetzten Leitungstyps in elektrisch leitender Verbindung stehen.
Vorzugsweise ist der Träger in einer Halterung gelagert, welche mit den elektrischen Anschlüssen des Trägers übereinstimmende Anschluss; aufweist.
Die Erfindung wird im folgenden an Hand von Ausführungsbeispielen und zugehörigen Zeichnungen näher erklärt. Es zeigt
Fig. 1 eine perspektivische Darstellung eines Ausführungsbeispieles eines Gerätes mit integrierten Schaltungen,
Fig. 2 einen Querschnitt des in Fig. ! gezeig'en Gerätes entlang der Linie 2-2,
Fig. 3 eine vergrößerte Ansicht mit Teilausschnitt des in F i g. 1 gezeigten Gerätes,
Fig. 4 eine vergrößerte Teilansicht des in Fig. 1 uezeigten Gerätes im Schnitt entlang der Linie 4-4,
F i g. 5 a und 6 a schematische Darstellungen des Substrates der Vorrichtung in verschiedenen Herstellungsstufen,
Fig. 5b und 6b vergrößerte ieilansichten im Schnitt entlang den Linien 5b-5b und 6b-6b in den F i g. 5 a bzw. 6 a,
Fig. 7a und 7b vergrößerte Schnitte eines Ausführungsbcispieles einer diffundierten Verbindung in \ erschiedenen Ausbildungsstufen,
Fig. 8a und 8b vergrößterte Schnitte eines anderen Ausführungsbeispieles,
F i g. 9 einen vergrößerten Schnitt eines integrierten Schaltgerätes.
In den Figuren sind gleiche Elemente mit denselben Nummern bezeichnet.
In den F i g. 1 bis 3 ist eine elektrische Anschlußvorrichtung dargestellt und mit der Nummer 10 bezeichnet. Ein Ausführungsbeispiel des elektrischen Verbinders 11, der einen Teil der Vorrichtung 10 bildet, ist ebenfalls dargestellt und wird nachfolgend genauer beschrieben. Die gezeigte Vorrichtung 10 weist zwei integrierte Schaltungen 12 bzw. 13 auf, die auf den gegenüberliegenden Seiten der Anschlußplatte 11 befestigt sind.
Jeder der Schaltungschips 12 und 13 trägt mehrere monolithisch integrierte Schaltungen. In Fig. 3 sind die Teile 11 und 13 teilweise weggebrochen, um einige dieser integrierten Schaltungen 12a bis 12/ zu zeigen. Jede Schaltung 12 und 13 besteht aus einem Halbleitersubstrat 12', 13' aus Silizium od. dgl. (siehe Fig. 4). Die integrierten Schaltungen werden auf bekannt? Art hergestellt, die unter anderem Verfahren, wie Diffusion und epitaxiales Aufwachsen einschließen und die gleichzeitige Herstellung aller Schaltungselemente gestattet.
In dem in F i g. 4 gezeigten Ausschnitt des Teiles 12 sind zwei nebeneinanderliegende im Substrat 12' ausgebildete Transistoren 14 und 15 mit Kollektor-Basis- und Emitterbereichen 16. 17 und 18 gezeigt. Die Transistoren 14 und 15 können Schaltelemente desselben oder zweier verschiedener integrierter Schaltkreise des Teiles 12 sein. Das Substrat 12' ist P-leitend. In dem in Fig. 4 gezeigten Schnitt des Teiles 13 ist ein passives Schaltelement, der Widerstand 19 dargestellt. Das Substrat 13' ist auch P-leitend. Der Widerstand 19, in diesem Beispiel auch P-leitend, ist vom Substrat 13' durch einen N-Ieitenden Isolierbereich 20 getrennt, Jedes der Teile 12 und 13 rut verschiedene Arten aktiver und' oder passiven Elemente, wie Diodenwiderstände. Kondensatoren und Verbindungen. Das Herstellungsverfahren für Schaltelemente in monolithisch integrierten Schaltungen ist allgemein bekannt und wird nicht näher beschrieben.
Auf jeder Außenfläche 12« und 13« der Substrate 12' bzw. 13' ist ein Muster von metallischen Leitern 21 aufgebracht (s. Fig. 3). Das Leitungsmuster bildet die Verbindungen zwischen den Elementen der integrierten Schaltungen. Jede integrierte Schaltung trägt eine Isolierschicht 22 aus Siliziumdioxyd oder dergleichen zwischen dem Leitungsmuster und der Außenfläche 12 a des Substrates 12' Die Isolierschicht liegt unter den Teilen des Leitungsmusters an den Stellen, an denen diese Teile keinen elektrischen Kontakt mit dem darunterliegenden Substrat haben sollen. Herstellungsverfahren für Isolierschicht und Leiturigsmuster sind Fachleuten bekannt und werden nicht näher beschrieben.
Die Vorrichtung Il besteht aus einem Halbleitersubstrat 23, aus Silizium cd. dgl. und ist z. B. P-lei-
ao tend. Auf den Außenflächen Λα, lib des Substrates 23 sind metallisierte Leitungsmuster vorgesehen. Die Leiter 24 sind durch die Schichten 25 a. 25 b aus Siliziumdioxyd od. dgl. isoliert. Teile der Leiter stehen in Kontakt mit der Oberfläche des Substrates 11a oder Hb. Um die Leiter auf dem Substrat 23 miteinander zu verbinden, sind Diffusionsverbindungen 26 eingebracht. Der Widerstand der Verbindungen wird durch Steuerung des Diffusionsprozesses gewählt und ist im Ausfühmngsbeispiel niedrig. Die diffundierten Verbindungen, z. B. die Verbindung 26, haben die entgegengesetzte Leitfähigkeit, z. B. N-Leitfähigkeit, wie das Substrat 23. Dadurch sind sie vom Substrat isoliert. Die Diffusionsverbindungen der Platte 11 und die Leitungsmuster der Teile 11 bis 13 sind so gewählt, daß die Anzahl der Querverbindungen zwischen den integrierten Schaltungen der Teile 12 und 13 möglichst klein bleibt. So sind z. B. die Kollektorbereiche 16 der Transistoren 14 und 15 über die Leitung 21 c und die Lötverbindung 27 an den Leitern 28 des Substrates 23 gemeinsam angeschlossen. Der Leiter 28 wiederum ist durch die Diffusionsverbindung 29 mit dem Leiter 30 des unteren Leitungsmusteis der Platte 11 verbunden. Der Leiter 30 ist an die Lötstelle 31 des Leiters 32 des Leitungsmusters des Teiles 13 verbunden. Der Leiter 32 wiederum ist unter anderem auch an ein Ende des P-Widerstandes 19 des Teiles 13 angeschlossen.
In dem in den Fi g. 1 bis 4 gezeigten Ausführungsbeispiel sind die Leitungsmuster der integrierten
c° Schaltungen 12 und 13 mit den Leitungsmustern der Platte Il durch die Lötstellen 27,27', 31.31' verbunden. In dei Praxis werden diese Lötstellen zuerst in Form von Lotkugeln oder mit lotüberzogenen Metallteilen an den gewünschten Stellen zwischen die integrierten Schaltungen und die Platte 11 gelegt und danach erwärmt. Die Lötverbindung stellt somit die elektrische und die mechanische Verbindung der Teile 12 und 13 mit der Platte 11 her.
Teil 34 in Fig. 1 ist ein keramisches Substrat mit einer Vertiefung 35. An den oberen Seitenkanten 36. 37 des Teiles 34 ist ein aus parallelen Leitern 38 bestehendes Leitungsmuster angebracht. Diese Leiter sind mit den Leitern 30" der Fig. 3 auf der Platte 11 ausgerichtet. Die Schaltung 10 ist an die Leiter 38
über Lötstelle 31" angeschlossen. Die Lötteile 31" haben einen niedrigeren Schmelzpunkt als die Lötteile 27. 27', 31, 31', die der Verbindung der Teile 10 und 12 mit der Platte 11 dienen. Die Teile 31"
5 6
stellen somit die mechanische und elektrische Ver- schichten 25' und 25" bedeckt sind, einem Diffu
bindung mit dem Leitungsmuster des Teiles 34 her. sionsmittel ausgesetzt. Dadurch erhalten die Seiten
Eine externe elektrische Verbindung des Leiters 38 wände der Bohrungen entgegengesetzte Leitfähigkeit
des Teiles 34 kann durch jeden geeigneten Stecker, Die diffundierten Bereiche 26" werden also durch da
wie z. B. den teilweise dargestellten Leiter 39 erfol- 5 Substrat 23' der Fi g. 8 a zwischen seiner oberen unc
gen. Das Teil 34 kann an seinen Kanten 36, 37 so unteren Oberfläche gebildet. Danach werden z. B. di<
verlängert werden, daß es weitere nicht dargestellte Leiter 24b und 30b des oberen und unteren Metalli
Platten aufnehmen kann. sierungsmusters des Teiles 11' auf den Oxydschich
In den Fig. 5a, 5b bis 8a, 8b ist ein Herstel- ten 25', 25" gebildet (Fig. 8b).
lungsverfahren für eine Platte 11' dargestellt. Ein io Wie bereits gesagt, hat in der Praxis jede auf dei
Halbleitersubstrat 23' aus Silizium od. dgl. mit einer Platte 11 anzubringende integrierte Schaltung eir
vorbestimmten Leitfähigkeit, z. B. N, wird verwendet Leitungsmuster, das eine Anzahl von Verbindunger
(Fig. 5a, 5b). Auf den Oberflächen Ha' und lift' zwischen Schaltelementen einer oder mehrerer inte-
wird eine Isolierschicht 25' bzw. 25" aufgebracht. grierter Schaltungen vorsieht. Das Leitungsmuster dei
Ätzmasken 40. 41 werden dann in allgemein be- 15 Platte 11 wird so gewählt, daß die Verbindungen zwi-
kannter Art auf die Oxydschichten 25', 25" auf- sehen Schaltelementen der integrierten Schaltungen
gebracht. Die Masken 40 und 41 haben aufeinander auf einer Seite mit Schaltelementen der integrierten
ausgerichtete öffnungen 40a, 41a (Fig. 6b). Das in Schaltungen, auf der anderen Seite richtig hergestellt
Fi g. 6 b gezeigte Bauteil wird zunächst so geätzt, daß werden. Das Leitungsmuster der Platte 11 kann aber
die freiliegenden Teile der Schichten 25'. 25" und 20 auch dazu benutzt werden. Verbindungen integrierter
eine gewisse Menge des Substrates 23' entfernt wer- Schaltteile zu ergänzen, die auf derselben Seite der
den. Diese Reduktion der Querschnittsfläche des Platte 11 sind. Die diffundierten Verbindungen und
Substrats 23' führt gleichzeitig zu einer Reduktion die Leitungen auf der Platte 11 können auch für die
des zur Bildung der elektrischen Verbindungen nach- Verbindungen ausgelegt werden, die zwischen den
folgenden Diffusionsprozesses. In bestimmten Fällen »5 guten Kreisen der integrierten Schaltung erforderlich
braucht natürlich die Ätzung des Substrates 23' nicht sincf, wodurch fehlerhafte Kreise ausgeschaltet wer-
zu erfolgen. Dann werden nur die Oxydschichten den ohne dadurch die Schaltung unbrauchbar zu
weggeätzt, woraufhin die Masken 40, 41 entfernt machen.
werden und dann die nachfolgend beschriebene Diffu- In Fi g. 9 ist teilweise das Gerät 10 mit einer Version erfolgt. 30 bindungsplatte 11' und den integrierten Schaltungen
In den Fig. 7a, 7b und 8a. 8b sind zwei Aus- 12" und 13" gezeigt, die in geeigneter Weise z.B. führungsbeispiele der ausgeführten diffundierten Ver- durch die Lötanschlüsse 30a' mit dem Leitungsbindung gezeigt. In der F i g. 7 A ist ein Ausführungs- muster der Platte 11' verbunden sind. Die integrierten beispiel gezeigt, in welchem das Substrat 23' nicht Schaltungen 12" und 13" des Gerätes 10 sind monovollkommen durchgeätzt wurde. In die freiliegenden 35 lithische Teile. 11' entspricht der oben beschriebenen Bereiche des Substrats 23' wird ein Diffusionsmittel Platteil. Die Platte 11' wirkt als Stromsammeientgegengesetzter Leitfähigkeit diffundiert, für ein schiene zum Anschluß der Strom- oder Spannungs-Substrat mit N-Leitfähigkeit z. B. Bor. Für Substrate quelle 42 an die Schaltungen der Teile 12" und 13". mit P-Leitfähigkeit wird ein N-leitendes Diffusions- Die elektrische Verbindung zwischen der Platte 11' mittel, wie Phosphor, verwendet. Die Diffusion er- 40 und der positiven Anschlußklemme der Stromquelle folgt auf beiden Seiten des Substrates durch die öff- ist in Fig. 9 durch die Leitung 43 und den Pfeil 43' nungen in den Schichten 25'. 25" so tief, daß die dargestellt. Die obere Isolierschicht 45 weist eine Diffusionsfronten sich treffen und zwischen den Sub- öffnung auf, durch weiche der Leiter 44 b in Kontakt stratoberflächen ein ganzer Diffusionsbereich 26 ge- mit dem nicht diffundierten Bereich 46 des Subbildet wird. Danach werden gemäß der Darstellung 45 strates 11' gelangt. Der nicht diffundierte Bereich 46 in Fig. 7b die Leitungsmuster24a und 30a z.B. ist außerdem an die Lötstelle 30a' angeschlossen, aus Aluminium in allgemein bekannter Art auf den Der Leiter 47 ist an das Teil 30 a' angeschlossen. So-Oxydschichten 25'. 25" gebildet. Bestimmte Teile mit ist die positive Anschlußklemme der Stromquelle des Leitungsmusters werden in Kontakt mit den 42 über die Platte 11' mit der integrierten Schaltung Oberflächen 26a. 26b der Diffusionsbereiche, wie 50 13" verbunden und liefert deren Betriebsspannune! z. B. 26', angeordnet und die Diffusionsbereiche stel- Die Schaltung 13" wird natürlich durch einen entlen die Verbindung zwischen oberem und unterem sprechenden nicht dargestellten Leiter geerdet. Eine Metallisierungsmuster des Teiles 11' dar. ähnliche nicht dargestellte Verbindung besteht zwi-
In den Fig. 8a und 8b ist ein anderes Ausfüh- sehen dem oberen Leitungsmuster der Platte 11' und
rungsbeispiel gezeigt, in welchem das Substrat 23' 55 dem Leitungsmuster des Teiles 12". Der nicht diffun-
ganz durchgeätzt ist. Wie oben wurden nach dem dierte Bereich 46 der Platte 11' ist z. B. in Fi 2. 9 als
Ätzen die Masken 40 und 41 entfernt und die Be- N-Ieitend dargestellt, der diffundierte Bereich 48 der
reiche des Substrates 23'. die nicht von den Oxyd- Zwischenverbindung hat P-Leitfähigkeit.
Hierzu 1 Blatt Zeichnungen
?. 0 9 8

Claims (2)

Patentansprüche:
1. Träger für integrierte Halbleiterbauelemente, der gleichzeitig als Anschlußvorrichtung zur Kontaktierung der Halbleiterbauelemente untereinander und nach außen mit metallischen Leitern versehen ist, wobei elektrisch leitende Verbindungen durch den Träger von einer Oberflächenseite zur andern hindurchgehen, dadurchgekenn- to zeichnet, daß dejr Träger (11) aus dem gleichen Halbleitermaterial wie die integrierten Halbleiterbauelemente (12, 13) besteht, wobei der Träger (11) in an sich bekannter Weise aus Halbleitermaterial eines bestimmten Leitungstyps gebildet ist und Zonen (26, 29) entgegengesetzten Leitungstyps als leitende Verbindungen durch den Träger (11) "orgesehen sind und der Träger (11) beiderseits mit isolierenden Schichten (25 a, 25 b) belegt ist, auf deren Außenseiten leitende Verbindungen (24) aufmetallisiert sind, die wenigstens teilweise durch Durchbrüche der isolierenden Schichten mit dem Halbleitermaterial des Trägers (11) oder der eingebauten Zonen (26, 29) entgegengesetzten Leitungstyps in elektrisch leitender Verbindung stehen.
2. Träger nach Anspruch 1, dadurch gekennzeichnet, daß er (11) in einer Halterung (34) gelagert ist, weiche mit den elektrischen Anschlüssen (30") des Trägers üb"reinstimmende An-Schlüsse (38, 39) aufweist.
DE19701933547 1968-07-05 1970-01-07 Traeger fuer halbleiterbauelemente Pending DE1933547B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US74288668A 1968-07-05 1968-07-05

Publications (2)

Publication Number Publication Date
DE1933547A1 DE1933547A1 (de) 1970-01-08
DE1933547B2 true DE1933547B2 (de) 1972-03-02

Family

ID=24986644

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19701933547 Pending DE1933547B2 (de) 1968-07-05 1970-01-07 Traeger fuer halbleiterbauelemente

Country Status (6)

Country Link
US (1) US3577037A (de)
CH (1) CH499202A (de)
DE (1) DE1933547B2 (de)
FR (1) FR2012333A1 (de)
GB (1) GB1254795A (de)
NL (1) NL6910105A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2359152A1 (de) * 1972-12-26 1974-06-27 Ibm Anordnung von integrierten schaltungen
DE3141056A1 (de) * 1980-10-20 1982-05-13 Mitsubishi Denki K.K., Tokyo Halbleitervorrichtung

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700788A (en) * 1971-01-28 1972-10-24 Coars Porcelain Co Electrical component package
GB1477544A (en) * 1974-08-19 1977-06-22 Ibm Semiconductor assemblies
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US3962052A (en) * 1975-04-14 1976-06-08 International Business Machines Corporation Process for forming apertures in silicon bodies
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
FR2320633A1 (fr) * 1975-08-04 1977-03-04 Itt Boitier de circuit integre
US4126879A (en) * 1977-09-14 1978-11-21 Rca Corporation Semiconductor device with ballast resistor adapted for a transcalent device
CA1115852A (en) * 1980-01-09 1982-01-05 Jacques R. St. Louis Mounting and packaging of silicon devices on ceramic substrates, and assemblies containing silicon devices
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
JPS5843554A (ja) * 1981-09-08 1983-03-14 Mitsubishi Electric Corp 半導体装置
FR2516311B1 (fr) * 1981-11-06 1985-10-11 Thomson Csf Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle
NL8202470A (nl) * 1982-06-18 1984-01-16 Philips Nv Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting.
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
JPS5987893A (ja) * 1982-11-12 1984-05-21 株式会社日立製作所 配線基板とその製造方法およびそれを用いた半導体装置
GB2136203B (en) * 1983-03-02 1986-10-15 Standard Telephones Cables Ltd Through-wafer integrated circuit connections
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5614766A (en) * 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5625209A (en) * 1992-08-26 1997-04-29 Texas Instruments Incorporated Silicon based sensor apparatus
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
US5343071A (en) * 1993-04-28 1994-08-30 Raytheon Company Semiconductor structures having dual surface via holes
JPH09506712A (ja) * 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
US6848173B2 (en) 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
FR2738395B1 (fr) * 1995-08-31 1997-10-10 Commissariat Energie Atomique Dispositif autoporte pour la propagation d'ondes hyperfrequences et procedes de realisation d'un tel dispositif
US5739067A (en) * 1995-12-07 1998-04-14 Advanced Micro Devices, Inc. Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
US6036872A (en) 1998-03-31 2000-03-14 Honeywell Inc. Method for making a wafer-pair having sealed chambers
FR2782840B1 (fr) * 1998-08-25 2003-09-05 Commissariat Energie Atomique Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US7179740B1 (en) * 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US7088074B2 (en) * 2002-01-02 2006-08-08 International Business Machines Corporation System level device for battery and integrated circuit integration
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
KR100541393B1 (ko) * 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US20060038272A1 (en) * 2004-08-17 2006-02-23 Texas Instruments Incorporated Stacked wafer scale package
US7276794B2 (en) * 2005-03-02 2007-10-02 Endevco Corporation Junction-isolated vias
JPWO2008142764A1 (ja) * 2007-05-18 2010-08-05 株式会社日本マイクロニクス 積層型パッケージ、及び、積層型パッケージの形成方法
KR100929464B1 (ko) * 2007-12-21 2009-12-02 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지
KR20100023641A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지
US8115292B2 (en) * 2008-10-23 2012-02-14 United Test And Assembly Center Ltd. Interposer for semiconductor package
US7939926B2 (en) * 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
SG183648A1 (en) * 2011-02-28 2012-09-27 Agency Science Tech & Res A wafer level package and a method of forming the same
US8580675B2 (en) * 2011-03-02 2013-11-12 Texas Instruments Incorporated Two-track cross-connect in double-patterned structure using rectangular via
US10199274B2 (en) * 2016-04-08 2019-02-05 X-Fab Semiconductor Foundries Gmbh Electrically conductive via(s) in a semiconductor substrate and associated production method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3150299A (en) * 1959-09-11 1964-09-22 Fairchild Camera Instr Co Semiconductor circuit complex having isolation means
US3256465A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly with true metallurgical bonds
US3388301A (en) * 1964-12-09 1968-06-11 Signetics Corp Multichip integrated circuit assembly with interconnection structure
US3343256A (en) * 1964-12-28 1967-09-26 Ibm Methods of making thru-connections in semiconductor wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2359152A1 (de) * 1972-12-26 1974-06-27 Ibm Anordnung von integrierten schaltungen
DE3141056A1 (de) * 1980-10-20 1982-05-13 Mitsubishi Denki K.K., Tokyo Halbleitervorrichtung

Also Published As

Publication number Publication date
US3577037A (en) 1971-05-04
FR2012333A1 (de) 1970-03-20
GB1254795A (en) 1971-11-24
NL6910105A (de) 1970-01-07
DE1933547A1 (de) 1970-01-08
CH499202A (de) 1970-11-15

Similar Documents

Publication Publication Date Title
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE69535235T2 (de) Thermoelektrische Vorrichtung
DE1298630C2 (de) Integrierte schaltungsanordnung
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
EP0627875B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE3516995C2 (de)
DE4000089C2 (de)
DE2542518A1 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE3614087C2 (de) Halbleitervorrichtungs-Baueinheit und Verfahren zum elektrischen Verbinden eines IC-Chips
DE3853673T2 (de) Automatische Bandmontage-Packung.
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1514943C3 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE4129835A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971