DE2542518A1 - Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen - Google Patents

Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen

Info

Publication number
DE2542518A1
DE2542518A1 DE19752542518 DE2542518A DE2542518A1 DE 2542518 A1 DE2542518 A1 DE 2542518A1 DE 19752542518 DE19752542518 DE 19752542518 DE 2542518 A DE2542518 A DE 2542518A DE 2542518 A1 DE2542518 A1 DE 2542518A1
Authority
DE
Germany
Prior art keywords
power supply
supply system
semiconductor
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752542518
Other languages
English (en)
Other versions
DE2542518C3 (de
DE2542518B2 (de
Inventor
William Arthur Warwick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2542518A1 publication Critical patent/DE2542518A1/de
Publication of DE2542518B2 publication Critical patent/DE2542518B2/de
Application granted granted Critical
Publication of DE2542518C3 publication Critical patent/DE2542518C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Cc* J ρ et*'· i-> JC/j
Anmelderin: International Business Machines
Corporation, Armonk, N,Y, 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: UK 973 013
Stromversorungssystem für hochintegrierte Halbleiterschaltungen
Die vorliegende Erfindung betrifft eine hochintegrierte Halbleiterschaltung und die Anordnung der für die Stromversorgung der hochintegrierten Schaltung dienenden Versorgungsleitungen.
Bei der Herstellung von integrierten Halbleiterschaltungen hat man in den letzten Jahren aufgrund des besseren Verständnisses und der besseren Steuerung der verschiedenen Verfahren zur Herstellung von Halbleiterschaltungen eine wesentliche Zunahme der Ausbeute an brauchbaren Schaltungen erzielen können. Das führte aber auch zu zunehmend komplizierter aufgebauten integrierten Halbleiterschaltungen, und es ist heute bereits keinesfalls außergewöhnlich, wenn auf einem einzigen Halbleiterplättchen oder Chip weit über 12.000 Halbleiterbauelemente vorgesehen sind.
Es kann dabei vorausgesehen werden, daß in naher Zukunft versucht werden wird, noch kompliziertere Schaltungen herzustellen. Dies ist insbesondere deshalb der Fall, weil die Herstellung von vielen Tausenden solcher Bauelemente von der Verfahrenstechnik her genauso teuer ist wie die Herstellung eines einzigen
609823/061 9
Bauelements. Es wird dabei erwartet, daß in naher Zukunft ein Hauptteil der Kosten einer integrierten Schaltung die Unterbringung in den entsprechenden Gehäusen sein wird. Man hat daher sehr große Anstrengungen unternommen, um mehr und mehr Halbleiterschaltungen in einem einzigen Gehäuse unterzubringen.
Man hat beispielsweise bereits vorgeschlagen, anstelle der
2 einzelnen Chips aus Halbleitermaterial (mit beispielsweise 5 mm Fläche), die in einer Packung einzeln untergebracht werden, ein vollständiges Halbleiterplättchen zu verwenden mit einem Durchmesser von 25 bis 75 mm. Dabei könnte man sicherlich einen großen Teil der für die Unterbringung in einem Gehäuse anfallenden Kosten einsparen, wenn die Verfahrensausbeute an solchen Halbleiterschaltungen auf einer brauchbaren Höhe gehalten werden könnte. In der britischen Patentanmeldung 17 96 1/74 ist eine hochintegrierte Schaltung beschrieben, bei der während der Herstellung zwei Gruppen von Halbleiterschaltungsplättchen hergestellt werden, die zueinander spiegelbildlich aufgebaut sind. Die Halbleiterplättchen werden dabei in zwei Gruppen unterteilt, von denen die eine im wesentlichen nur gute Schaltungen und die andere im wesentlichen nur schlechte Schaltungen enthält. Ist eine Schaltung in einem Halbleiterplättchen der im wesentlichen guten Schaltungen defekt, dann wird es elektrisch isoliert und eine spiegelbildliche Ersatzschaltung aus der Gruppe der im wesentlichen schlechten Schaltungen wird darüber befestigt. Da die bei,den Schaltungen spiegelbildlich zueinander aufgebaut sind, fallen die Eingangs/Ausgangsanschlüsse der Ersatzschaltungen mit den Eingangs/Ausgangsanschlüssen der isolierten, fehlerhaften Schaltung zusammen.
Eine Hauptschwierigkeit beim dichten Packen von Halbleiterschaltungsplättchen, auf denen eine vollständige Recheneinheit untergebracht sein kann, ist die Spannungsversorgung innerhalb des Plättchens. Obgleich auf der Oberfläche oder in der Oberfläche des Halbleiterplättchens gebildete Leiterbahnen im allgemeinen als Signalleitungen brauchbar sind, können sie doch
UK 973 013
609823/0619
- 3 - 2 b U J b 1 8
in manchen Fällen nicht dick oder nicht breit genug sein, um für die Spannungsversorgung der in dem Halbleiterplättchen gebildeten verschiedenen Bauelemente zu dienen.
j Gemäß einem Merkmal der vorliegenden Erfindung besteht eine hochintegrierte Halbleiterschaltung aus einem Halbleitersubstrat, in dem eine große Anzahl integrierter Schaltungen in zwei Reihen mit einem dazwischenliegenden Kanal angeordnet sind, wobei jede Schaltung Anschlüsse für die Stromversorgung der Schaltung aufweist, mit einer Anzahl von Stromversorgungsbahnen auf dem Substrat, die sich alle von einem Anschluß nach einem Kontaktbereich in dem Kanal erstrecken, sowie mit einer Stromversorgungs-Sammelleitung in Längsrichtung des Kanals, die aus mindestens einem auf dem Substrat befestigten Stromverteilungselement besteht, wobei jedes der Stromverteilungselemente nach unten ragende Kontakte aufweist, die mit ausgewählten Kontaktflächen leitend verbunden sind, und jedes der Elemente aus einem Erdleiter und einer spannungsführenden Leitung besteht, die beide voneinander durch eine Schicht aus dielektrischem Material getrennt sind.
Gemäß einem weiteren Merkmal der Erfindung besteht die der Stromversorgung dienende Sammelleitung für eine hochintegrierte Halbleiterschaltung aus mindestens einem Stromversorgungselement mit nach unten herausragenden Kontakten, die mit ausgewählten Stromversorgungsbahnen auf der integrierten halbleiterschaltung in Verbindung stehen, wenn das Element darauf befestigt wird, wobei das Stromverteilungselement aus einem Erdleiter und einem spannungsführenden Leiter besteht, die elektrisch voneinander durch eine Schicht aus dielektrischem Material isoliert sind.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind den ebenfalls beigefügten Patentansprüchen im einzelnen zu entnehmen .
UK 973 013 ORIGINAL INSPECTED
609823/06-1-9 d
In den Zeichnungen zeigt;
Fig. 1 schematisch ein Halbleiterplättchen in Draufsicht;
Fig. 2 schematisch eine vergrößerte Teilansicht des
in Fig. 1 gezeigten Halbleiterplättchens;
Fig. 3 eine Querschnittsansicht längs der Linie 3-3
in Fig, 2;
Fig. 4 eine Querschnittsansicht durch eine Stromversorgung sleitung gemäß einer ersten Ausführungsform;
Fig. 5 eine Querschnittsansicht durch eine zweite Ausführungsform einer Stromversorgungsleitung gemäße der Erfindung;
Fig. 6 eine andere Form einer Verdrahtung mit einer
Stromversorgungsleitung;
Fig, 7 eine Draufsicht zur Darstellung, wie Stromversorgungsanschlüsse an den integrierten Schaltungen des Halbleiterplättchens hergestellt werden können;
Fig, 8 eine Querschnittsansicht durch ein Halbleiterplättchen f eine Ersatzschaltung und eine Stromversorgungsleitung ;
Fig, 9 ein Blockschaltbild eines typischen Stromversorgungssystems für ein Halbleiter-Schaltungsplättchen;
Fig. 10 eine Ersatzschaltung der in Fig, 7 dargestellten Stromversorgung;
UK 973 °13 6 0 9 8 2 3/0 64-Ö
- 5 - 2 5 4 2 b 1 8
j Fig. 11 die Anschlußmöglichkeit am Umfang des Plätt-
chens und
Fig. 12 eine Draufsicht auf einen Teil einer Leiterebene einer Stromversorgungsleitung.
In Fig. 1 ist ein Halbleiterschaltungsplättchen 1 aus Silicium dargestellt, auf dem eine Anzahl integrierter Schaltungen 2 in Zeilen und Spalten angeordnet ist. Jede integrierte Schaltung besteht aus vielen Tausenden einzelner Halbleiterbauelemente, die für eine bestimmte Schaltung miteinander verbunden sind. Einige der Schaltungen 2 können dabei arithmetische logische Einheiten einer Datenverarbeitungsanlage darstellen, während andere Schaltungen 2 als Speicher dienen, Alle integrierten Schaltungen 2 sind voneinander elektrisch isoliert mit Ausnahme der Querverbindungen zu anderen Schaltungen über Leiterbahnen, die hier nicht gezeigt sind und die auf der Oberfläche des HaIbleiterplättchens verlaufen. Das gesamte Halbleiterplättchen kann damit eine vollständige zentrale Recheneinheit sein.
Das Halbleiterplättchen und die darauf befindlichen integrierten Schaltungen können nach üblichen Verfahren entweder in Feldeffekt-Transistortechnik oder in bipolaren Transistorlogiktechnik aufgebaut sein. Dazu werden keine Einzelheiten gegeben, da diese für ein Verständnis der Erfindung nicht erforderlich sind.
Unabhängig von der hier verwendeten Technik ist die Oberfläche des Halbleiterplättchens normalerweise mit einer Schicht aus isolierendem Material, wie z,B, Siliciumdioxid oder Siliciumnitrid überzogen, das nicht nur das darunterliegende Halbleitermaterial und die PN-übergänge schützt, sondern auch als Träger für eine leitende Verdrahtung oder für Leiterbahnen dient ,g> die die verschiedenen, auf dem Halbleiterplättchen befindlichen integrierten Schaltungen miteinander verbinden. Die Menge der
UK 973 013
609823/0619
hier vorhandenen Verbindungsleitungen hängt natürlich von der Komplexität der Schaltungen ab, ist jedoch normalerweise ι in zwei oder drei Metallisierungsebenen untergebracht. In der I vorliegenden Ausführungsform weist das Halbleiterplättchen drei i Ebenen von Metallisierungen auf, auf die noch Bezug genommen ; wird.
Die elektrischen Verbindungen innerhalb einer Schaltung 2 werden auf der Oberfläche des Halbleiterplättchens innerhalb der Gren-
! zen der Schaltung hergestellt. Die zwischen den Zeilen und Spalten der Schaltungen 2 vorhandenen Kanäle 3 sind für elektrische Verbindungen zwischen verschiedenen Schaltungen 2 sowie
; von und nach den Eingangs- und Ausgangs-Anschlußstiften oder Kontakten auf dem Halbleiterplättchen, die im übrigen nicht gezeigt sind, vorgesehen. Anstelle metallisierter Leiterbahnen auf der Oberfläche des Halbleiterplättchens können für die verschiedenen Schaltverbindungen auch hochdotierte Leiterbahnen innerhalb der Oberfläche des Halbleiterplättchens gebildet werden. Auch derartige Strukturen sind bekannt und bilden kein Teil der Erfindung und werden somit auch nicht im einzelnen erläutert. Es genügt hierbei jedoch zu sagen, daß solche leitenden Kanäle, falls sie benötigt werden, in dem der Verdrahtung dienenden Kanal 3 zwischen den einzelnen Halbleiterschaltungen 2 untergebracht werden könnte,
: Eine der größten Schwierigkeiten, die sich bei der Packung ' hochintegrierter Schaltungen ergibt, ist die Strom- oder Span- j nungsversorgung innerhalb des Halbleiterplättchens, Im allge- j meinen ist die Dicke der Metallisierung und die Breite der Leiterbahnen nicht ausreichend für die zu erwartenden Ströme und/ !
: I
j oder die zwischen verschiedenen Bereichen auf dem Halbleiter- i plättchen zu erwartenden Spannungsverluste, Eine weitere ; Schwierigkeit besteht darin, daß es praktisch nicht möglich j ist, auf dem Halbleiterplättchen eine Entkoppelkapazität herzustellen.
UK 973 013
609823/061 9
Wie bereits erläutert, erzielt man bei der Herstellung von Halbleiterschaltungen ständig größere Ausbeuten. Trotzdem wird es für die nächste Zukunft immer noch notwendig sein, innerhalb eines Halbleiterplättchens eine gewisse Schaltungsredundanz vorzusehen und dies bedeutet, daß man auch diskrete Spannungsversorgungsanschltisse benötigt, um die guten Bauelemente oder Schaltungen anzuschließen.
Die vorliegende Erfindung bietet durch ein neues Stromversorgungssystem für diese Probleme eine Lösung an. Man erkennt aus Fig. 1, daß auf dem Halbleiterplättchen 1 längs der Kanäle 3 zwischen den integrierten Schaltungen 2 Stromversorgungsleitungen 4 vorgesehen sind. Jede Stromversorgungsleitung 4 besteht aus einzelnen Abschnitten metallisierter Leitungen 5f die über einzelne Chips 6 miteinander verbunden sind,
pies erkennt man deutlicher aus den Fign. 2 und 3, in denen eine vergrößerte Draufsicht bzw, eine Querschnittsansicht eines Teils des in Fig, 1 gezeigten Halbleiterplättchens dargestellt sind. In der einfachsten Form besteht jede Stromversorgungsleitung 4 aus Verbindungsleitungen 5', die an einer Spannungsversorgung angeschlossen sind und einer Verbindungsleitung 5", die mit Erde oder Masse verbunden ist. Der Stromversorgungschip 6f der die Verbindungsleitungen 5·-5' und 5"-5" miteinander verbindet, besteht aus mindestens zwei Metallisierungsebenen f die durch eine Isolationsschicht voneinander getrennt sind,
Fig, 4 zeigt eine Querschnittsansicht einer Ausführungsform t eines Stromversorgungschips 6, bestehend aus einem Träger 7 aus . Silicium, auf dem eine Schicht 8 aus Aluminium, beispielsweise durch Niederschlag im Vakuum, aufgebracht worden ist. Die AIu-' miniumschicht 8 kann dabei als Erdleitung oder Masseleitung für die Stromversorgungsleitung dienen. Ober der Aluminiumj schicht 8 ist eine Schicht 9 aus Isoliermaterial, wie z.B. Siliciumdioxid, angebracht, die beispielsweise durch Kathodenzer-
UK 973 013
609823/0619
- 8 - 2 b 4 7 5 1 3
stäubung aufgebracht sein kann. Eine zweite Schicht 10 aus Aluminium wird über der Isolierschicht 9 hergestellt und diese zweite Aluminiumschicht 10 ist dann von einer weiteren Schicht 11 aus Isoliermaterial, wie z.B. Siliciumdioxid überzogen, das dem Schutz der Aluminiumschicht 10 dient.
In der einfachsten Form kann die Aluminiumschicht 10 nur eine Spannung führen, in der Praxis wird diese Schicht jedoch in eine Anzahl voneinander getrennter metallischer Leitungszüge aufgetrennt sein, deren jeder eine bestimmte Spannung führt. Ein Ausführungsbeispiel dieser Art ist in Fig. 12 gezeigt. Man erkennt aus Fig. 4, daß Kontaktflächen 12 und 13 mit den Aluminiumschichten 10 bzw, 8 in Verbindung stehen. Wenn beispielsweise die Schicht 10 aus einer Anzahl von metallisierten Leiterbahnen besteht, sind selbstverständlich gesonderte Kontaktflächen notwendig. Werden eine größere Anzahl unterschiedlicher Spannungspegel benötigt, dann kann man mehr als zwei Metallisierungsebenen verwenden. Das hätte jedoch wiederum den Nachteil, daß sich aus kapazitiven Entkopplungseffekten Schwierigkeiten einstellen könnten. Die öffnungen in den verschiedenen isolierenden und elektrisch leitenden Schichten können durch übliche Photolithographische Verfahren hergestellt werden.
Fig. 12 zeigt, wie eine Schicht 10 für zwei verschiedene Spannungswerte unterteilt werden kann. Die Schicht 10 besteht dabei aus zwei Metallisierungsbereichen 44 und 45f die auf der Isolierschicht 9 gebildet sind. Den Bereichen 44 und 45 sind Kontaktflächen 46 bzw, 47 zugeordnet, die der Herstellung einer Verbindung zwischen den Bereichen 44 und 45 und den zugeordneten, auf dem Halbleiterplättchen gebildeten Verbindungsleitungen dienen. Eine Kontaktverbindung mit der darunterliegenden Erd- oder Masseleitung läßt sich über Kontaktbereiche 48 herstellen, über die Kontaktbereiche 49, die mit der Masseebene in Verbindung stehen und über die Bereiche 44 sind sechs Erd- oder Masseverbindungen, drei Anschlüsse an einen ersten Spannungspegel und zwei Anschlüsse an einen zweiten Spannungs-
UK 973 013
609823/0
-9- 2 b 4,: b 1 8
pegel möglich, die mit einer Gruppe von Anschlußleitungen 20 (Fig. 2) verbunden werden können, über die Kontaktbereiche 50 : sind ebenfalls sechs Erd- oder Masseverbindungen, drei Anschlüsse j
i an einen ersten Spannungspegel und zwei Anschlüsse an einen j zweiten Spannungspegel möglich, die mit einer weiteren Gruppe von Stromversorgungsleitungen verbunden werden können, wenn das Stromversorgungschip auf dem Halbleiterplättchen befestigt wird. |
Man kann auch noch mehr Anschlüsse an unterschiedliche Spannungen ^ dadurch herstellen, daß man die Schicht 10 mit ihren metallisier- \ ten Bereichen noch mehr untergliedert. j
Für das Substrat 7 wird man vorzugsweise Silicium verwenden, da sich dann zusammen mit einem Siliciumplättchen keine thermischen Probleme ergeben können. Man kann selbstverständlich auch andere ; Trägermaterialien verwenden; man kann beispielsweise den Träger 7 aus Silicium und die Masseebene 8 durch einen einzigen Träger aus leitendem Material ersetzen.
Aus einem Plättchen aus Silicium können viele dieser Stromversorgungschips hergestellt werden, wobei jedes Chip etwa 6 mm breit und 13 mm lang ist. Da die Verdrahtung auf dem Stromversorgungschip nur der Stromversorgung dient und keine logischen oder anderen Signale führt, sind keine Kompromisse bezüglich der Stärke der Leitungen erforderlich. Dem Fachmann ist ohne weiteres klar, daß ein Stromversorgungschip 6 in verschiedenster Weise aufgebaut und hergestellt werden kann, ·
Fig. 5 zeigt eine bevorzugte Ausführungsform dieses Chips, die besonders gut herstellbar ist. Wie bei der in Fig, 4 gezeigten Anordnung trägt ein aus Silicium bestehendes Substrat 7 eine Schicht 3 aus Aluminium, Mit Ausnahme des Bereichs 14, an dem später ein elektrischer Anschluß hergestellt werden soll, wird die Oberfläche der Aluminumschicht 8 anodisiert, so daß sich darauf eine isolierende Schicht 15 aus Aluminiumoxid bildet. Eine Schicht 16 aus Aluminium wird über der Oxidschicht 15 her-
UK 973 013
609823/061 9
°*MNAL INSPECTED
2 b 4 2 b 1
gestellt, und schließlich wird über der Aluminium schicht 16 eine j isolierende Schicht 17 aufgebracht. Vorzugsweise besteht die j isolierende Schicht 17 aus Siliciumdioxid. Die Schicht 17 kann ' auch durch selektive Anodisierung der Schicht 16 hergestellt werden, Kontaktbereiche 18 und 19 vervollständigen den Aufbau.
j In den Fign. 2 und 3 sind die metallischen Verbindungsleitungen j 5 oben auf der isolierten Oberfläche des Plättchens 1 ange-■ bracht. Zur gleichen Zeit werden auch Anschlußleitungen 20 auf der oberen Oberfläche für die Spannungszufuhr von der Stromversorgungsleitung 4 nach den einzelnen integrierten Schaltungen 2 aufgebracht. Die Leitungen 5 und 20 stellen dabei die dritte Ebene der Metallisierung des Halbleiterplättchens 1 dar,
Da die Kanäle 3 außerdem noch eine zweite und möglicherweise eine erste Metallisierungsebene für die Verteilung der Signale enthalten, kann es erwünscht sein, Schritte zu unternehmen, durch die eine unerwünschte Kopplung zwischen den Stromversorgungs-Verbindungsleitungen 5 und der darunterliegenden Verdrahtung vermieden wird. Zu diesem Zweck können die Verbindungleitungen 5 in Fig. 2 durch die in Fign, 6 und 7 dargestellten C-förmigen Verbindungsleitungen 21 ersetzt werden. Zum Schutz und zur Passivierung der Metallisierung 5 (21) und 20, wird die Oberfläche des Halbleiters mit einer Schicht aus Isoliermaterial (nicht gezeigt), beispielsweise aus Siliciumdioxid überzogen. Bohrungen 22 werden dann in die Passivierungsschicht eingeätzt, so daß dadurch ein Kontakt mit der darunterliegenden Metallisierung hergestellt werden kann.
Das Stromversorgungschip 6 wird auf dem Halbleiterplättchen 1 als umgekehrtes Chip nach der sogenannten Flip-Chip-Technik aufgesetzt, wobei die Kontaktflächen des Chips 6 in elektrische Kontaktberührung mit den Kontaktflächen auf dem Halbleiterplättchen kommen, die mit der dritten Ebene der Metallisierung durch
UK 973 013
609823/06 19
: die Bohrungen 22 in Verbindung stehen. Dabei lassen sich eine Reihe von Verfahren zum Befestigen der Chips einsetzen. Beispielsweise kann ein Kontakt über kleine metallische Kügelchen hergestellt werden, die dann eine elektrisch leitende Verbindung zwischen den Kontaktflächen auf dem Chip 6 und den Kontaktbereichen auf den Leitungen 5 und 20 herstellen,
Vorzugsweise werden aber die Stromversorgungschips auf dem
j Halbleiterplättchen durch Rückfließen des Lotes befestigt, j wie dies bereits in den britischen Patentschriften 1 298 115, ; 1 159 979 und 1 143 815 beschrieben ist.
, Betrachtet man kurz Fig. 3, so sieht man, daß die Kontaktbereiche auf der Unterseite des Chips 6 mit LötStützpunkten versehen sindf die beispielsweise aufgedampft sein können, wie dies auch bei den Kontaktbereichen der Leitungen 5 und 20 der Fall ist, wo diese miteinander verbunden werden sollen, Falls eine solche elektrisch leitende Verbindung nicht vorgesehen ist, werden die Lötstützpunkte weggelassen. Das Chip 6 wird dann über dem Plättchen 1 so ausgerichtet, daß die Kontaktflächen übereinander liegen. Der gesamte Aufbau wird aufgeheizt, indem man ihn beispielsweise in einen Ofen einbringt oder einen heißen Gasstrom auf das Chip richtet, wodurch das Lot schmilzt. Durch die Wirkung der Oberflächenspannung trägt das geschmolzene Lot die Chips 6 und richtet sie genau in bezug auf das Plättchen 1 aus. Dann wird der Gesamtaufbau abgekühlt, wodurch die Chips 6 mit dem Plättchen 1 durch Lötverbindungen 23 verbunden sind. Man sieht, daß die an jedem Chip anzuschließende Anzahl von Kontaktbereichen von der Anzahl der der Spannungsversorgung dienenden Anschlußleitungen 20 und der Anzahl der Verbindungsleitungen 5 abhängt (die wiederum praktisch von der Anzahl der unterschiedlichen Spannungen abhängen, die den einzelnen integrierten Schaltungen zugeführt werden müssen),
Um eine unerwünscht hohe Stromdichte an den Kontaktbereichen zu umgehen, kann es notwendig sein, mehr als einen Kontaktbereich auf jeder Anschlußleitung 20 oder für jede Verbindungsleitung
UK 973 013
609823/0619
- 12 - 2b A vb 1 B
5 zu verwenden.
Fig. 7 zeigt eine Draufsicht, aus der die soeben beschriebene Anordnung deutlicher zu erkennen ist, wobei allerdings die Kontaktbereiche des Stromversorgungschips 6 der besseren Klarheit halber hier weggelassen sind. Fig. 8 ist eine Querschnittsansicht längs der Linie VIII-VIII in Fig. 7 und dient der Darstellung der verschiedenen Ebenen der Metallisierung. In Fig. 7 liegt zwischen den Zeilen der einzelnen integrierten Schaltungen 2 ein Teil einer Stromversorgungsleitung, die aus einer C-förmigen Verbindungsleitung 21 und einem Stromversorgungschip 6 bestehen. Anschlußleitungen 20 dienen der Spannungsversorgung von unterhalb des Chips 6 liegenden Kontaktbereichen nach den integrierten Schaltungen 2, Wie man klar aus Fig. 8 erkenntf sind die Anschlußleitungen 20 ein Teil der dritten Metallsierungsebene des Plättchens 1,
Um die integrierten Schaltungen 2 herum sind die Eingangs/Ausgangsanschlüsse 24 angeordnet, die Teil der zweiten Metallisierungsebene des Plättchens 1 sind. Zur Darstellung der Verträglichkeit der Stromversorgungschiptechenik mit dem Ersatz fehlerhafter Chips ist ein solches Austauschchip 2R auf dem Plättchen befestigt, das dem Ersatz einer integrierten Schaltung 2 dient, die unbrauchbar war. Dieses als Ersatz dienende Chip 2R "ist spiegelbildlich zu der integrierten Schaltung 2 aufgebaut, die es ersetzen soll (die Darstellung ist in der Zeichnung dabei vereinfacht). Wenn also das Austauschchip 2R umgedreht und, wie dargestelltf befestigt ist, dann sind seine Kontaktbereiche mit den entsprechenden Kontaktbereichen auf dem Halbleiterplättchen 1 ausgerichtet.
Zweckmäßigerweise wird man das Ersatzchip 2R und die Stromversorgungschips 6 gleichzeitig durch Rückfließenlassen des Lotes mit dem Halbleiterplättchen verbinden, wie dies im Zusammenhang mit Fig. 8 beschrieben wurde. Das Plättchen 1 ist mit einer Schicht 25 aus dielektrischem Material, beispielsweise
UK 973 013
6 0 9 8 2 3/0 6-^9 fol#
ORIQJiSlAL INSPECTED
2 b U ; >3 1 8
Siliciumdioxid überzogen, das die Oberfläche des Halbleiter- j plättchens schützt und außerdem die erste Metallisierungsebene ■ 26, die beispielsweise aus Aluminium besteht, trägt. Die Metall!- j sierungsebene 26 ist natürlich an verschiedenen Punkten über \ nicht dargestellte öffnungen oder Bohrungen in der Schicht 25 ! mit der Oberfläche des Halbleiterplättchens verbunden. Eine j zweite Schicht 27 aus dielektrischem Material überdeckt die j erste Ebene der Metallisierung 26. Auf der dielektrischen Schicht j 27 ist eine zweite Metallisierungsebene 28 vorgesehen, die die Eingangs/Ausgangsanschlüsse 24 enthält. In der in Fig, 8 gezeigten Anordnung ist der Eingangs/Ausgangsanschluß 24 außerhalb der integrierten Schaltung 2 mit der ersten Metallisierungsebene verbunden. Selbstverständlich kann eine derartige Verbindung auch innerhalb der integrierten Schaltung 2 hergestellt sein.
Die Metallisierungsebene 28 ist von einer Schicht 29 aus dielektrischem Material überzogen, das die dritte Metallisierungsebene 30 auf seiner Oberfläche trägt. Die dritte Metallisierungsebene
30 enthält die Verbindungsleitungen 5 (in Fig. 8 nicht gezeigt) und die Anschlußleitungen 20, von denen eine eine Verbindung zwischen dem Eingangs/Ausgangsanschluß 24 und dem Kontaktbereich
31 herstellt. Das ganze wird abschließend mit einer Schicht 32 aus dielektrischem Material überzogen, die dem Korrosionsschutz dient. Die verschiedenen Metallisierungsebenen 26, 28 und 30 sowie die verschiedenen dielektrischen Schichten 25, 27, 29 und
32 können genau wie die in diesen Schichten erforderlichen öffnungen und Bohrungen in üblicher Weise hergestellt werden. Normalerweise bestehen die Metallisierungen aus Aluminium und die dielektrischen Schichten bestehen aus Siliciumdioxid,
Der Kontaktbereich 31 für den Stromversorgungschip 6 und der Kontakt 33 für den Austauschip 2R können entweder aus einer einzigen Schicht aus Metall oder aus einer zusammengesetzten Schicht aus Metall bestehen. Die freiliegende Oberfläche soll dabei durch das hier zu benutzende Lot 23 benetzbar sein. Der Kontakt 18 auf dem Chip 6, der Kontakt 33' auf dem Chip 2R und
UK 973 013
609823/0619 ORIGINAL INSPECTED
die Kontakte 31 und 33 auf dem Plättchen 1 werden beispielsweise durch Aufdampfen mit einer Schicht aus Lot überzogen. Die Chips 6 und 2R werden dann über dem Plättchen 1 in Position gebracht, und an jedem Kontakt wird eine geringe Menge Flußmittel aufgebracht. Anschließend werden die Chips durch Rückfließen des Lotes befestigt. Da das geschmolzene Lot die Kontakte benetzt/ die umgebenden Bereiche jedoch allerhöchstens teilweise benetzt, bewirkt die Oberflächenspannung des geschmolzenen Lotes, daß die Chips freitragend befestigt werden. Beim Abkühlen der Anordnung verfestigt sich das Lot und bildet die Lötverbindungen 23 zwischen Chips und Halbleiterplättchen, Eine geringfügige fehlerhafte Ausrichtung kann bei geschmolzenem Lot durch die Wirkung der Oberflächenspannung korrigiert werden.
Fig, 9 zeigt ein Blockschaltbild zur Darstellung der Stromversorgungsleitung 4 auf dem Halbleiterplättchen 1, Die Lasten 1 bis 4 stellen dabei die verschiedenen integrierten Schaltungen 2 dar, die Blocks ML stellen die metallischen Leitungen 5 oder 21 dar, ein Block 1/2 BC stellt die Hälfte eines Chips 6 und der Block 11 die von den Chips 6 nach den integrierten Schaltungen 2 führenden Anschlußleitungen 20 dar, '<■
In Fig, 10 ist ein Ersatzschaltbild gezeigt, bei dem die ver- j
schiedenen Werte für die Widerständef Induktivitäten und Kapazi- ]
täten einer bestimmten Ausführungsform einer Stromversorgungs- · leitung dargestellt sind. Innerhalb jeder Anschlußleitung F
stellt der Abschnitt F1 die Verbindung von der Stromversorgungs- j
leitung und ihren Anschlüssen nach durchmetallisierten Bohrungen '
in der dritten Metallisierungsebene dar, F" stellt die Verbin- !
dung der ersten Metallisierungsebene mit der integrierten Schal- i
tung und F1'1 die Metallisierung innerhalb der integrierten j
Schaltung dar. Die hier gegebenen Werte der einzelnen Schaltele- ;
mente sind nur ein Beispiel und ergeben sich dann, wenn jedes ; Stromversorgungschip aus einem Siliciumplättchen von 6,35 χ 13,3351
mm besteht, das zwei Aluminiumschichten von 6f35 χ 12,7 mm trägt, i
die durch eine 6,35 u starke Schicht aus Aluminiumoxid getrennt j
UK 973 013
609823/0619
-15- 2 6 4 2 5 18
sind, wobei die Aluminiumschichten einen spezifischen Widerstand von 10 Milliohm/Quadrat aufweisen. Die Verbindungsleitungen sollen hierbei, wie in Fig. 6 gezeigt, C-förmig sein und die Abmessungen S = 6,096 mm, W= 2,54 mm, L = 3,556 mm und t = 0,254 mm aufweisen, wobei der spezifische Flächenwiderstand der Metallisierung wiederum 10 Milliohm/Quadrat sein soll. An der Kante des Plättchens soll die Anschlußleitung eine Breite von 2,54 mm und eine Länge von 3,81 mm aufweisen. Die Anschlußlei- : tungen sollen eine Breite von 0,508 mm und eine Länge von 2,54
mm von dem Anschluß des Stromversorgungschips nach dem Anschluß der integrierten Schaltung aufweisen. Die Verbindung zwischen dem Anschluß der integrierten Schaltung und der Kante dieser Schaltung soll 0,6858 mm lang und 0,508 mm breit sein.
Da die hier beschriebene Stromversorgungsleitung als übertragungsleitung anzusehen ist, eignet sie sich insbesondere für integrierte Schaltungen, die impulsmäßig mit Strom versorgt werden f anstelle eines ständig anliegenden Gleichspannungspotentials Bei der Auswahl der isolierenden Schichten auf den Stromverteilungschips, welche die beiden Metallisierungsebenen voneinander trennt, sollte darauf geachtet werden, daß zwischen den beiden Metallisierungsebenen eine möglichst hohe Kapazität entsteht. Wie bereits erwähnt, ist Aluminiumoxid sehr gut brauchbar, obgleich Glas, Siliciumdioxidf Bariumtitanat oder andere Dielektrika ebenfalls verwendbar sind.
Obgleich hier ein Halbleiterplättchen beschrieben wurder in dem eine vollständige integrierte Schaltung durch ein Austauschchip ersetzt worden ist, so ist doch ohne weiteres klar, daß zur Überwindung einiger sich bei der Herstellung bei der Ausbeute ergebender Probleme auch eine gewisse Redundanz in die eigentlichen integrierten Schaltungen 2 mit eingebaut werden kann. Man würde dann eine spezifische Stromversorgung für die einzelnen integrierten Schaltungen 2 benötigen, was sich jedoch mit dem hier beschriebenen Stromversorgungssystem ohne weiteres durchführen läßt,
UK 973 013
609823/061 9
Die Anschlußleitungen 20 können dabei in den Kanälen 3 hergestellt und mit beliebigen Eingabe/Ausgabeanschlüssen rund um die integrierte Schaltung herum verbunden werden, an denen eine Stromversorgung erforderlich ist. Nicht benutzte Anschlußleitungen werden dadurch nicht mit den Stromversorgungschips 6 verbunden, daß an den nicht zu beschaltenden Kontaktflächen 18 und 31 keine Lötverbindung vorgesehen wird.
Die hier dargestellten Stromversorgungschips liefern jeweils die notwendigen Betriebsspannungen für vier integrierte Schaltungen 2. Selbstverständlich kann man, wenn man die Chips langer macht, mehr als zwei dieser integrierten Schaltungen überspannen, so daß sechs oder acht integrierte Schaltungen durch ein Stromversorgungschip mit Betriebsspannungen versorgt werden können. Die Anzahl der von jedem Stromversorgungschip mit Betriebsspannungen zu versorgenden integrierten Schaltungen hängt lediglich davon ab, ob man derartige Chips herstellen und verarbeiten kann.
Diese Stromversorgungschips haben von sich aus eine sehr niedrige Induktivität, da die spannungsführenden Leitungen und die Erd- oder Masseleitungen einen Abstand von 5 bis 10 pn voneinander haben, was von der Dicke der verwendeten Isolierung abhängt. Wegen der hier verwendeten dickeren Metallisierung hat man längs der Stromversorgungschips nur einen geringen Spannungsabfall, Außerdem kann die Chipmetallsierung großflächig ausgeführt sein, so daß sich dadurch ebenfalls der Widerstand herabsetzen läßt, ohne daß man dabei die bei großflächigen Metallisierungen auf Halbleiterplättchen durch Bildung feinster Poren (pinhole-Effekt) auftretenden Schwierigkeiten zu befürchten hat. Außerdem sieht man, daß die Verwendung der einzelnen Stromversorgungschips eine verteilte Entkopplung liefert, daß jeder Stromversorgungschip als Kapazität wirkt: mit einer aus Aluminiumoxid bestehenden 10 pn starken Isolationsschicht ist eine Kapazität von 960 pF möglich.
UK 973 013
6 0 9 8 2 3/0 6-4-9 <b1i»
- 17 - 2b; b IB
Fig. 11 zeigt, wie ein vollständiges Halbleiterplättchen 1 auf einem ringförmigen Träger 34 befestigt werden kann. Ein Entkoppelkondensator 35 (beispielsweise 5 uf) ist zwischen den metallisierten Leiterbahnen 36 und 37 auf dem Träger 34 befestigt. Die Leiterbahnen 38 und 39 auf dem Plättchen 1 werden mit den peripheren Schaltkreisen 40 verbunden, die beispielsweise Treiberschaltungen enthalten können, die Leistung an die Stromversorgungsleitungen 4 abgeben. Brücken 41 und 42 verbinden die Leitungen 36 und 37 mit den Leitungen 38 bzw. 39 über den Spalt 43 zwischen dem Plättchen 1 und dem Träger 34.
Es wurde also ein sehr flexibles Stromverteilungsnetzwerk beschrieben f das sich sehr gut an die besonderen Bedürfnisse von integrierten Schaltungen anpassen läßt, Durch die Verwendung von Stromversorgungschips lassen sich für den größeren Teil des Stromverteilungsnetzwerks die der Stromversorgung dienenden Leitungen in unmittelbarer Nähe zu den Masseleitungen oder Erdverbindungen anbringen.
ORIQiNAL INSFECTED
ÜK 973 013
609823/0619

Claims (1)

  1. PATENTANSPRÜCHE
    (' 1« j Stromversorgungssystem für hochintegrierte Halbleiterchaltungen, die auf einem Halbleitersubstrat in Reihen ' mit dazwischenliegenden Kanälen angeordnet sind, wobei '■ jede integrierte Schaltung mit Anschlüssen für die Strom-Versorgung versehen ist,
    dadurch gekennzeichnet, daß die Anschlüsse (24) der einzelnen integrierten Schaltungen (2) über Gruppen von Anschlußleitungen (20) mit Kontaktbereichen (31) verbun- ! den sind und
    daß mindestens ein Stromversorgungselement (6) als Teil einer Stromversorgungsleitung (4) in Längsrichtung eines Kanals (.3) auf dem Substrat (1) befestigt ist und nach unten ragende Kontaktelemente (18, 23) aufweist, die mit ausgewählten Kontaktbereichen (.31) verbunden sind, und daß jedes Stromversorgungselement (6) mindestens eine Erd- oder Masseleitung (8) und mindestens eine durch eine Isolierschicht C9; 15) davon getrennte Spannung führende Leitung (9; 16) aufweist«
    2, Stromversorungssystem nach Anspruch 1, dadurch gekenn- ! zeichnet, daß jede Stromversorgungleitung (4) aus einer Anzahl von hintereinander angeordneten Stromversorgungs- j elementen (6) besteht, daß die einzelnen Stromversorgungselemente miteinander über auf dem Substrat (1) angebrachte Leitungen (.5; 5', 5"; 21) verbunden sind, die sich ' zwischen den Stromversorgungselementen .und deren Kontaktelementen erstrecken,
    3, Stromversorgungssystem nach den Ansprüchen 1 und 2, da- ' durch gekennzeichnet, daß die Leiterbahnen (5; 21) zur Verringerung einer gegenseitigen Störung durch die be- j nachbarten Signalleitungen besonders geformt sind. j
    609823/0619
    4, Stromversorgungssystem nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß jedes Stromversorgungselement mindestens zwei integrierte Schaltungen (2) überspannt.
    5, Stromversorgungssystem nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß jedes Stromversorgungselement
    (6) aus einem Chip (7) aus Halbleitermaterial besteht,
    welches mit einer ersten Metallisierungsschicht (8) mit einer darüberliegenden isolierenden Schicht (9; 15) und einer zweiten Metallisierungsschicht (10; 16) sowie einer isolierenden Schutzschicht (11; 17) überzogen ist.
    6, Stromversorgungssystem nach Anspruch 5, dadurch gekennzeichnet, daß das Halbleitermaterial aus Silicium und
    die erste Metallisierungsschicht aus Aluminium besteht,
    7, Stromversorgungssystem nach Anspruch 6, dadurch gekennzeichnet, daß das Dielektrikum aus Aluminiumoxidf Siliciumdioxid oder Bariumtitant besteht.
    8, Stromversorgungssystem nach Anspruch 7, dadurch gekennzeichnet, daß die zweite Metallisierungsschicht aus
    mehreren voneinander getrennten Leiterbahnen besteht,
    über die unterschiedliche Spannungen zuführbar sind.
    013 609823/0619
DE19752542518 1974-11-20 1975-09-24 Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen Granted DE2542518B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB50342/74A GB1487945A (en) 1974-11-20 1974-11-20 Semiconductor integrated circuit devices

Publications (3)

Publication Number Publication Date
DE2542518A1 true DE2542518A1 (de) 1976-08-12
DE2542518B2 DE2542518B2 (de) 1977-05-12
DE2542518C3 DE2542518C3 (de) 1980-04-30

Family

ID=10455562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752542518 Granted DE2542518B2 (de) 1974-11-20 1975-09-24 Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen

Country Status (11)

Country Link
US (1) US4021838A (de)
JP (1) JPS572183B2 (de)
CA (1) CA1038086A (de)
CH (1) CH594290A5 (de)
DE (1) DE2542518B2 (de)
ES (1) ES442615A1 (de)
FR (1) FR2292336A1 (de)
GB (1) GB1487945A (de)
IT (1) IT1042696B (de)
NL (1) NL7513483A (de)
SE (1) SE401754B (de)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5915183B2 (ja) * 1976-08-16 1984-04-07 株式会社日立製作所 マトリツクス配線基板
EP0007993A1 (de) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Leiterplatte zur Halterung und elektrischen Verbindung von Halbleiterchips
US4516123A (en) * 1982-12-27 1985-05-07 At&T Bell Laboratories Integrated circuit including logic array with distributed ground connections
GB2137807B (en) * 1983-04-05 1987-08-12 Plessey Co Plc A semiconductor component and method of manufacture
US4575745A (en) * 1983-06-21 1986-03-11 Rca Corporation Tailorable standard cells and method for tailoring the performance of IC designs
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
US4920454A (en) * 1983-09-15 1990-04-24 Mosaic Systems, Inc. Wafer scale package system and header and method of manufacture thereof
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
JPS61501295A (ja) * 1984-02-21 1986-06-26 エンバィアロンメンタル・リサーチ・インスティテュート・オブ・ミシガン ウェハスケールパッケージシステム
JP2673424B2 (ja) * 1984-02-21 1997-11-05 エンバィアロンメンタル・リサーチ・インスティテュート・オブ・ミシガン 集積回路用サブストレート
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
US4845542A (en) * 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
US4910574A (en) * 1987-04-30 1990-03-20 Ibm Corporation Porous circuit macro for semiconductor integrated circuits
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
GB2249428A (en) * 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
EP0393220B1 (de) * 1989-04-20 1994-07-13 International Business Machines Corporation Integrierte Schaltungspackung
JP2585799B2 (ja) * 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
AU634334B2 (en) * 1990-01-23 1993-02-18 Sumitomo Electric Industries, Ltd. Packaging structure and method for packaging a semiconductor device
US5068715A (en) * 1990-06-29 1991-11-26 Digital Equipment Corporation High-power, high-performance integrated circuit chip package
US5434453A (en) * 1991-04-26 1995-07-18 Hitachi, Ltd. Semiconductor integrated circuit device and computer system using the same
US5185652A (en) * 1991-05-28 1993-02-09 Ncr Corporation Electrical connection between buses on a semiconductor integrated circuit
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
FR2718571B1 (fr) * 1994-04-08 1996-05-15 Thomson Csf Composant hybride semiconducteur.
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JPH08298269A (ja) * 1995-04-25 1996-11-12 Toshiba Microelectron Corp 半導体装置及びその製造方法
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5773897A (en) * 1997-02-21 1998-06-30 Raytheon Company Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
US6539484B1 (en) * 1997-12-18 2003-03-25 Intel Corporation Configurable power distribution circuit
US6310400B1 (en) * 1997-12-29 2001-10-30 Intel Corporation Apparatus for capacitively coupling electronic devices
JP3957237B2 (ja) * 1998-01-19 2007-08-15 富士通株式会社 集積回路装置モジュール
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
US6611050B1 (en) 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7119447B2 (en) 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6617679B2 (en) * 2002-02-08 2003-09-09 Advanced Energy Industries, Inc. Semiconductor package for multiple high power transistors
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
JP3828473B2 (ja) * 2002-09-30 2006-10-04 株式会社東芝 積層型半導体装置及びその製造方法
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
KR101267651B1 (ko) * 2005-02-25 2013-05-23 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
CN102157494B (zh) 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
JP5102726B2 (ja) * 2008-09-08 2012-12-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US9658111B2 (en) * 2009-10-09 2017-05-23 Flir Systems, Inc. Microbolometer contact systems and methods
US8729474B1 (en) * 2009-10-09 2014-05-20 Flir Systems, Inc. Microbolometer contact systems and methods
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
US10833028B2 (en) * 2017-05-17 2020-11-10 Noda Screen Co., Ltd. Thin-film capacitor structure and semiconductor device including the thin-film capacitor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1112992A (en) * 1964-08-18 1968-05-08 Texas Instruments Inc Three-dimensional integrated circuits and methods of making same
FR1564787A (de) * 1968-03-04 1969-04-25
US3638202A (en) * 1970-03-19 1972-01-25 Bell Telephone Labor Inc Access circuit arrangement for equalized loading in integrated circuit arrays
US3947840A (en) * 1974-08-16 1976-03-30 Monsanto Company Integrated semiconductor light-emitting display array

Also Published As

Publication number Publication date
CA1038086A (en) 1978-09-05
JPS572183B2 (de) 1982-01-14
IT1042696B (it) 1980-01-30
SE401754B (sv) 1978-05-22
CH594290A5 (de) 1978-01-13
DE2542518C3 (de) 1980-04-30
US4021838A (en) 1977-05-03
NL7513483A (nl) 1976-05-24
DE2542518B2 (de) 1977-05-12
SE7511787L (sv) 1976-05-21
JPS5171790A (de) 1976-06-21
ES442615A1 (es) 1977-04-16
FR2292336B1 (de) 1977-12-16
FR2292336A1 (fr) 1976-06-18
GB1487945A (en) 1977-10-05

Similar Documents

Publication Publication Date Title
DE2542518A1 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE69735589T2 (de) Herstellungsverfahren für einen thermoelektrischen modul
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19755954B4 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
EP0022176B1 (de) Modul für Schaltungschips
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE4000089C2 (de)
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3408747A1 (de) Universell verwendbare anordnung von bauelementen fuer variable beschaltung
EP0878026B1 (de) Leuchtdiodenmatrix
DE4027072A1 (de) Halbleiteranordnung
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE2523221C2 (de)
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE10122931A1 (de) Halbleitermodul
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE19934560B4 (de) Photovoltaikmodul mit integriert serienverschalteten Zellen und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee