DE2542518A1 - POWER SUPPLY SYSTEM FOR HIGHLY INTEGRATED SEMICONDUCTOR CIRCUITS - Google Patents
POWER SUPPLY SYSTEM FOR HIGHLY INTEGRATED SEMICONDUCTOR CIRCUITSInfo
- Publication number
- DE2542518A1 DE2542518A1 DE19752542518 DE2542518A DE2542518A1 DE 2542518 A1 DE2542518 A1 DE 2542518A1 DE 19752542518 DE19752542518 DE 19752542518 DE 2542518 A DE2542518 A DE 2542518A DE 2542518 A1 DE2542518 A1 DE 2542518A1
- Authority
- DE
- Germany
- Prior art keywords
- power supply
- supply system
- semiconductor
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 239000010410 layer Substances 0.000 claims description 57
- 238000001465 metallisation Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- XBYNNYGGLWJASC-UHFFFAOYSA-N barium titanium Chemical compound [Ti].[Ba] XBYNNYGGLWJASC-UHFFFAOYSA-N 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241001137251 Corvidae Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010410 dusting Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12033—Gunn diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Anmelderin: International Business MachinesApplicant: International Business Machines
Corporation, Armonk, N,Y, 10504Corporation, Armonk, N, Y, 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: UK 973 013Official file number: New registration applicant's file number: UK 973 013
Die vorliegende Erfindung betrifft eine hochintegrierte Halbleiterschaltung und die Anordnung der für die Stromversorgung der hochintegrierten Schaltung dienenden Versorgungsleitungen.The present invention relates to a large scale semiconductor integrated circuit and the arrangement of the supply lines serving for the power supply of the large-scale integrated circuit.
Bei der Herstellung von integrierten Halbleiterschaltungen hat man in den letzten Jahren aufgrund des besseren Verständnisses und der besseren Steuerung der verschiedenen Verfahren zur Herstellung von Halbleiterschaltungen eine wesentliche Zunahme der Ausbeute an brauchbaren Schaltungen erzielen können. Das führte aber auch zu zunehmend komplizierter aufgebauten integrierten Halbleiterschaltungen, und es ist heute bereits keinesfalls außergewöhnlich, wenn auf einem einzigen Halbleiterplättchen oder Chip weit über 12.000 Halbleiterbauelemente vorgesehen sind.In the manufacture of semiconductor integrated circuits in recent years, due to the better understanding and better control of the various methods of manufacturing semiconductor circuits the yield of usable circuits can achieve. However, this also led to increasingly more complexly structured integrated ones Semiconductor circuits, and it is by no means unusual today if on a single semiconductor die or chip, well over 12,000 semiconductor components are provided.
Es kann dabei vorausgesehen werden, daß in naher Zukunft versucht werden wird, noch kompliziertere Schaltungen herzustellen. Dies ist insbesondere deshalb der Fall, weil die Herstellung von vielen Tausenden solcher Bauelemente von der Verfahrenstechnik her genauso teuer ist wie die Herstellung eines einzigenIt can be foreseen that attempts will be made in the near future to produce even more complicated circuits. This is particularly the case because the production of many thousands of such components is based on process engineering is just as expensive as producing a single one
609823/061 9609823/061 9
Bauelements. Es wird dabei erwartet, daß in naher Zukunft ein Hauptteil der Kosten einer integrierten Schaltung die Unterbringung in den entsprechenden Gehäusen sein wird. Man hat daher sehr große Anstrengungen unternommen, um mehr und mehr Halbleiterschaltungen in einem einzigen Gehäuse unterzubringen.Component. It is expected that a major portion of the cost of an integrated circuit will be its packaging in the near future will be in the appropriate housings. Great efforts have therefore been made to develop more and more semiconductor circuits in a single housing.
Man hat beispielsweise bereits vorgeschlagen, anstelle derIt has already been proposed, for example, instead of the
2 einzelnen Chips aus Halbleitermaterial (mit beispielsweise 5 mm Fläche), die in einer Packung einzeln untergebracht werden, ein vollständiges Halbleiterplättchen zu verwenden mit einem Durchmesser von 25 bis 75 mm. Dabei könnte man sicherlich einen großen Teil der für die Unterbringung in einem Gehäuse anfallenden Kosten einsparen, wenn die Verfahrensausbeute an solchen Halbleiterschaltungen auf einer brauchbaren Höhe gehalten werden könnte. In der britischen Patentanmeldung 17 96 1/74 ist eine hochintegrierte Schaltung beschrieben, bei der während der Herstellung zwei Gruppen von Halbleiterschaltungsplättchen hergestellt werden, die zueinander spiegelbildlich aufgebaut sind. Die Halbleiterplättchen werden dabei in zwei Gruppen unterteilt, von denen die eine im wesentlichen nur gute Schaltungen und die andere im wesentlichen nur schlechte Schaltungen enthält. Ist eine Schaltung in einem Halbleiterplättchen der im wesentlichen guten Schaltungen defekt, dann wird es elektrisch isoliert und eine spiegelbildliche Ersatzschaltung aus der Gruppe der im wesentlichen schlechten Schaltungen wird darüber befestigt. Da die bei,den Schaltungen spiegelbildlich zueinander aufgebaut sind, fallen die Eingangs/Ausgangsanschlüsse der Ersatzschaltungen mit den Eingangs/Ausgangsanschlüssen der isolierten, fehlerhaften Schaltung zusammen.2 individual chips made of semiconductor material (with an area of 5 mm, for example), which are housed individually in a package, to use a complete semiconductor die with a diameter of 25 to 75 mm. You could certainly do one save a large part of the costs incurred for housing in a housing, if the process yield of such Semiconductor circuits could be kept at a usable level. In British patent application 17 96 1/74 it is describes a large-scale integrated circuit in which two groups of semiconductor circuit chips are produced during manufacture that are built in mirror image to one another. The semiconductor wafers are divided into two groups, one of which contains essentially only good circuits and the other of which contains essentially only bad circuits. Is a circuit in a semiconductor die in essence good circuits are defective, then it is electrically isolated and a mirror-image equivalent circuit from the group the essentially bad circuitry is attached over it. Since the circuits are mirror images of each other, the input / output connections of the Equivalent circuits with the input / output terminals of the isolated, faulty circuit.
Eine Hauptschwierigkeit beim dichten Packen von Halbleiterschaltungsplättchen, auf denen eine vollständige Recheneinheit untergebracht sein kann, ist die Spannungsversorgung innerhalb des Plättchens. Obgleich auf der Oberfläche oder in der Oberfläche des Halbleiterplättchens gebildete Leiterbahnen im allgemeinen als Signalleitungen brauchbar sind, können sie dochA major difficulty in densely packing semiconductor dice, on which a complete processing unit can be accommodated, the power supply is within of the plate. Although conductive traces are generally formed on the surface or in the surface of the semiconductor die as signal lines are useful, they can
UK 973 013UK 973 013
609823/0619609823/0619
- 3 - 2 b U J b 1 8- 3 - 2 b UJ b 1 8
in manchen Fällen nicht dick oder nicht breit genug sein, um für die Spannungsversorgung der in dem Halbleiterplättchen gebildeten verschiedenen Bauelemente zu dienen.in some cases not be thick or wide enough to fit for to supply voltage to the various components formed in the semiconductor die.
j Gemäß einem Merkmal der vorliegenden Erfindung besteht eine hochintegrierte Halbleiterschaltung aus einem Halbleitersubstrat, in dem eine große Anzahl integrierter Schaltungen in zwei Reihen mit einem dazwischenliegenden Kanal angeordnet sind, wobei jede Schaltung Anschlüsse für die Stromversorgung der Schaltung aufweist, mit einer Anzahl von Stromversorgungsbahnen auf dem Substrat, die sich alle von einem Anschluß nach einem Kontaktbereich in dem Kanal erstrecken, sowie mit einer Stromversorgungs-Sammelleitung in Längsrichtung des Kanals, die aus mindestens einem auf dem Substrat befestigten Stromverteilungselement besteht, wobei jedes der Stromverteilungselemente nach unten ragende Kontakte aufweist, die mit ausgewählten Kontaktflächen leitend verbunden sind, und jedes der Elemente aus einem Erdleiter und einer spannungsführenden Leitung besteht, die beide voneinander durch eine Schicht aus dielektrischem Material getrennt sind.According to one feature of the present invention, there is one Large-scale integrated semiconductor circuit made from a semiconductor substrate in which a large number of integrated circuits are arranged in two rows with an intermediate channel, each circuit having connections for the power supply of the circuit having a number of power supply tracks on the substrate, all of which extend from a terminal to a contact area extend in the channel, and with a power supply manifold in the longitudinal direction of the channel, which consists of at least a power distribution element mounted on the substrate, each of the power distribution elements projecting downwards Has contacts which are conductively connected to selected contact surfaces, and each of the elements of a ground conductor and a live line, both separated from one another by a layer of dielectric material are.
Gemäß einem weiteren Merkmal der Erfindung besteht die der Stromversorgung dienende Sammelleitung für eine hochintegrierte Halbleiterschaltung aus mindestens einem Stromversorgungselement mit nach unten herausragenden Kontakten, die mit ausgewählten Stromversorgungsbahnen auf der integrierten halbleiterschaltung in Verbindung stehen, wenn das Element darauf befestigt wird, wobei das Stromverteilungselement aus einem Erdleiter und einem spannungsführenden Leiter besteht, die elektrisch voneinander durch eine Schicht aus dielektrischem Material isoliert sind.According to a further feature of the invention, there is the Power supply busbar for a highly integrated semiconductor circuit comprising at least one power supply element with downward protruding contacts that are connected to selected power supply paths on the integrated semiconductor circuit are in communication when the element is mounted thereon, the power distribution element consisting of a ground conductor and a Live conductors, which are electrically isolated from each other by a layer of dielectric material.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind den ebenfalls beigefügten Patentansprüchen im einzelnen zu entnehmen .The invention will now be described in more detail on the basis of exemplary embodiments in conjunction with the accompanying drawings. The features of the invention to be protected can be found in the patent claims which are also attached .
UK 973 013 ORIGINAL INSPECTEDUK 973 013 ORIGINAL INSPECTED
609823/06-1-9 d609823 / 06-1-9 d
In den Zeichnungen zeigt;In the drawings shows;
Fig. 1 schematisch ein Halbleiterplättchen in Draufsicht; 1 schematically shows a semiconductor wafer in plan view;
Fig. 2 schematisch eine vergrößerte Teilansicht desFig. 2 schematically shows an enlarged partial view of the
in Fig. 1 gezeigten Halbleiterplättchens;semiconductor die shown in Fig. 1;
Fig. 3 eine Querschnittsansicht längs der Linie 3-3Figure 3 is a cross-sectional view taken along line 3-3
in Fig, 2;in Fig, 2;
Fig. 4 eine Querschnittsansicht durch eine Stromversorgung sleitung gemäß einer ersten Ausführungsform; 4 shows a cross-sectional view through a power supply line according to a first embodiment;
Fig. 5 eine Querschnittsansicht durch eine zweite Ausführungsform einer Stromversorgungsleitung gemäße der Erfindung;Fig. 5 is a cross-sectional view through a second embodiment of a power supply line according to e of the invention;
Fig. 6 eine andere Form einer Verdrahtung mit einerFig. 6 shows another form of wiring with a
Stromversorgungsleitung;Power supply line;
Fig, 7 eine Draufsicht zur Darstellung, wie Stromversorgungsanschlüsse an den integrierten Schaltungen des Halbleiterplättchens hergestellt werden können;Fig. 7 is a plan view showing how power supply terminals can be fabricated on the integrated circuits of the die;
Fig, 8 eine Querschnittsansicht durch ein Halbleiterplättchen f eine Ersatzschaltung und eine Stromversorgungsleitung ;8 shows a cross-sectional view through a semiconductor die f an equivalent circuit and a power supply line;
Fig, 9 ein Blockschaltbild eines typischen Stromversorgungssystems für ein Halbleiter-Schaltungsplättchen; Figure 9 is a block diagram of a typical power system for a semiconductor chip;
Fig. 10 eine Ersatzschaltung der in Fig, 7 dargestellten Stromversorgung;FIG. 10 shows an equivalent circuit of that shown in FIG Power supply;
UK 973 °13 6 0 9 8 2 3/0 64-Ö UK 973 ° 13 6 0 9 8 2 3/0 64-Ö
- 5 - 2 5 4 2 b 1 8- 5 - 2 5 4 2 b 1 8
j Fig. 11 die Anschlußmöglichkeit am Umfang des Plätt-j Fig. 11 the connection option on the circumference of the plate
chens undchens and
Fig. 12 eine Draufsicht auf einen Teil einer Leiterebene einer Stromversorgungsleitung.12 shows a plan view of part of a conductor plane of a power supply line.
In Fig. 1 ist ein Halbleiterschaltungsplättchen 1 aus Silicium dargestellt, auf dem eine Anzahl integrierter Schaltungen 2 in Zeilen und Spalten angeordnet ist. Jede integrierte Schaltung besteht aus vielen Tausenden einzelner Halbleiterbauelemente, die für eine bestimmte Schaltung miteinander verbunden sind. Einige der Schaltungen 2 können dabei arithmetische logische Einheiten einer Datenverarbeitungsanlage darstellen, während andere Schaltungen 2 als Speicher dienen, Alle integrierten Schaltungen 2 sind voneinander elektrisch isoliert mit Ausnahme der Querverbindungen zu anderen Schaltungen über Leiterbahnen, die hier nicht gezeigt sind und die auf der Oberfläche des HaIbleiterplättchens verlaufen. Das gesamte Halbleiterplättchen kann damit eine vollständige zentrale Recheneinheit sein.In Fig. 1, a semiconductor circuit wafer 1 made of silicon is shown on which a number of integrated circuits 2 in Rows and columns is arranged. Each integrated circuit consists of many thousands of individual semiconductor components, that are interconnected for a specific circuit. Some of the circuits 2 can be arithmetic and logical Represent units of a data processing system, while other circuits 2 serve as memories, all integrated Circuits 2 are electrically isolated from each other with the exception of the cross connections to other circuits via conductor tracks, which are not shown here and those on the surface of the semiconductor chip get lost. The entire semiconductor chip can thus be a complete central processing unit.
Das Halbleiterplättchen und die darauf befindlichen integrierten Schaltungen können nach üblichen Verfahren entweder in Feldeffekt-Transistortechnik oder in bipolaren Transistorlogiktechnik aufgebaut sein. Dazu werden keine Einzelheiten gegeben, da diese für ein Verständnis der Erfindung nicht erforderlich sind.The semiconductor wafer and the integrated circuits located on it can either use field effect transistor technology according to conventional methods or be constructed in bipolar transistor logic technology. No details are given about this, since these are not necessary for an understanding of the invention.
Unabhängig von der hier verwendeten Technik ist die Oberfläche des Halbleiterplättchens normalerweise mit einer Schicht aus isolierendem Material, wie z,B, Siliciumdioxid oder Siliciumnitrid überzogen, das nicht nur das darunterliegende Halbleitermaterial und die PN-übergänge schützt, sondern auch als Träger für eine leitende Verdrahtung oder für Leiterbahnen dient ,g> die die verschiedenen, auf dem Halbleiterplättchen befindlichen integrierten Schaltungen miteinander verbinden. Die Menge derRegardless of the technology used here, the surface of the semiconductor die is usually made of one layer insulating material, such as, for example, silicon dioxide or silicon nitride coated, which not only protects the underlying semiconductor material and the PN junctions, but also acts as a carrier is used for conductive wiring or for strip conductors, g> which interconnect the various integrated circuits located on the semiconductor die. The amount of
UK 973 013UK 973 013
609823/0619609823/0619
hier vorhandenen Verbindungsleitungen hängt natürlich von der Komplexität der Schaltungen ab, ist jedoch normalerweise ι in zwei oder drei Metallisierungsebenen untergebracht. In der I vorliegenden Ausführungsform weist das Halbleiterplättchen drei i Ebenen von Metallisierungen auf, auf die noch Bezug genommen ; wird.existing connecting lines depends of course on the complexity of the circuits, but is usually housed in two or three metallization levels. In the In the present embodiment, the semiconductor die has three i levels of metallizations on which are still referred to; will.
Die elektrischen Verbindungen innerhalb einer Schaltung 2 werden auf der Oberfläche des Halbleiterplättchens innerhalb der Gren-The electrical connections within a circuit 2 are made on the surface of the semiconductor die within the limits
! zen der Schaltung hergestellt. Die zwischen den Zeilen und Spalten der Schaltungen 2 vorhandenen Kanäle 3 sind für elektrische Verbindungen zwischen verschiedenen Schaltungen 2 sowie! zen of the circuit made. The channels 3 between the rows and columns of the circuits 2 are for electrical Connections between different circuits 2 as well
; von und nach den Eingangs- und Ausgangs-Anschlußstiften oder Kontakten auf dem Halbleiterplättchen, die im übrigen nicht gezeigt sind, vorgesehen. Anstelle metallisierter Leiterbahnen auf der Oberfläche des Halbleiterplättchens können für die verschiedenen Schaltverbindungen auch hochdotierte Leiterbahnen innerhalb der Oberfläche des Halbleiterplättchens gebildet werden. Auch derartige Strukturen sind bekannt und bilden kein Teil der Erfindung und werden somit auch nicht im einzelnen erläutert. Es genügt hierbei jedoch zu sagen, daß solche leitenden Kanäle, falls sie benötigt werden, in dem der Verdrahtung dienenden Kanal 3 zwischen den einzelnen Halbleiterschaltungen 2 untergebracht werden könnte,; to and from the input and output pins or contacts on the die, otherwise not shown are provided. Instead of metallized conductor tracks on the surface of the semiconductor die can be used for the various interconnections, highly doped conductor tracks are also formed within the surface of the semiconductor die will. Such structures are also known and do not form part of the invention and are therefore not described in detail explained. Suffice it to say, however, that these are conductive Channels, if required, in channel 3, which is used for wiring, between the individual semiconductor circuits 2 could be accommodated,
: Eine der größten Schwierigkeiten, die sich bei der Packung ' hochintegrierter Schaltungen ergibt, ist die Strom- oder Span- j nungsversorgung innerhalb des Halbleiterplättchens, Im allge- j meinen ist die Dicke der Metallisierung und die Breite der Leiterbahnen nicht ausreichend für die zu erwartenden Ströme und/ ! : One of the greatest difficulties that arises in the packaging of highly integrated circuits is the power or voltage supply within the semiconductor die. In general, the thickness of the metallization and the width of the conductor tracks are not sufficient for what is to be expected Currents and /!
: I: I.
j oder die zwischen verschiedenen Bereichen auf dem Halbleiter- i plättchen zu erwartenden Spannungsverluste, Eine weitere ; Schwierigkeit besteht darin, daß es praktisch nicht möglich j ist, auf dem Halbleiterplättchen eine Entkoppelkapazität herzustellen. j or those between different areas on the semiconductor i platelets expected voltage losses, another; The difficulty is that it is practically impossible to j is to produce a decoupling capacitance on the semiconductor die.
UK 973 013UK 973 013
609823/061 9609823/061 9
Wie bereits erläutert, erzielt man bei der Herstellung von Halbleiterschaltungen ständig größere Ausbeuten. Trotzdem wird es für die nächste Zukunft immer noch notwendig sein, innerhalb eines Halbleiterplättchens eine gewisse Schaltungsredundanz vorzusehen und dies bedeutet, daß man auch diskrete Spannungsversorgungsanschltisse benötigt, um die guten Bauelemente oder Schaltungen anzuschließen.As already explained, in the manufacture of semiconductor circuits one constantly achieves higher yields. Still will it will still be necessary for the near future to have a certain circuit redundancy within a semiconductor die to provide and this means that you also need discrete power supply connections to the good components or to connect circuits.
Die vorliegende Erfindung bietet durch ein neues Stromversorgungssystem für diese Probleme eine Lösung an. Man erkennt aus Fig. 1, daß auf dem Halbleiterplättchen 1 längs der Kanäle 3 zwischen den integrierten Schaltungen 2 Stromversorgungsleitungen 4 vorgesehen sind. Jede Stromversorgungsleitung 4 besteht aus einzelnen Abschnitten metallisierter Leitungen 5f die über einzelne Chips 6 miteinander verbunden sind,The present invention provides a solution to these problems through a new power supply system. It can be seen from FIG. 1 that power supply lines 4 are provided on the semiconductor wafer 1 along the channels 3 between the integrated circuits 2. Each power supply line 4 consists of individual sections of metallized lines 5 f which are connected to one another via individual chips 6,
pies erkennt man deutlicher aus den Fign. 2 und 3, in denen eine vergrößerte Draufsicht bzw, eine Querschnittsansicht eines Teils des in Fig, 1 gezeigten Halbleiterplättchens dargestellt sind. In der einfachsten Form besteht jede Stromversorgungsleitung 4 aus Verbindungsleitungen 5', die an einer Spannungsversorgung angeschlossen sind und einer Verbindungsleitung 5", die mit Erde oder Masse verbunden ist. Der Stromversorgungschip 6f der die Verbindungsleitungen 5·-5' und 5"-5" miteinander verbindet, besteht aus mindestens zwei Metallisierungsebenen f die durch eine Isolationsschicht voneinander getrennt sind,pies can be seen more clearly from the FIGS. 2 and 3, which illustrate an enlarged plan view and a cross-sectional view of a portion of the semiconductor die shown in FIG. 1, respectively. In the simplest form, each power supply line 4 consists of connecting lines 5 'which are connected to a voltage supply and a connecting line 5 "which is connected to earth or ground. The power supply chip 6 f of the connecting lines 5 · -5' and 5" -5 "connects with each other, consists of at least two metallization levels f which are separated from each other by an insulation layer,
Fig, 4 zeigt eine Querschnittsansicht einer Ausführungsform t eines Stromversorgungschips 6, bestehend aus einem Träger 7 aus . Silicium, auf dem eine Schicht 8 aus Aluminium, beispielsweise durch Niederschlag im Vakuum, aufgebracht worden ist. Die AIu-' miniumschicht 8 kann dabei als Erdleitung oder Masseleitung für die Stromversorgungsleitung dienen. Ober der Aluminiumj schicht 8 ist eine Schicht 9 aus Isoliermaterial, wie z.B. Siliciumdioxid, angebracht, die beispielsweise durch Kathodenzer-4 shows a cross-sectional view of an embodiment t of a power supply chip 6, consisting of a carrier 7 . Silicon on which a layer 8 of aluminum has been applied, for example by deposition in a vacuum. The aluminum layer 8 can serve as a ground line or ground line for the power supply line. A layer 9 of insulating material, such as silicon dioxide, is applied above the aluminum layer 8,
UK 973 013UK 973 013
609823/0619609823/0619
- 8 - 2 b 4 7 5 1 3- 8 - 2 b 4 7 5 1 3
stäubung aufgebracht sein kann. Eine zweite Schicht 10 aus Aluminium wird über der Isolierschicht 9 hergestellt und diese zweite Aluminiumschicht 10 ist dann von einer weiteren Schicht 11 aus Isoliermaterial, wie z.B. Siliciumdioxid überzogen, das dem Schutz der Aluminiumschicht 10 dient.dusting can be applied. A second layer 10 out Aluminum is produced over the insulating layer 9 and this second aluminum layer 10 is then another layer 11 made of insulating material such as silicon dioxide coated, the serves to protect the aluminum layer 10.
In der einfachsten Form kann die Aluminiumschicht 10 nur eine Spannung führen, in der Praxis wird diese Schicht jedoch in eine Anzahl voneinander getrennter metallischer Leitungszüge aufgetrennt sein, deren jeder eine bestimmte Spannung führt. Ein Ausführungsbeispiel dieser Art ist in Fig. 12 gezeigt. Man erkennt aus Fig. 4, daß Kontaktflächen 12 und 13 mit den Aluminiumschichten 10 bzw, 8 in Verbindung stehen. Wenn beispielsweise die Schicht 10 aus einer Anzahl von metallisierten Leiterbahnen besteht, sind selbstverständlich gesonderte Kontaktflächen notwendig. Werden eine größere Anzahl unterschiedlicher Spannungspegel benötigt, dann kann man mehr als zwei Metallisierungsebenen verwenden. Das hätte jedoch wiederum den Nachteil, daß sich aus kapazitiven Entkopplungseffekten Schwierigkeiten einstellen könnten. Die öffnungen in den verschiedenen isolierenden und elektrisch leitenden Schichten können durch übliche Photolithographische Verfahren hergestellt werden.In its simplest form, the aluminum layer 10 can only carry a voltage, but in practice this layer is used in a number of separated metallic lines, each of which carries a certain voltage. An embodiment of this kind is shown in FIG. Man recognizes from Fig. 4 that contact surfaces 12 and 13 with the aluminum layers 10 and 8 are connected. If, for example, the layer 10 consists of a number of metallized conductor tracks exists, separate contact surfaces are of course necessary. Will be a greater number of different Voltage level is required, then you can use more than two metallization levels. However, that would again have the disadvantage that difficulties could arise from capacitive decoupling effects. The openings in the various insulating and electrically conductive layers can be produced by conventional photolithographic processes.
Fig. 12 zeigt, wie eine Schicht 10 für zwei verschiedene Spannungswerte unterteilt werden kann. Die Schicht 10 besteht dabei aus zwei Metallisierungsbereichen 44 und 45f die auf der Isolierschicht 9 gebildet sind. Den Bereichen 44 und 45 sind Kontaktflächen 46 bzw, 47 zugeordnet, die der Herstellung einer Verbindung zwischen den Bereichen 44 und 45 und den zugeordneten, auf dem Halbleiterplättchen gebildeten Verbindungsleitungen dienen. Eine Kontaktverbindung mit der darunterliegenden Erd- oder Masseleitung läßt sich über Kontaktbereiche 48 herstellen, über die Kontaktbereiche 49, die mit der Masseebene in Verbindung stehen und über die Bereiche 44 sind sechs Erd- oder Masseverbindungen, drei Anschlüsse an einen ersten Spannungspegel und zwei Anschlüsse an einen zweiten Spannungs-Fig. 12 shows how a layer 10 can be subdivided for two different voltage values. The layer 10 consists of two metallization areas 44 and 45 f which are formed on the insulating layer 9. The areas 44 and 45 are assigned contact areas 46 and 47, which are used to produce a connection between the areas 44 and 45 and the assigned connecting lines formed on the semiconductor wafer. A contact connection with the underlying earth or ground line can be established via contact areas 48, via the contact areas 49, which are connected to the ground plane, and via the areas 44 there are six earth or ground connections, three connections to a first voltage level and two connections to a second tension
UK 973 013UK 973 013
609823/0609823/0
-9- 2 b 4,: b 1 8- 9 - 2 b 4,: b 1 8
pegel möglich, die mit einer Gruppe von Anschlußleitungen 20 (Fig. 2) verbunden werden können, über die Kontaktbereiche 50 : sind ebenfalls sechs Erd- oder Masseverbindungen, drei Anschlüsse jlevel possible with a group of connecting lines 20 (Fig. 2) can be connected via the contact areas 50: are also six earth or ground connections, three connections j
i an einen ersten Spannungspegel und zwei Anschlüsse an einen j zweiten Spannungspegel möglich, die mit einer weiteren Gruppe von Stromversorgungsleitungen verbunden werden können, wenn das Stromversorgungschip auf dem Halbleiterplättchen befestigt wird. |i to a first voltage level and two connections to a j second voltage level possible, which can be connected to another group of power supply lines, if the Power supply chip is attached to the semiconductor die. |
Man kann auch noch mehr Anschlüsse an unterschiedliche Spannungen ^ dadurch herstellen, daß man die Schicht 10 mit ihren metallisier- \ ten Bereichen noch mehr untergliedert. jIt is also more connections to different voltages ^ characterized prepared by reacting the layer 10 with its metallized \ th divided areas even more. j
Für das Substrat 7 wird man vorzugsweise Silicium verwenden, da sich dann zusammen mit einem Siliciumplättchen keine thermischen Probleme ergeben können. Man kann selbstverständlich auch andere ; Trägermaterialien verwenden; man kann beispielsweise den Träger 7 aus Silicium und die Masseebene 8 durch einen einzigen Träger aus leitendem Material ersetzen.Silicon will preferably be used for the substrate 7, since there are then no thermal elements together with a silicon wafer Problems can arise. You can of course also use others; Use support materials; for example, the silicon support 7 and the ground plane 8 can be formed by a single support Replace made of conductive material.
Aus einem Plättchen aus Silicium können viele dieser Stromversorgungschips hergestellt werden, wobei jedes Chip etwa 6 mm breit und 13 mm lang ist. Da die Verdrahtung auf dem Stromversorgungschip nur der Stromversorgung dient und keine logischen oder anderen Signale führt, sind keine Kompromisse bezüglich der Stärke der Leitungen erforderlich. Dem Fachmann ist ohne weiteres klar, daß ein Stromversorgungschip 6 in verschiedenster Weise aufgebaut und hergestellt werden kann, ·Many of these power supply chips can be made from a chip made of silicon each chip is approximately 6 mm wide and 13 mm long. Because the wiring on the power supply chip is only used for the power supply and does not carry any logic or other signals, there are no compromises with regard to this the strength of the lines required. It is readily apparent to those skilled in the art that a power supply chip 6 can be used in a wide variety of ways Can be constructed and produced in a way that
Fig. 5 zeigt eine bevorzugte Ausführungsform dieses Chips, die besonders gut herstellbar ist. Wie bei der in Fig, 4 gezeigten Anordnung trägt ein aus Silicium bestehendes Substrat 7 eine Schicht 3 aus Aluminium, Mit Ausnahme des Bereichs 14, an dem später ein elektrischer Anschluß hergestellt werden soll, wird die Oberfläche der Aluminumschicht 8 anodisiert, so daß sich darauf eine isolierende Schicht 15 aus Aluminiumoxid bildet. Eine Schicht 16 aus Aluminium wird über der Oxidschicht 15 her-Fig. 5 shows a preferred embodiment of this chip, which is particularly easy to manufacture. As with the one shown in FIG Arrangement, a substrate 7 made of silicon carries a layer 3 of aluminum, with the exception of the area 14 on which If an electrical connection is to be made later, the surface of the aluminum layer 8 is anodized so that an insulating layer 15 of alumina is formed thereon. A layer 16 of aluminum is produced over the oxide layer 15.
UK 973 013UK 973 013
609823/061 9609823/061 9
°*MNAL INSPECTED ° * MNAL INSPECTED
2 b 4 2 b 12 b 4 2 b 1
gestellt, und schließlich wird über der Aluminium schicht 16 eine j isolierende Schicht 17 aufgebracht. Vorzugsweise besteht die j isolierende Schicht 17 aus Siliciumdioxid. Die Schicht 17 kann ' auch durch selektive Anodisierung der Schicht 16 hergestellt werden, Kontaktbereiche 18 und 19 vervollständigen den Aufbau.placed, and finally a layer 16 is over the aluminum j insulating layer 17 is applied. The insulating layer 17 is preferably made of silicon dioxide. The layer 17 can 'can also be produced by selective anodizing of the layer 16, contact areas 18 and 19 complete the structure.
j In den Fign. 2 und 3 sind die metallischen Verbindungsleitungen j 5 oben auf der isolierten Oberfläche des Plättchens 1 ange-■ bracht. Zur gleichen Zeit werden auch Anschlußleitungen 20 auf der oberen Oberfläche für die Spannungszufuhr von der Stromversorgungsleitung 4 nach den einzelnen integrierten Schaltungen 2 aufgebracht. Die Leitungen 5 und 20 stellen dabei die dritte Ebene der Metallisierung des Halbleiterplättchens 1 dar,j In FIGS. 2 and 3 are the metallic connecting lines j 5 indicated on top of the insulated surface of the plate 1 brings. At the same time, lead wires 20 are also placed on the upper surface for power supply from the power supply line 4 applied after the individual integrated circuits 2. Lines 5 and 20 represent the third Level of the metallization of the semiconductor wafer 1,
Da die Kanäle 3 außerdem noch eine zweite und möglicherweise eine erste Metallisierungsebene für die Verteilung der Signale enthalten, kann es erwünscht sein, Schritte zu unternehmen, durch die eine unerwünschte Kopplung zwischen den Stromversorgungs-Verbindungsleitungen 5 und der darunterliegenden Verdrahtung vermieden wird. Zu diesem Zweck können die Verbindungleitungen 5 in Fig. 2 durch die in Fign, 6 und 7 dargestellten C-förmigen Verbindungsleitungen 21 ersetzt werden. Zum Schutz und zur Passivierung der Metallisierung 5 (21) und 20, wird die Oberfläche des Halbleiters mit einer Schicht aus Isoliermaterial (nicht gezeigt), beispielsweise aus Siliciumdioxid überzogen. Bohrungen 22 werden dann in die Passivierungsschicht eingeätzt, so daß dadurch ein Kontakt mit der darunterliegenden Metallisierung hergestellt werden kann.Since the channels 3 also contain a second and possibly a first metallization level for the distribution of the signals, It may be desirable to take steps to avoid undesirable coupling between the power supply interconnects 5 and the underlying wiring is avoided. For this purpose, the connecting lines 5 in 2 can be replaced by the C-shaped connecting lines 21 shown in FIGS. For protection and passivation the metallization 5 (21) and 20, the surface of the semiconductor is covered with a layer of insulating material (not shown), for example coated from silicon dioxide. Bores 22 are then etched into the passivation layer, so that as a result, contact can be made with the underlying metallization.
Das Stromversorgungschip 6 wird auf dem Halbleiterplättchen 1 als umgekehrtes Chip nach der sogenannten Flip-Chip-Technik aufgesetzt, wobei die Kontaktflächen des Chips 6 in elektrische Kontaktberührung mit den Kontaktflächen auf dem Halbleiterplättchen kommen, die mit der dritten Ebene der Metallisierung durchThe power supply chip 6 is placed on the semiconductor wafer 1 as an inverted chip using the so-called flip-chip technique, wherein the contact areas of the chip 6 are in electrical contact contact with the contact areas on the semiconductor die come through with the third level of metallization
UK 973 013UK 973 013
609823/06 19609823/06 19
: die Bohrungen 22 in Verbindung stehen. Dabei lassen sich eine Reihe von Verfahren zum Befestigen der Chips einsetzen. Beispielsweise kann ein Kontakt über kleine metallische Kügelchen hergestellt werden, die dann eine elektrisch leitende Verbindung zwischen den Kontaktflächen auf dem Chip 6 und den Kontaktbereichen auf den Leitungen 5 und 20 herstellen,: the holes 22 are in communication. You can use a Use a variety of techniques to attach the chips. For example, contact can be via small metallic balls are produced, which then create an electrically conductive connection between the contact areas on the chip 6 and the contact areas on lines 5 and 20,
Vorzugsweise werden aber die Stromversorgungschips auf demHowever, the power supply chips are preferably on the
j Halbleiterplättchen durch Rückfließen des Lotes befestigt, j wie dies bereits in den britischen Patentschriften 1 298 115, ; 1 159 979 und 1 143 815 beschrieben ist.j semiconductor wafers attached by reflowing the solder, j as already described in British patents 1,298,115 ; 1,159,979 and 1,143,815.
, Betrachtet man kurz Fig. 3, so sieht man, daß die Kontaktbereiche auf der Unterseite des Chips 6 mit LötStützpunkten versehen sindf die beispielsweise aufgedampft sein können, wie dies auch bei den Kontaktbereichen der Leitungen 5 und 20 der Fall ist, wo diese miteinander verbunden werden sollen, Falls eine solche elektrisch leitende Verbindung nicht vorgesehen ist, werden die Lötstützpunkte weggelassen. Das Chip 6 wird dann über dem Plättchen 1 so ausgerichtet, daß die Kontaktflächen übereinander liegen. Der gesamte Aufbau wird aufgeheizt, indem man ihn beispielsweise in einen Ofen einbringt oder einen heißen Gasstrom auf das Chip richtet, wodurch das Lot schmilzt. Durch die Wirkung der Oberflächenspannung trägt das geschmolzene Lot die Chips 6 und richtet sie genau in bezug auf das Plättchen 1 aus. Dann wird der Gesamtaufbau abgekühlt, wodurch die Chips 6 mit dem Plättchen 1 durch Lötverbindungen 23 verbunden sind. Man sieht, daß die an jedem Chip anzuschließende Anzahl von Kontaktbereichen von der Anzahl der der Spannungsversorgung dienenden Anschlußleitungen 20 und der Anzahl der Verbindungsleitungen 5 abhängt (die wiederum praktisch von der Anzahl der unterschiedlichen Spannungen abhängen, die den einzelnen integrierten Schaltungen zugeführt werden müssen),If one briefly looks at FIG. 3, one sees that the contact areas Provided with soldering support points on the underside of the chip 6 are for example vapor-deposited, like this is also the case with the contact areas of the lines 5 and 20, where they are to be connected to one another, if so such an electrically conductive connection is not provided, the soldering terminals are omitted. The chip 6 is then over the plate 1 aligned so that the contact surfaces are one above the other. The entire structure is heated up by placing it in an oven, for example, or directing a stream of hot gas onto the chip, causing the solder to melt. By the action of the surface tension carries the molten solder the chips 6 and directs them precisely with respect to the wafer 1 the end. The overall structure is then cooled, as a result of which the chips 6 are connected to the plate 1 by soldered connections 23. It can be seen that the number of contact areas to be connected to each chip depends on the number of the voltage supply serving connecting lines 20 and the number of connecting lines 5 depends (which in turn practically on the number of different voltages depend on which must be fed to the individual integrated circuits),
Um eine unerwünscht hohe Stromdichte an den Kontaktbereichen zu umgehen, kann es notwendig sein, mehr als einen Kontaktbereich auf jeder Anschlußleitung 20 oder für jede VerbindungsleitungIn order to avoid an undesirably high current density at the contact areas, it may be necessary to have more than one contact area on each connecting line 20 or for each connecting line
UK 973 013UK 973 013
609823/0619609823/0619
- 12 - 2b A vb 1 B- 12 - 2b A vb 1 B
5 zu verwenden.5 to use.
Fig. 7 zeigt eine Draufsicht, aus der die soeben beschriebene Anordnung deutlicher zu erkennen ist, wobei allerdings die Kontaktbereiche des Stromversorgungschips 6 der besseren Klarheit halber hier weggelassen sind. Fig. 8 ist eine Querschnittsansicht längs der Linie VIII-VIII in Fig. 7 und dient der Darstellung der verschiedenen Ebenen der Metallisierung. In Fig. 7 liegt zwischen den Zeilen der einzelnen integrierten Schaltungen 2 ein Teil einer Stromversorgungsleitung, die aus einer C-förmigen Verbindungsleitung 21 und einem Stromversorgungschip 6 bestehen. Anschlußleitungen 20 dienen der Spannungsversorgung von unterhalb des Chips 6 liegenden Kontaktbereichen nach den integrierten Schaltungen 2, Wie man klar aus Fig. 8 erkenntf sind die Anschlußleitungen 20 ein Teil der dritten Metallsierungsebene des Plättchens 1,7 shows a plan view from which the arrangement just described can be seen more clearly, although the contact areas of the power supply chip 6 have been omitted here for the sake of clarity. FIG. 8 is a cross-sectional view along the line VIII-VIII in FIG. 7 and serves to illustrate the various levels of metallization. In FIG. 7, a part of a power supply line, which consists of a C-shaped connecting line 21 and a power supply chip 6, lies between the rows of the individual integrated circuits 2. Leads 20 of the power supply used by the chip 6 lying below contact regions according to the integrated circuits 2, As can be seen clearly from Fig. 8 f are the connecting lines 20, a part of the third Metallsierungsebene of the plate 1,
Um die integrierten Schaltungen 2 herum sind die Eingangs/Ausgangsanschlüsse 24 angeordnet, die Teil der zweiten Metallisierungsebene des Plättchens 1 sind. Zur Darstellung der Verträglichkeit der Stromversorgungschiptechenik mit dem Ersatz fehlerhafter Chips ist ein solches Austauschchip 2R auf dem Plättchen befestigt, das dem Ersatz einer integrierten Schaltung 2 dient, die unbrauchbar war. Dieses als Ersatz dienende Chip 2R "ist spiegelbildlich zu der integrierten Schaltung 2 aufgebaut, die es ersetzen soll (die Darstellung ist in der Zeichnung dabei vereinfacht). Wenn also das Austauschchip 2R umgedreht und, wie dargestelltf befestigt ist, dann sind seine Kontaktbereiche mit den entsprechenden Kontaktbereichen auf dem Halbleiterplättchen 1 ausgerichtet.The input / output connections 24, which are part of the second metallization level of the chip 1, are arranged around the integrated circuits 2. To illustrate the compatibility of the power supply chip technology with the replacement of defective chips, such a replacement chip 2R is attached to the plate, which is used to replace an integrated circuit 2 that was unusable. This serves as a replacement chip 2R "is constructed in mirror image to the integrated circuit 2, which is to replace it (the illustration in the drawing is simplified here). This means that when the exchange chip 2R reversed and, f as shown attached, then their contact areas with aligned with the corresponding contact areas on the semiconductor wafer 1.
Zweckmäßigerweise wird man das Ersatzchip 2R und die Stromversorgungschips 6 gleichzeitig durch Rückfließenlassen des Lotes mit dem Halbleiterplättchen verbinden, wie dies im Zusammenhang mit Fig. 8 beschrieben wurde. Das Plättchen 1 ist mit einer Schicht 25 aus dielektrischem Material, beispielsweiseConveniently, one gets the replacement chip 2R and the power supply chips 6 at the same time by allowing the solder to flow back to the semiconductor wafer, as described in connection with this with FIG. 8 was described. The plate 1 is covered with a layer 25 of dielectric material, for example
UK 973 013UK 973 013
6 0 9 8 2 3/0 6-^9 fol#6 0 9 8 2 3/0 6- ^ 9 fol #
ORIQJiSlAL INSPECTEDORIQJiSlAL INSPECTED
2 b U ; >3 1 8 2 b U; > 3 1 8
Siliciumdioxid überzogen, das die Oberfläche des Halbleiter- j plättchens schützt und außerdem die erste Metallisierungsebene ■ 26, die beispielsweise aus Aluminium besteht, trägt. Die Metall!- j sierungsebene 26 ist natürlich an verschiedenen Punkten über \ nicht dargestellte öffnungen oder Bohrungen in der Schicht 25 ! mit der Oberfläche des Halbleiterplättchens verbunden. Eine j zweite Schicht 27 aus dielektrischem Material überdeckt die j erste Ebene der Metallisierung 26. Auf der dielektrischen Schicht j 27 ist eine zweite Metallisierungsebene 28 vorgesehen, die die Eingangs/Ausgangsanschlüsse 24 enthält. In der in Fig, 8 gezeigten Anordnung ist der Eingangs/Ausgangsanschluß 24 außerhalb der integrierten Schaltung 2 mit der ersten Metallisierungsebene verbunden. Selbstverständlich kann eine derartige Verbindung auch innerhalb der integrierten Schaltung 2 hergestellt sein.Silicon dioxide coated, which protects the surface of the semiconductor wafer and also bears the first metallization level, which is made of aluminum, for example. The metal layer 26 is of course at various points via openings or bores ( not shown) in the layer 25! connected to the surface of the semiconductor die. A j second layer 27 of dielectric material covers the j first level of the metallization 26. A second metallization level 28, which contains the input / output connections 24, is provided on the dielectric layer j 27. In the arrangement shown in FIG. 8, the input / output connection 24 is connected outside the integrated circuit 2 to the first metallization level. Such a connection can of course also be established within the integrated circuit 2.
Die Metallisierungsebene 28 ist von einer Schicht 29 aus dielektrischem Material überzogen, das die dritte Metallisierungsebene 30 auf seiner Oberfläche trägt. Die dritte MetallisierungsebeneThe metallization level 28 is comprised of a layer 29 of dielectric Coated material that carries the third metallization level 30 on its surface. The third level of metallization
30 enthält die Verbindungsleitungen 5 (in Fig. 8 nicht gezeigt) und die Anschlußleitungen 20, von denen eine eine Verbindung zwischen dem Eingangs/Ausgangsanschluß 24 und dem Kontaktbereich30 contains the connecting lines 5 (not shown in Fig. 8) and the connecting lines 20, one of which is a connection between the input / output terminal 24 and the contact area
31 herstellt. Das ganze wird abschließend mit einer Schicht 32 aus dielektrischem Material überzogen, die dem Korrosionsschutz dient. Die verschiedenen Metallisierungsebenen 26, 28 und 30 sowie die verschiedenen dielektrischen Schichten 25, 27, 29 und31 manufactures. The whole thing is finally covered with a layer 32 Covered with dielectric material, which serves to protect against corrosion. The different metallization levels 26, 28 and 30 as well as the various dielectric layers 25, 27, 29 and
32 können genau wie die in diesen Schichten erforderlichen öffnungen und Bohrungen in üblicher Weise hergestellt werden. Normalerweise bestehen die Metallisierungen aus Aluminium und die dielektrischen Schichten bestehen aus Siliciumdioxid,32 can just like the openings required in these layers and bores are made in the usual way. Usually the metallizations consist of aluminum and the dielectric layers consist of silicon dioxide,
Der Kontaktbereich 31 für den Stromversorgungschip 6 und der Kontakt 33 für den Austauschip 2R können entweder aus einer einzigen Schicht aus Metall oder aus einer zusammengesetzten Schicht aus Metall bestehen. Die freiliegende Oberfläche soll dabei durch das hier zu benutzende Lot 23 benetzbar sein. Der Kontakt 18 auf dem Chip 6, der Kontakt 33' auf dem Chip 2R undThe contact area 31 for the power supply chip 6 and the contact 33 for the replacement chip 2R can either consist of one single layer of metal or a composite layer of metal. The exposed surface should be be wettable by the solder 23 to be used here. Contact 18 on chip 6, contact 33 'on chip 2R and
UK 973 013UK 973 013
609823/0619 ORIGINAL INSPECTED609823/0619 ORIGINAL INSPECTED
die Kontakte 31 und 33 auf dem Plättchen 1 werden beispielsweise durch Aufdampfen mit einer Schicht aus Lot überzogen. Die Chips 6 und 2R werden dann über dem Plättchen 1 in Position gebracht, und an jedem Kontakt wird eine geringe Menge Flußmittel aufgebracht. Anschließend werden die Chips durch Rückfließen des Lotes befestigt. Da das geschmolzene Lot die Kontakte benetzt/ die umgebenden Bereiche jedoch allerhöchstens teilweise benetzt, bewirkt die Oberflächenspannung des geschmolzenen Lotes, daß die Chips freitragend befestigt werden. Beim Abkühlen der Anordnung verfestigt sich das Lot und bildet die Lötverbindungen 23 zwischen Chips und Halbleiterplättchen, Eine geringfügige fehlerhafte Ausrichtung kann bei geschmolzenem Lot durch die Wirkung der Oberflächenspannung korrigiert werden.the contacts 31 and 33 on the wafer 1 are for example covered with a layer of solder by vapor deposition. The chips 6 and 2R are then in position over the chip 1 and a small amount of flux is applied to each contact. Subsequently, the chips are reflowed through attached to the plumb bob. Since the molten solder wets the contacts / the surrounding areas at most partially wetted, the surface tension of the molten solder causes the chips to be attached in a self-supporting manner. When the Arrangement solidifies the solder and forms the soldered connections 23 between chips and semiconductor wafers, a minor one Incorrect alignment can be corrected when the solder is molten by the action of surface tension.
Fig, 9 zeigt ein Blockschaltbild zur Darstellung der Stromversorgungsleitung 4 auf dem Halbleiterplättchen 1, Die Lasten 1 bis 4 stellen dabei die verschiedenen integrierten Schaltungen 2 dar, die Blocks ML stellen die metallischen Leitungen 5 oder 21 dar, ein Block 1/2 BC stellt die Hälfte eines Chips 6 und der Block 11 die von den Chips 6 nach den integrierten Schaltungen 2 führenden Anschlußleitungen 20 dar, '<■ 9 shows a block diagram to show the power supply line 4 on the semiconductor wafer 1. The loads 1 to 4 represent the various integrated circuits 2, the blocks ML represent the metallic lines 5 or 21, and a block 1/2 BC represents the Half of a chip 6 and the block 11 represent the connecting lines 20 leading from the chips 6 to the integrated circuits 2, '<■
In Fig, 10 ist ein Ersatzschaltbild gezeigt, bei dem die ver- jAn equivalent circuit diagram is shown in FIG
schiedenen Werte für die Widerständef Induktivitäten und Kapazi- ]different values for the resistances f inductances and capacitances]
täten einer bestimmten Ausführungsform einer Stromversorgungs- · leitung dargestellt sind. Innerhalb jeder Anschlußleitung Factivities of a specific embodiment of a power supply line are shown. Within each connection line F
stellt der Abschnitt F1 die Verbindung von der Stromversorgungs- jsection F 1 provides the connection from the power supply j
leitung und ihren Anschlüssen nach durchmetallisierten Bohrungen ' line and its connections according to plated through holes '
in der dritten Metallisierungsebene dar, F" stellt die Verbin- !in the third metallization level, F "represents the connection!
dung der ersten Metallisierungsebene mit der integrierten Schal- i tion of the first metallization level with the integrated circuit i
tung und F1'1 die Metallisierung innerhalb der integrierten jtion and F 1 ' 1 the metallization within the integrated j
Schaltung dar. Die hier gegebenen Werte der einzelnen Schaltele- ;Circuit. The values given here for the individual switching elements;
mente sind nur ein Beispiel und ergeben sich dann, wenn jedes ; Stromversorgungschip aus einem Siliciumplättchen von 6,35 χ 13,3351ments are only an example and arise when each ; Power supply chip made from a silicon wafer of 6.35 × 13.3351
mm besteht, das zwei Aluminiumschichten von 6f35 χ 12,7 mm trägt, imm is, the two aluminum layers of 6 f χ 35 12.7 mm bears i
die durch eine 6,35 u starke Schicht aus Aluminiumoxid getrennt jseparated by a 6.35 u thick layer of aluminum oxide j
UK 973 013UK 973 013
609823/0619609823/0619
-15- 2 6 4 2 5 18-15- 2 6 4 2 5 18
sind, wobei die Aluminiumschichten einen spezifischen Widerstand von 10 Milliohm/Quadrat aufweisen. Die Verbindungsleitungen sollen hierbei, wie in Fig. 6 gezeigt, C-förmig sein und die Abmessungen S = 6,096 mm, W= 2,54 mm, L = 3,556 mm und t = 0,254 mm aufweisen, wobei der spezifische Flächenwiderstand der Metallisierung wiederum 10 Milliohm/Quadrat sein soll. An der Kante des Plättchens soll die Anschlußleitung eine Breite von 2,54 mm und eine Länge von 3,81 mm aufweisen. Die Anschlußlei- : tungen sollen eine Breite von 0,508 mm und eine Länge von 2,54The aluminum layers have a resistivity of 10 milliohms / square. The connecting lines should here, as shown in Fig. 6, be C-shaped and the dimensions S = 6.096 mm, W = 2.54 mm, L = 3.556 mm and t = 0.254 mm, the specific sheet resistance of the metallization should again be 10 milliohms / square. At the At the edge of the plate, the connection line should have a width of 2.54 mm and a length of 3.81 mm. The connecting line : lines should have a width of 0.508 mm and a length of 2.54
mm von dem Anschluß des Stromversorgungschips nach dem Anschluß der integrierten Schaltung aufweisen. Die Verbindung zwischen dem Anschluß der integrierten Schaltung und der Kante dieser Schaltung soll 0,6858 mm lang und 0,508 mm breit sein.mm from the connection of the power supply chip after the connection of the integrated circuit. The connection between the connection of the integrated circuit and the edge of this circuit should be 0.6858 mm long and 0.508 mm wide.
Da die hier beschriebene Stromversorgungsleitung als übertragungsleitung anzusehen ist, eignet sie sich insbesondere für integrierte Schaltungen, die impulsmäßig mit Strom versorgt werden f anstelle eines ständig anliegenden Gleichspannungspotentials Bei der Auswahl der isolierenden Schichten auf den Stromverteilungschips, welche die beiden Metallisierungsebenen voneinander trennt, sollte darauf geachtet werden, daß zwischen den beiden Metallisierungsebenen eine möglichst hohe Kapazität entsteht. Wie bereits erwähnt, ist Aluminiumoxid sehr gut brauchbar, obgleich Glas, Siliciumdioxidf Bariumtitanat oder andere Dielektrika ebenfalls verwendbar sind.Since the power supply line as described herein is to be regarded as a transmission line, it is particularly suitable for integrated circuits which are pulse energized f, instead of a continuously applied DC potential in the selection of the insulating layers on the current distribution chips, which separates the two metallization planes from each other, should be ensured that the highest possible capacitance is created between the two metallization levels. As mentioned earlier, alumina is very useful, although glass, silica f barium titanate or other dielectrics are also useful.
Obgleich hier ein Halbleiterplättchen beschrieben wurder in dem eine vollständige integrierte Schaltung durch ein Austauschchip ersetzt worden ist, so ist doch ohne weiteres klar, daß zur Überwindung einiger sich bei der Herstellung bei der Ausbeute ergebender Probleme auch eine gewisse Redundanz in die eigentlichen integrierten Schaltungen 2 mit eingebaut werden kann. Man würde dann eine spezifische Stromversorgung für die einzelnen integrierten Schaltungen 2 benötigen, was sich jedoch mit dem hier beschriebenen Stromversorgungssystem ohne weiteres durchführen läßt,Although here a semiconductor wafer r has been described in which a complete integrated circuit has been replaced by a replacement chip, it is clear without further ado that to overcome some in the production in yield arising problems, a certain redundancy in the actual integrated circuits 2 can be built in. A specific power supply would then be required for the individual integrated circuits 2, but this can easily be carried out with the power supply system described here,
UK 973 013UK 973 013
609823/061 9609823/061 9
Die Anschlußleitungen 20 können dabei in den Kanälen 3 hergestellt und mit beliebigen Eingabe/Ausgabeanschlüssen rund um die integrierte Schaltung herum verbunden werden, an denen eine Stromversorgung erforderlich ist. Nicht benutzte Anschlußleitungen werden dadurch nicht mit den Stromversorgungschips 6 verbunden, daß an den nicht zu beschaltenden Kontaktflächen 18 und 31 keine Lötverbindung vorgesehen wird.The connecting lines 20 can be produced in the channels 3 and connected to any input / output terminals around the integrated circuit to which a Power supply is required. Unused connection lines are not connected to the power supply chips 6, that no soldered connection is provided on the contact surfaces 18 and 31 that are not to be wired.
Die hier dargestellten Stromversorgungschips liefern jeweils die notwendigen Betriebsspannungen für vier integrierte Schaltungen 2. Selbstverständlich kann man, wenn man die Chips langer macht, mehr als zwei dieser integrierten Schaltungen überspannen, so daß sechs oder acht integrierte Schaltungen durch ein Stromversorgungschip mit Betriebsspannungen versorgt werden können. Die Anzahl der von jedem Stromversorgungschip mit Betriebsspannungen zu versorgenden integrierten Schaltungen hängt lediglich davon ab, ob man derartige Chips herstellen und verarbeiten kann.The power supply chips shown here each provide the necessary operating voltages for four integrated circuits 2. Of course, if you make the chips longer, you can span more than two of these integrated circuits, so that six or eight integrated circuits can be supplied with operating voltages by one power supply chip. The number of integrated circuits to be supplied with operating voltages from each power supply chip merely depends depends on whether such chips can be manufactured and processed.
Diese Stromversorgungschips haben von sich aus eine sehr niedrige Induktivität, da die spannungsführenden Leitungen und die Erd- oder Masseleitungen einen Abstand von 5 bis 10 pn voneinander haben, was von der Dicke der verwendeten Isolierung abhängt. Wegen der hier verwendeten dickeren Metallisierung hat man längs der Stromversorgungschips nur einen geringen Spannungsabfall, Außerdem kann die Chipmetallsierung großflächig ausgeführt sein, so daß sich dadurch ebenfalls der Widerstand herabsetzen läßt, ohne daß man dabei die bei großflächigen Metallisierungen auf Halbleiterplättchen durch Bildung feinster Poren (pinhole-Effekt) auftretenden Schwierigkeiten zu befürchten hat. Außerdem sieht man, daß die Verwendung der einzelnen Stromversorgungschips eine verteilte Entkopplung liefert, daß jeder Stromversorgungschip als Kapazität wirkt: mit einer aus Aluminiumoxid bestehenden 10 pn starken Isolationsschicht ist eine Kapazität von 960 pF möglich.These power supply chips inherently have a very low inductance, since the live lines and the Earth or ground lines have a distance of 5 to 10 pn from each other which depends on the thickness of the insulation used. Because of the thicker metallization used here, one has lengthways the power supply chips only have a small voltage drop, in addition, the chip metallization can be carried out over a large area, so that the resistance can also be reduced in this way without the need for large-area metallizations Semiconductor platelets through the formation of very fine pores (pinhole effect) has to fear arising difficulties. It can also be seen that the use of the individual power supply chips is a Distributed decoupling provides that each power supply chip acts as a capacitance: with one made of alumina 10 pn thick insulation layer has a capacitance of 960 pF possible.
UK 973 013UK 973 013
6 0 9 8 2 3/0 6-4-9 <b1i»6 0 9 8 2 3/0 6-4-9 <b1i »
- 17 - 2b; b IB- 17 - 2b; b IB
Fig. 11 zeigt, wie ein vollständiges Halbleiterplättchen 1 auf einem ringförmigen Träger 34 befestigt werden kann. Ein Entkoppelkondensator 35 (beispielsweise 5 uf) ist zwischen den metallisierten Leiterbahnen 36 und 37 auf dem Träger 34 befestigt. Die Leiterbahnen 38 und 39 auf dem Plättchen 1 werden mit den peripheren Schaltkreisen 40 verbunden, die beispielsweise Treiberschaltungen enthalten können, die Leistung an die Stromversorgungsleitungen 4 abgeben. Brücken 41 und 42 verbinden die Leitungen 36 und 37 mit den Leitungen 38 bzw. 39 über den Spalt 43 zwischen dem Plättchen 1 und dem Träger 34.FIG. 11 shows how a complete semiconductor wafer 1 can be fastened on an annular carrier 34. A decoupling capacitor 35 (for example 5 uf) is fastened between the metallized conductor tracks 36 and 37 on the carrier 34. the Conductor tracks 38 and 39 on the plate 1 are with the peripheral Circuits 40 connected, which may contain, for example, driver circuits, the power to the power supply lines 4 submit. Bridges 41 and 42 connect lines 36 and 37 to lines 38 and 39, respectively, across the gap 43 between the plate 1 and the carrier 34.
Es wurde also ein sehr flexibles Stromverteilungsnetzwerk beschrieben f das sich sehr gut an die besonderen Bedürfnisse von integrierten Schaltungen anpassen läßt, Durch die Verwendung von Stromversorgungschips lassen sich für den größeren Teil des Stromverteilungsnetzwerks die der Stromversorgung dienenden Leitungen in unmittelbarer Nähe zu den Masseleitungen oder Erdverbindungen anbringen.It was f thus described a highly flexible power distribution network which can be very well adapted to the special needs of integrated circuits through the use of power management chips of the power distribution network can be for the greater part of the serving of the power supply lines in the immediate vicinity attach to ground lines or ground connections .
ORIQiNAL INSFECTEDORIQiNAL INSFECTED
ÜK 973 013ÜK 973 013
609823/0619609823/0619
Claims (1)
welches mit einer ersten Metallisierungsschicht (8) mit einer darüberliegenden isolierenden Schicht (9; 15) und einer zweiten Metallisierungsschicht (10; 16) sowie einer isolierenden Schutzschicht (11; 17) überzogen ist.(6) consists of a chip (7) made of semiconductor material,
which is coated with a first metallization layer (8) with an overlying insulating layer (9; 15) and a second metallization layer (10; 16) and an insulating protective layer (11; 17).
die erste Metallisierungsschicht aus Aluminium besteht,6, power supply system according to claim 5, characterized in that the semiconductor material made of silicon and
the first metallization layer consists of aluminum,
mehreren voneinander getrennten Leiterbahnen besteht,
über die unterschiedliche Spannungen zuführbar sind.8, power supply system according to claim 7, characterized in that the second metallization layer consists of
consists of several separate conductor tracks,
Via which different voltages can be supplied.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB50342/74A GB1487945A (en) | 1974-11-20 | 1974-11-20 | Semiconductor integrated circuit devices |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2542518A1 true DE2542518A1 (en) | 1976-08-12 |
| DE2542518B2 DE2542518B2 (en) | 1977-05-12 |
| DE2542518C3 DE2542518C3 (en) | 1980-04-30 |
Family
ID=10455562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752542518 Granted DE2542518B2 (en) | 1974-11-20 | 1975-09-24 | POWER SUPPLY SYSTEM FOR HIGHLY INTEGRATED SEMICONDUCTOR CIRCUITS |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4021838A (en) |
| JP (1) | JPS572183B2 (en) |
| CA (1) | CA1038086A (en) |
| CH (1) | CH594290A5 (en) |
| DE (1) | DE2542518B2 (en) |
| ES (1) | ES442615A1 (en) |
| FR (1) | FR2292336A1 (en) |
| GB (1) | GB1487945A (en) |
| IT (1) | IT1042696B (en) |
| NL (1) | NL7513483A (en) |
| SE (1) | SE401754B (en) |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915183B2 (en) * | 1976-08-16 | 1984-04-07 | 株式会社日立製作所 | matrix wiring board |
| EP0007993A1 (en) * | 1978-07-12 | 1980-02-20 | Siemens Aktiengesellschaft | Conductor plate for mounting and electrically connecting semiconductor chips |
| US4516123A (en) * | 1982-12-27 | 1985-05-07 | At&T Bell Laboratories | Integrated circuit including logic array with distributed ground connections |
| GB2137807B (en) * | 1983-04-05 | 1987-08-12 | Plessey Co Plc | A semiconductor component and method of manufacture |
| US4575745A (en) * | 1983-06-21 | 1986-03-11 | Rca Corporation | Tailorable standard cells and method for tailoring the performance of IC designs |
| US4583111A (en) * | 1983-09-09 | 1986-04-15 | Fairchild Semiconductor Corporation | Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients |
| US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
| US4920454A (en) * | 1983-09-15 | 1990-04-24 | Mosaic Systems, Inc. | Wafer scale package system and header and method of manufacture thereof |
| US4649417A (en) * | 1983-09-22 | 1987-03-10 | International Business Machines Corporation | Multiple voltage integrated circuit packaging substrate |
| US4833521A (en) * | 1983-12-13 | 1989-05-23 | Fairchild Camera & Instrument Corp. | Means for reducing signal propagation losses in very large scale integrated circuits |
| WO1985003804A1 (en) * | 1984-02-21 | 1985-08-29 | Mosaic Systems, Inc. | Wafer scale package system and header and method of manufacture thereof |
| WO1985003805A1 (en) * | 1984-02-21 | 1985-08-29 | Mosaic Systems, Inc. | Monolithic wafer having interconnection system including programmable interconnection layer |
| JPS61111561A (en) * | 1984-10-05 | 1986-05-29 | Fujitsu Ltd | Semiconductor device |
| US4996584A (en) * | 1985-01-31 | 1991-02-26 | Gould, Inc. | Thin-film electrical connections for integrated circuits |
| US4845542A (en) * | 1987-03-19 | 1989-07-04 | Unisys Corporation | Interconnect for layered integrated circuit assembly |
| US4910574A (en) * | 1987-04-30 | 1990-03-20 | Ibm Corporation | Porous circuit macro for semiconductor integrated circuits |
| US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
| JPH01225137A (en) * | 1988-03-04 | 1989-09-08 | Toshiba Corp | Semiconductor integrated circuit device |
| GB2249428A (en) * | 1988-08-11 | 1992-05-06 | Plessey Co Plc | Connections for led arrays |
| US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| US5021869A (en) * | 1988-12-27 | 1991-06-04 | Hewlett-Packard Company | Monolithic semiconductor chip interconnection technique and arrangement |
| DE68916784T2 (en) * | 1989-04-20 | 1995-01-05 | Ibm | Integrated circuit pack. |
| JP2585799B2 (en) * | 1989-06-30 | 1997-02-26 | 株式会社東芝 | Semiconductor memory device and burn-in method thereof |
| AU634334B2 (en) * | 1990-01-23 | 1993-02-18 | Sumitomo Electric Industries, Ltd. | Packaging structure and method for packaging a semiconductor device |
| US5068715A (en) * | 1990-06-29 | 1991-11-26 | Digital Equipment Corporation | High-power, high-performance integrated circuit chip package |
| US5434453A (en) * | 1991-04-26 | 1995-07-18 | Hitachi, Ltd. | Semiconductor integrated circuit device and computer system using the same |
| US5185652A (en) * | 1991-05-28 | 1993-02-09 | Ncr Corporation | Electrical connection between buses on a semiconductor integrated circuit |
| JPH05183019A (en) * | 1991-12-27 | 1993-07-23 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| DE4222402A1 (en) * | 1992-07-08 | 1994-01-13 | Daimler Benz Ag | Arrangement for the multiple wiring of multi-chip modules |
| US5454160A (en) * | 1993-12-03 | 1995-10-03 | Ncr Corporation | Apparatus and method for stacking integrated circuit devices |
| FR2718571B1 (en) * | 1994-04-08 | 1996-05-15 | Thomson Csf | Semiconductor hybrid component. |
| US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
| US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
| JPH08298269A (en) * | 1995-04-25 | 1996-11-12 | Toshiba Microelectron Corp | Semiconductor device and manufacture thereof |
| US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
| US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
| US5773897A (en) * | 1997-02-21 | 1998-06-30 | Raytheon Company | Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps |
| US6365975B1 (en) | 1997-04-02 | 2002-04-02 | Tessera, Inc. | Chip with internal signal routing in external element |
| US6687842B1 (en) | 1997-04-02 | 2004-02-03 | Tessera, Inc. | Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element |
| US5815427A (en) * | 1997-04-02 | 1998-09-29 | Micron Technology, Inc. | Modular memory circuit and method for forming same |
| US6539484B1 (en) * | 1997-12-18 | 2003-03-25 | Intel Corporation | Configurable power distribution circuit |
| US6310400B1 (en) * | 1997-12-29 | 2001-10-30 | Intel Corporation | Apparatus for capacitively coupling electronic devices |
| JP3957237B2 (en) * | 1998-01-19 | 2007-08-15 | 富士通株式会社 | Integrated circuit device module |
| US6423623B1 (en) | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
| US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
| US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
| US8178435B2 (en) | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| US8421158B2 (en) * | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
| US6869870B2 (en) * | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
| US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
| US6611050B1 (en) | 2000-03-30 | 2003-08-26 | International Business Machines Corporation | Chip edge interconnect apparatus and method |
| US6624522B2 (en) | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
| US7119447B2 (en) | 2001-03-28 | 2006-10-10 | International Rectifier Corporation | Direct fet device for high frequency application |
| US6930397B2 (en) * | 2001-03-28 | 2005-08-16 | International Rectifier Corporation | Surface mounted package with die bottom spaced from support board |
| US7476964B2 (en) * | 2001-06-18 | 2009-01-13 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
| US6582990B2 (en) | 2001-08-24 | 2003-06-24 | International Rectifier Corporation | Wafer level underfill and interconnect process |
| US6759275B1 (en) * | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US6784540B2 (en) | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
| TW584950B (en) * | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| US6617679B2 (en) * | 2002-02-08 | 2003-09-09 | Advanced Energy Industries, Inc. | Semiconductor package for multiple high power transistors |
| US7397137B2 (en) * | 2002-07-15 | 2008-07-08 | International Rectifier Corporation | Direct FET device for high frequency application |
| US7579697B2 (en) | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
| JP3828473B2 (en) * | 2002-09-30 | 2006-10-04 | 株式会社東芝 | Multilayer semiconductor device and manufacturing method thereof |
| US6841865B2 (en) * | 2002-11-22 | 2005-01-11 | International Rectifier Corporation | Semiconductor device having clips for connecting to external elements |
| WO2004077525A2 (en) * | 2003-02-25 | 2004-09-10 | Tessera, Inc. | Ball grid array with bumps |
| US8368150B2 (en) * | 2003-03-17 | 2013-02-05 | Megica Corporation | High performance IC chip having discrete decoupling capacitors attached to its IC surface |
| TWI236763B (en) * | 2003-05-27 | 2005-07-21 | Megic Corp | High performance system-on-chip inductor using post passivation process |
| US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
| US7453157B2 (en) * | 2004-06-25 | 2008-11-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US7355282B2 (en) * | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| US7423346B2 (en) * | 2004-09-09 | 2008-09-09 | Megica Corporation | Post passivation interconnection process and structures |
| US7999379B2 (en) * | 2005-02-25 | 2011-08-16 | Tessera, Inc. | Microelectronic assemblies having compliancy |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| US7524701B2 (en) * | 2005-04-20 | 2009-04-28 | International Rectifier Corporation | Chip-scale package |
| US7230333B2 (en) | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
| TWI365516B (en) | 2005-04-22 | 2012-06-01 | Int Rectifier Corp | Chip-scale package |
| TWI330863B (en) * | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
| CN102157494B (en) | 2005-07-22 | 2013-05-01 | 米辑电子股份有限公司 | Wiring assembly |
| US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
| JP4795883B2 (en) * | 2006-07-21 | 2011-10-19 | 株式会社日立ハイテクノロジーズ | Pattern inspection / measurement equipment |
| JP4116055B2 (en) * | 2006-12-04 | 2008-07-09 | シャープ株式会社 | Semiconductor device |
| US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
| US20080150101A1 (en) * | 2006-12-20 | 2008-06-26 | Tessera, Inc. | Microelectronic packages having improved input/output connections and methods therefor |
| US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
| JP5102726B2 (en) * | 2008-09-08 | 2012-12-19 | ラピスセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
| US8729474B1 (en) * | 2009-10-09 | 2014-05-20 | Flir Systems, Inc. | Microbolometer contact systems and methods |
| US9658111B2 (en) * | 2009-10-09 | 2017-05-23 | Flir Systems, Inc. | Microbolometer contact systems and methods |
| US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
| US8810006B2 (en) * | 2012-08-10 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer system and method |
| JP6427747B1 (en) * | 2017-05-17 | 2018-11-28 | 株式会社野田スクリーン | Thin film capacitor structure and semiconductor device having the thin film capacitor structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1112992A (en) * | 1964-08-18 | 1968-05-08 | Texas Instruments Inc | Three-dimensional integrated circuits and methods of making same |
| FR1564787A (en) * | 1968-03-04 | 1969-04-25 | ||
| US3638202A (en) * | 1970-03-19 | 1972-01-25 | Bell Telephone Labor Inc | Access circuit arrangement for equalized loading in integrated circuit arrays |
| US3947840A (en) * | 1974-08-16 | 1976-03-30 | Monsanto Company | Integrated semiconductor light-emitting display array |
-
1974
- 1974-11-20 GB GB50342/74A patent/GB1487945A/en not_active Expired
-
1975
- 1975-09-19 IT IT27418/75A patent/IT1042696B/en active
- 1975-09-24 DE DE19752542518 patent/DE2542518B2/en active Granted
- 1975-10-01 FR FR7530732A patent/FR2292336A1/en active Granted
- 1975-10-20 US US05/623,878 patent/US4021838A/en not_active Expired - Lifetime
- 1975-10-21 SE SE7511787A patent/SE401754B/en not_active IP Right Cessation
- 1975-10-27 CA CA238,426A patent/CA1038086A/en not_active Expired
- 1975-11-05 JP JP13220775A patent/JPS572183B2/ja not_active Expired
- 1975-11-14 ES ES442615A patent/ES442615A1/en not_active Expired
- 1975-11-17 CH CH1484175A patent/CH594290A5/xx not_active IP Right Cessation
- 1975-11-18 NL NL7513483A patent/NL7513483A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS572183B2 (en) | 1982-01-14 |
| IT1042696B (en) | 1980-01-30 |
| CH594290A5 (en) | 1978-01-13 |
| CA1038086A (en) | 1978-09-05 |
| US4021838A (en) | 1977-05-03 |
| SE401754B (en) | 1978-05-22 |
| JPS5171790A (en) | 1976-06-21 |
| FR2292336B1 (en) | 1977-12-16 |
| DE2542518C3 (en) | 1980-04-30 |
| GB1487945A (en) | 1977-10-05 |
| NL7513483A (en) | 1976-05-24 |
| FR2292336A1 (en) | 1976-06-18 |
| ES442615A1 (en) | 1977-04-16 |
| DE2542518B2 (en) | 1977-05-12 |
| SE7511787L (en) | 1976-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2542518A1 (en) | POWER SUPPLY SYSTEM FOR HIGHLY INTEGRATED SEMICONDUCTOR CIRCUITS | |
| DE4325668C2 (en) | Multilevel wiring substrate and semiconductor device using it | |
| DE69735589T2 (en) | Production method for a thermoelectric module | |
| DE69827687T2 (en) | Integrated circuit carrier and its manufacture | |
| DE1933547A1 (en) | Connection device for semiconductor elements | |
| DE2752438C2 (en) | Integrated circuit carrier | |
| DE19648728C2 (en) | Semiconductor device, stack of semiconductor devices, and method for their manufacture | |
| EP0035093B1 (en) | Arrangement for packing several fast-switching semiconductor chips | |
| DE4301915C2 (en) | Multi-chip semiconductor device | |
| DE19755954B4 (en) | Leadframe structure, this semiconductor device using and manufacturing method thereof | |
| EP0022176B1 (en) | Integrated-circuit chips module | |
| DE3724703A1 (en) | DECOUPLING CAPACITOR FOR CIRCUIT COMPONENTS WITH GRID-SHAPED CONTACT PIN ARRANGEMENTS AND EXISTING DECOUPLING ARRANGEMENTS THEREOF | |
| DE4000089C2 (en) | ||
| WO2005091366A2 (en) | Semiconductor module comprising a coupling substrate and associated production method | |
| DE19714470A1 (en) | Multichip interconnection for multichip module containing programmable logic component | |
| DE3408747A1 (en) | UNIVERSALLY APPLICABLE ARRANGEMENT OF COMPONENTS FOR VARIABLE CIRCUIT | |
| EP0878026B1 (en) | Led matrix | |
| DE4027072A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE2510757C2 (en) | Process for the production of carrier substrates for highly integrated semiconductor circuit chips | |
| DE2523221C2 (en) | ||
| DE19517367A1 (en) | Method for connecting the output areas of an integrated circuit chip and multi-chip module obtained in this way | |
| DE2103064A1 (en) | Device for the production of modular elements | |
| DE10122931A1 (en) | Semiconductor module | |
| DE10153666B4 (en) | High density contact assembly and method of arranging contacts | |
| DE19934560B4 (en) | Photovoltaic module with integrated series-connected cells and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |