DE2359152A1 - Anordnung von integrierten schaltungen - Google Patents

Anordnung von integrierten schaltungen

Info

Publication number
DE2359152A1
DE2359152A1 DE2359152A DE2359152A DE2359152A1 DE 2359152 A1 DE2359152 A1 DE 2359152A1 DE 2359152 A DE2359152 A DE 2359152A DE 2359152 A DE2359152 A DE 2359152A DE 2359152 A1 DE2359152 A1 DE 2359152A1
Authority
DE
Germany
Prior art keywords
connections
integrated circuits
arrangement
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2359152A
Other languages
English (en)
Other versions
DE2359152C2 (de
Inventor
Eugene Edward Cass
Robert Martin Gustafson
Paul Martin Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2359152A1 publication Critical patent/DE2359152A1/de
Application granted granted Critical
Publication of DE2359152C2 publication Critical patent/DE2359152C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Amtliches Aktenzeichen;
Neuanmeldung
Aktenzeichen der Anmeld.s Docket FI 972 036
Anordnung von integrierten Schaltungen
Die Erfindung betrifft eine Anordnung von integrierten Schaltungen auf einem Halbleiterplättchen, bei welcher die integrierten Schaltungen jeweils durch das Halbleiterplättchen'hindurch ragende Anschlüsse aufweisen, die mit entsprechenden Gegenstücken eines Substrates verbindbar sind und gleichzeitig- zur mechanischen Befestigung des, Halbleiterplättchens auf dem Substrat dienen.
Anschlüsse dieser Art dienen zum Beispiel dazu, die integrierten Schaltungen mit anderen elektrischen Bauelementen, beispielsweise den integrierten Schaltungen von anderen Halbleiterplättchen zu verbinden. Sie können als Stromzufuhrungsleitungen verwendet werden, dienen aber auch zur Durchführung von Prüfungen vor dem Zusammenbau des Halbleiterplättchens mit dem Substrat.
Zur Durchführung von Tests werden Tastspitzen in Kontakt mit den Anschlüssen gebracht, und nach Herstellung des Ohmschen Kontaktes mit den Anschlüssen werden den Tastspitzen entsprech-
FI 972 036
409826/0717
ende Spannungen und Ströme zugeführt.
Bisher wurden die Anschlüsse entlang des Umfangs des Halbleiterplättchens in Rechtecken angeordnet. Das hatte zur Folge, daß bei Änderungen der Größe des Halbleiterplättchens auch die Lage der Anschlüsse geändert wurde, so daß bei jeder Änderung dieser Art ein neues Prüfwerkzeug mit anderen Tastspitzen erforderlich war. Ebenso ergab sich bei Änderungen der Schaltungen auf einem Halbleiterplättchen eine neue Lage der Anschlüsse, die wiederum ein neues Prüfwerkzeug mit anderen Tastspitzen erforderlich machte.
Die rechteckige Anordnung der Anschlüsse auf dem Halbleiterplättchen bedingt, daß zwischen den Tastspitzen ein bestimmter Winkelabstand eingehalten werden muß, durch den die Anzahl der auf einem Halbleiterplättchen unterzubringenden Anschlüsse begrenzt wird. Damit wird aber auch die Anzahl der integrierten
Schaltungen, die auf dem Halbleiterplättchen' untergebracht werden können, begrenzt.
Diese auf Halbleiterplättchen angeordneten integrierten Schaltungen werden vornehmlich in Computern verwendet. Bei diesen Maschinen tritt im Betrieb eine beträchtliche Änderung der Temperatur auf, die zur Folge hat, daß wegen des Unterschiedes der thermischen Ausdehnungskoeffizienten zwischen dem Halbleiterplättchen und dem Substrat die Anschlüsse, die das Halbleiterplättchen mit dem Substrat verbinden, einer Shear-Belastung ausgesetzt sind. Diese durch thermische Ursachen bedingte Shear-Belastung der einzelnen Anschlüsse hängt vom Abstand des Anschlusses vom Mittelpunkt des Halbleiterplättchens ab, da der Mittelpunkt des Halbleiterplättchens der neutrale Punkt bei der thermischen Ausdehnung zwischen dem Halbleiterplättchen und dem Substrat ist.
Bei der rechteckigen Anordnung der Anschlüsse entlang des Umfangs des Halbleiterplättchens sind die in den Ecken angeordne-
409826/0717
FI 972 036
ten Anschlüsse der größten Belastung ausgesetzt. Die maximale Größe eines Halbleiterplättchens wird deshalb dadurch bestimmt, daß die in den Ecken befindlichen Anschlüsse noch den thermischen Belastungen ohne Bruch standhalten müssen. Durch das Brechen eines Anschlusses infolge von Ermüdungserscheinungen, verursacht durch zyklisch auftretende Ausdehnungen und Zusammenziehungen löst Störungen■beim Betrieb des Computers aus.Es war deshalb notwendig, die Größe der Halbleiterplättchen derart zu begrenzen, daß die der größten Shear-Belastung ausgesetzten Anschlüsse ohne Bruch standhielten.
Außerdem konnte, wie bereits erwähnt, dadurch, daß die Anschlüsse entlang dem Umfang des Halbleiterplättchens angeordnet wurden, wegen der notwendigen Tastspitzen-Verbindungen die Fläche des Halbleiterplättchens nicht in der günstigsten Weise zur Aufnahme von integrierten Schaltungen ausgenutzt werden.
Aufgabe der Erfindung ist es daher, eine Anordnung von integrierten Schaltungen auf einem Halbleiterplättchen anzugeben, bei welcher die das Halbleiterplättchen durchdringenden Anschlüsse der integrierten Schaltungen möglichst gleich großen Shearspannungen ausgesetzt" sind und bei der gleichzeitig eine günstige Anordnung der zu Prüfzwecken verwendeten Tastspitzen erreicht wird, durch die einerseits die Anzahl der auf dem Halbleiterplättchen untergebrachten integrierten Schaltungen vergrößert werden kann und andererseits ein universelleres Prüf-, werkzeug verwendet werden kann.
Gemäß der Erfindung wird diese Aufgabe gelöst, durch die Anordnung der das Halbleiterplättchen durchdringenden Anschlüsse der integrierten Schaltungen in Linien gleicher Shearspannungen, die durch die unterschiedlichen thermischen Ausdehnungkoeffizienten des Halbleiterplättchens und des Substrats bedingt sind.
Eine besonders vorteilhafte Ausbildung der erfindungsgemäßen
409826/0717
FI 972 036
Anordnung besteht darin, daß die Anschlüsse der integrierten Schaltungen in konzentrischen Kreisen um den Mittelpunkt des Halbleiterplättchens angeordnet sind.
Durch diese Anordnung wird erreicht, daß alle Anschlüsse, die auf dem Kreis mit dem größten Durchmesser liegen, auch derselben maximalen Shear-Belastung ausgesetzt sind. Dadurch kann das HaIbleiterplättchen wesentlich größer gemacht werden, da nunmehr alle auf dem Kreis mit dem größten Durchmesser liegenden Anschlüsse dieselbe Belastung haben können wie die Anschlüsse in den Ecken bei der rechteckigen Anordnung.
Beispielsweise kann die Größe eines Halbleiterplättchens von einem Quadrat mit etwa 3,8 mm auf ein Quadrat mit etwa 5,6 mm vergrößert werden, ohne die maximale Shear-Belastung eines Anschlusses zu vergrößern. Bei einem quadratischen Halbleiterplättchen mit 3,8 mm Seitenlänge sind die Anschlüsse in den Ecken des Plättchens etwa 2,5 mm vom.Mittelpunkt des Plättchens entfernt. Die Diagonale von Ecke zu Ecke beträgt etwa 5 mm'. Alle Anschlüsse auf einem Kreis mit einem Radius von 2,5 mm haben dieselbe Shear-Belastung. Das Halbleiterplättchen kann daher so vergrößert werden, daß ein Kreis mit 2,5 mm um den Mittelpunkt des Plättchens ganz auf seiner quadratischen Fläche liegt. Das Halbleiterplättchen kann somit auf eine Kantenlänge von 5,6 mm vergrößert werden, ohne daß eine Vergrößerung der Shear-Belastung eines Anschlusses auftritt. Durch die Anordnung der Anschlüsse in konzentrischen Kreisen kann auch eine größere Anzahl von Anschlüssen auf dem Halbleiterplättchen untergebracht werden, da die zu Prüfzwecken erforderlichen Tastspitzen ohne Schwierigkeit mit diesen Anschlüssen in Kontakt gebracht werden können.
Durch diese Anordnung der Anschlüsse in konzentrischen Kreisen ist es auch nicht erforderlich, bei jedem Wechsel der Größe des Plättchens, bei einem Wechsel der Anzahl der Kreise mit Anschlüssen oder beim Wechsel eines Durchmessers eines Kreises
Fi 972 036 409826/0717
ein neues Prüfwerkzeug mit Tastspitzen zu verwenden. Aueh bei verschiedenen Halbleiterplättchen und verschiedenen integrierten . Schaltungen auf den Halbleiterplättchen kann stets dieselbe Anordnung von Anschlüssen in konzentrischen Kreisen verwendet werden. - . - ■
Eine weitere vorteilhafte Ausbildung der erfindungsgemäßen Anordnung besteht darin, daß die Anschlüsse der integrierten Schaltungen jeweils in gleichen Winkelabständen auf einem Kreis angeordnet sind. Insbesondere ist es vorteilhaft, daß die Anschlüsse in vier konzentrischen Kreisen angeordnet sind, daß die Winkelabstände der Anschlüsse bei je zwei benachbarten Kreisen gleich groß sind und daß die Anschlüsse der jeweils beiden benachbarten Kreise mit gleichen Winkelabständen um den halben Winkelabstand gegeneinander versetzt angeordnet sind..
Die Erfindung wird anhand eines durch die Zeichnungen erläuterten Ausführungsbeispieles beschrieben. Es zeigen;
Fig.l schematisch in Draufsicht ein Halbleiterplättchen mit integrierten Schaltungen und den in konzentrischen Kreisen angeordneten Anschlüssen sowie mit Tastspitzen;.
Fig.2 im Ausschnitt vergrößert einen Querschnitt des Halbleiterplättchens und des Substrats, auf dem es befestigt ist.
In Fig„l ist das quadratische Halbleiterplättchen mit 10 bezeichnet. Auf dem vorzugsweise aus Silizium bestehenden Halbleiterplättchen 10 sind die durch strichpunktierte Linien angedeuteten integrierten Schaltungen 11 angeordnet. Jede der integrierten Schaltungen 11 ist mit einem metallischen Anschluß 12 verbunden, der sich durch die isolierende Oberfläche 14 des Halbleiterplättchens, die beispielsweise aus Quarz bestehen kann, erstreckt. Die integrierten Schaltungen.11 sind dadurch mit
409826/0717
E1I 972 036 ·
einer Metallschicht.verbunden, die unterhalb der isolierenden Fläche 14 liegt.
Die Anschlüsse 12 sind in vier konzentrischen Kreisen angeordnet. Zwanzig Anschlüsse 12 bilden den inneren Kreis 15 und zwanzig Anschlüsse 12 bilden den benachbarten Kreis 16. Dreissig Anschlüsse 12 bilden den äußeren Kreis 17 und dreissig Anschlüsse 12 bilden den innen anschließenden Kreis 18. Damit befinden sich hundert Anschlüsse 12 auf dem Halbleiterplättchen 10. Die Anschlüsse 12 des inneren Kreises 15 sind jeweils 18 voneinander entfernt. Ebenso sind die Anschlüsse des Kreises jeweils 18 voneinander entfernt. Die Anschlüsse des Kreises sind gegen die Anschlüsse des Kreises 15 versetzt angeordnet, so daß der Winkelabstand eines Anschlusses des Kreises 15 zum nächsten Anschluß des Kreises 16 9° beträgt.
Die Anschlüsse des äußeren.Kreises 17 sind jeweils 12° voneinander entfernt, ebenso wie die Anschlüsse des innen benachbarten Kreises 18. Die Anschlüsse der Kreise 17 und 18 sind ebenfalls gegeneinander versetzt angeordnet, so daß der Winkelabstand zwischen einem Anschluß des Kreises 17 und dem nächsten Anschluß des Kreises 18 6° beträgt.
Durch diese Anordnung der Anschlüsse 12 können freitragende, einseitig eingespannte Tastspitzen 19 mit den Anschlüssen zweier benachbarter Kreise 17 und 18 und freitragende Tastspitzen 20 mit den Anschlüssen der benachbarten Kreise 15 und 16 in Eingriff gebracht werden. Die Tastspitzen 19 und 20 sind in voneinander verschiedenen, zueinander parallelen Ebenen angeordnet. Die Tastspitzen 19 sind an einer Seite eines ringförmigen Trägers und die Tastspitzen 20 an der anderen Seite des ringförmigen Trägers befestigt. Durch geeignete Abmessungen der Durchmesser der gegenüberliegenden Seiten des Trägerringes, kann die Länge der Tastspitzen 19 und 20 dieselbe sein.
409826/0717
FI 972 036
Die Tastspitzen 19 und 20 dienen dazu, die integrierten Schaltungen 11 des Halbleiterplättchens 10 zu prüfen vor dem Verbinden des Halbleiterplättchens 10 mit dem Substrat 21 (Fig.2). Wenn die Schaltungen 11 zufriedenstellend arbeiten, wird das Halbleiterplättchen 10 mit dem Substrat 21 verbunden, das vorzugsweise aus einem geeigneten keramischen Material mit isolierenden Eigenschaften, wie Aluminiumoxyd, besteht. .
Das Halbleiterplättchen 10 wird mit dem Substrat 21 mit Hilfe der Anschlüsse 12 verbunden, die beispielsweise Kügelchen aus Lötzinn aufweisen. Die Anschlüsse 12 werden mit metallisierten Bereichen 22 verbunden, die auf der Oberfläche 23 des Substrats
21 angeordnet sind. Die metallisierten Bereiche 22 sind in derselben Konfiguration angeordnet wie die Anschlüsse 12, so daß jeder Anschluß 12 in Kontakt mit einem metallisierten Bereich kommt. Die Bereiche 22 sind somit.ebenfalls in vier konzentrischen Kreisen angeordnet.
Zum Ausrichten 'der Anschlüsse 12 auf die metallischen Bereiche
22 dient der Anschluß 24 (Fig.1) auf dem Halbleiterplättchen Das Verbinden der Anschlüsse 12 mit den Bereichen 22 kann in einer bekannten Technik zum Verbinden von Lötzinn-Kügelchen mit metallischen Elementen des Substrats bestehen.
Die metallischen Bereiche 22 sind jeweils mit verschiedenen und voneinander getrennten metallisierten Schichten -25 verbunden. Jede der metallischen Schichten 25 führt zu geeigneten Anschlußmitteln, z.B. zu Stiften* Diese Stifte können verschiedene Schichten 25 miteinander verbinden, wodurch die Schaltungen verschiedener Halbleiterplättchen miteinander verbunden werden. Wie aus den in Fig.2 dargestellten Teilen der Schichten 25 ersichtlich ist, sind die den metallisierten Bereichen 22 zugeordneten Schichten 25 vertikal voneinander getrennt. Damit weist das SubstEat 21 dreissig Lagen 25 auf, die eine oberste Ebene von Metallschichten bilden. Dreissig weitere Lagen von Schichten 25 bilden eine darunter liegende Ebene. Zwanzig Lagen
409826/07 1 7
FI 972 036
von Schichten 25 bilden die unterste Ebene und zwanzig Lagen von Schichten 25 bilden eine darüber liegende Ebene, wenn die Anschlüsse 12 in vier konzentrischen Kreisen 15-18 wie oben
beschrieben, angeordnet sind.
Wenn das Halbleiterplättchen 10 mit dem Substrat 21 durch die Anschlüsse 12 verbunden ist, sind die Schaltungen 11 elektrisch mit den metallischen Schichten 25 verbunden und das Halbleiterplättchen 10 ist mechanisch auf dem Substrat 21 mit Hilfe der Anschlüsse 12 befestigt. Wenn die aus dem Substrat 21 und den darauf angeordneten Halbleiterplättchen 10 in einen Computer
eingebaut wird, sind alle Anschlüsse des äußeren Kreises.17
derselben Shearbeanspruchung bei Wärmeänderungen ausgesetzt.
Ein Brechen der Anschlüsse 12 infolge einer zu großen Shear- . Belastung ist daher ausgeschlossen.
Die Anschlüsse 12 des Kreises 18 sind einer geringeren Shear-Belastung ausgesetzt als die Anschlüsse 12 des Kreises 17, da die Anschlüsse 12 des Kreises 18 näher am Mittelpunkt des HaIbleiterplättchens 10 liegen. Ebenso sind die Anschlüsse 12 des Kreises 16 einer noch geringeren Shear-Belastung ausgesetzt.
Die kleinste Shear-Belastung tritt bei den Anschlüssen 12 des inneren Kreises 15 auf, da diese Anschlüsse dem Mittelpunkt
des Halbleiterplättchens am nächsten liegen.
Die Anschlüsse 12 können beliebig dazu benutzt werden, den
Schaltungen 11 verschiedene Potentiale zuzuführen. Andererseits können die Anschlüsse 12 dazu benutzt werden, die Schaltungen 11 mit einer der metallischen Schichten 25 des Substrats 11 zu verbinden. Sie können auch, abhängig von der Anzahl und Art der Schaltungen auf den Halbleiterplättchen lOunbenutzt bleiben.
Selbstverständlich können die Anschlüsse 12 auch, in einem einzigen Kreis angeordnet sein. Um dieselben Shear-Belastungen zu erhalten, ist es auch nicht notwendig, daß die Anschlüsse jeweils mit gleichen Winkelabständen auf. einem Kreis angeordnet
409826/0717
FI 972 036
sind. Es ist' lediglich erforderlich, daß die Anschlüsse 12 denselben Abstand vom Mittelpunkt des Halbleiterplättchens 10 aufweisen.
Auch kann eine andere Anordnung als die Kreisform in Frage kommen. Z.B. können die Anschlüsse in Form einer Ellipse oder einer Reihe von Ellipsen angeordnet sein.
Ein Vorteil der Erfindung besteht darin, daß ein einheitliches Prüfwerkzeug.verwendet werden kann bei Halbleiterplättchen verschiedener Größe und verschiedener Schaltungen. Ein anderer Vorteil der Erfindung besteht darin, daß es einfacher ist, die Prüfspitzen mit den Anschlüssen zu verbinden. Weiterhin ist es vorteilhaft, daß die Fläche des Halbleiterplättchens vergrößert werden kann, ohne daß die Anschlüsse einer größeren, thermisch bedingten Shearspannung ausgesetzt sind.
Fi 972 036 4098 26/07 17

Claims (4)

  1. - 10 -
    Patentansprüche
    Anordnung von integrierten Schaltungen auf einem Halb-· leiterplättchen, bei welcher die integrierten Schaltungen jeweils durch das Halbleiterplättchen hindurchragende Anschlüsse aufweisen, die mit entsprechenden Gegenstücken eines Substrates verbindbar sind und gleichzeitig zur mechanischen Befestigung des Halbleiterplättchens auf dem Substrat dienen, gekennzeichnet durch die Anordnung der das Halbleiterplättchen (10) durchdringenden Anschlüsse (1.2) der integrierten Schaltungen (11) in Linien gleicher Shearspannung (15-18), die durch die unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleiterplättchens und des Substrats bedingt sind.
  2. 2. Anordnung nach Anspruch 1, dadurch' gekennzeichnet, daß die Anschlüsse (12) der integrierten Schaltungen (11) in konzentrischen Kreisen (15,16,18,17) um den Mittelpunkt des Halbleiterplättchens (10) angeordnet sind.
  3. 3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Anschlüsse (12) der integrierten Schaltungen (11) jeweils in gleichen Winkelabständen auf einem Kreis angeordnet sind.
  4. 4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Anschlüsse (12) in vier konzentrischen Kreisen (15,16,18,17) angeordnet sind, daß die Winkelabstände der Anschlüsse bei je zwei benachbarten Kreisen (15,16 bzw.18,17) gleich groß sind und daß die Anschlüsse der jeweils beiden benachbarten Kreise mit gleichen Winkelabständen um den halben Winkelabstand gegeneinander versetzt angeordnet sind.
    409826/0717
    FI 972 036
DE2359152A 1972-12-26 1973-11-28 Anordnung von integrierten schaltungen Granted DE2359152A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31790272A 1972-12-26 1972-12-26

Publications (2)

Publication Number Publication Date
DE2359152A1 true DE2359152A1 (de) 1974-06-27
DE2359152C2 DE2359152C2 (de) 1987-07-02

Family

ID=23235750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2359152A Granted DE2359152A1 (de) 1972-12-26 1973-11-28 Anordnung von integrierten schaltungen

Country Status (5)

Country Link
US (1) US3795845A (de)
JP (1) JPS5734665B2 (de)
DE (1) DE2359152A1 (de)
FR (1) FR2211759B1 (de)
GB (1) GB1413053A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938567A1 (de) * 1979-09-24 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Baustein fuer hochintegrierte schaltkreise

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984860A (en) * 1973-06-04 1976-10-05 International Business Machines Corporation Multi-function LSI wafers
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JPS633159Y2 (de) * 1980-04-23 1988-01-26
US4575744A (en) * 1983-09-16 1986-03-11 International Business Machines Corporation Interconnection of elements on integrated circuit substrate
JPS59161051A (ja) * 1984-02-17 1984-09-11 Hitachi Ltd 半導体装置
US4731643A (en) * 1985-10-21 1988-03-15 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
US5185652A (en) * 1991-05-28 1993-02-09 Ncr Corporation Electrical connection between buses on a semiconductor integrated circuit
US5417577A (en) * 1992-09-23 1995-05-23 At&T Corp. Interconnection method and apparatus
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6476499B1 (en) 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US6339534B1 (en) * 1999-11-05 2002-01-15 International Business Machines Corporation Compliant leads for area array surface mounted components
JP5214082B2 (ja) * 2001-07-25 2013-06-19 インヴェンサス・コーポレイション 半導体装置
US6762505B2 (en) * 2001-11-29 2004-07-13 Sun Microsystems 150 degree bump placement layout for an integrated circuit power grid
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
CN1659810B (zh) * 2002-04-29 2012-04-25 三星电子株式会社 直接连接信号传送系统
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
JP3908134B2 (ja) 2002-09-09 2007-04-25 Ｉｄｅｃ株式会社 スイッチ装置
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
US6793500B1 (en) 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
US20070210817A1 (en) * 2005-12-30 2007-09-13 Intel Corporation Partitioned multi-die wafer-sort probe card and methods of using same
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
US20080265428A1 (en) * 2007-04-26 2008-10-30 International Business Machines Corporation Via and solder ball shapes to maximize chip or silicon carrier strength relative to thermal or bending load zero point
KR20140124631A (ko) * 2013-04-17 2014-10-27 삼성전자주식회사 플립 칩 반도체 패키지
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933547B2 (de) * 1968-07-05 1972-03-02 Traeger fuer halbleiterbauelemente

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466467A (en) * 1966-05-23 1969-09-09 Bell Telephone Labor Inc Solid state switching circuit
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3484534A (en) * 1966-07-29 1969-12-16 Texas Instruments Inc Multilead package for a multilead electrical device
US3476992A (en) * 1967-12-26 1969-11-04 Westinghouse Electric Corp Geometry of shorted-cathode-emitter for low and high power thyristor
GB1259602A (de) * 1968-01-26 1972-01-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933547B2 (de) * 1968-07-05 1972-03-02 Traeger fuer halbleiterbauelemente

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Techn.Discl.Bull. Vol. 9, No. 9, Februar 1967, S. 1081-1082 *
US-Z.: IBM Technical Discl.Bull. Vol. 15, No. 4, Sept. 1972, S. 1281 *
US-Z.: IBM Technical Discl.Bull., Vol. 13, No. 5, Oktober 1970 S. 1228-1229 *
US-Z.: IBM Technical Disclosure Bull. Vol. 13, No. 3 August 1970, S. 622 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938567A1 (de) * 1979-09-24 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Baustein fuer hochintegrierte schaltkreise

Also Published As

Publication number Publication date
DE2359152C2 (de) 1987-07-02
FR2211759A1 (de) 1974-07-19
JPS5734665B2 (de) 1982-07-24
FR2211759B1 (de) 1977-09-30
US3795845A (en) 1974-03-05
JPS4991767A (de) 1974-09-02
GB1413053A (en) 1975-11-05

Similar Documents

Publication Publication Date Title
DE2359152A1 (de) Anordnung von integrierten schaltungen
DE3643288C2 (de)
DE2242337C2 (de) Vorrichtung zur Halterung von Schaltungskarten
DE2334427A1 (de) Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren
EP1061783A2 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE2364786A1 (de) Elektromechanische tastsonde mit parallelen kontaktnadeln
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE112018001784T5 (de) Stromerfassungswiderstand
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2547323C3 (de) Trägerplatte für wenigstens eine integrierte Halbleitershaltung
DE102008061445A1 (de) Halbleiter und Verfahren
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE3701310A1 (de) Kontaktierungsvorrichtung zur kontaktierung von oberflaechenmontierbaren integrierten schaltkreisen
DE2147607C3 (de) Halbleitereinrichtung
DE2601131A1 (de) Halbleitereinrichtungen vom druckkontakt-typ
DE3626151A1 (de) Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE1564107A1 (de) Gekapselte Halbleiteranordnung
DE102004014157A1 (de) Thermistor vom Laminattyp mit positivem Temperaturkoeffizienten
DE3639053A1 (de) Integrierte schaltungsanordnung
DE10213609A1 (de) Elektrisches Bauelement mit einem Kontakt und Verfahren zum Ausbilden eines Kontaktes auf einem Halbleitermaterial
DE2543651A1 (de) Halbleitersubstrat
DE3939794A1 (de) Traegerplatte fuer halbleiter-baueinheiten
DE3637988A1 (de) Anzuendbauteil
WO2019042653A1 (de) Schaltungsträger für leistungselektronik und leistungselektronikmodul mit einem schaltungsträger

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee