DE2547323C3 - Trägerplatte für wenigstens eine integrierte Halbleitershaltung - Google Patents

Trägerplatte für wenigstens eine integrierte Halbleitershaltung

Info

Publication number
DE2547323C3
DE2547323C3 DE2547323A DE2547323A DE2547323C3 DE 2547323 C3 DE2547323 C3 DE 2547323C3 DE 2547323 A DE2547323 A DE 2547323A DE 2547323 A DE2547323 A DE 2547323A DE 2547323 C3 DE2547323 C3 DE 2547323C3
Authority
DE
Germany
Prior art keywords
carrier plate
integrated circuit
integrated
circuit
contact points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2547323A
Other languages
English (en)
Other versions
DE2547323B2 (de
DE2547323A1 (de
Inventor
Pierre-Andre Bevaix Neuenburg Maire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebauches SA
Original Assignee
Ebauches SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebauches SA filed Critical Ebauches SA
Publication of DE2547323A1 publication Critical patent/DE2547323A1/de
Publication of DE2547323B2 publication Critical patent/DE2547323B2/de
Application granted granted Critical
Publication of DE2547323C3 publication Critical patent/DE2547323C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

Die Erfindung bezieht sich auf eine Trägerplatte der im Oberbegriff des Patent? nsprud i 1 beschriebenen, aus der US-PS J4 05 224 bekannten Art
Bei der Herstellung elektronisc' vr Bauelemente werden Trägerplatten eingesetzt, die, wie die oben erwännte bekannte, aus Glas oder auch aus Keramik bestehen. Auf diesen Trägerplatten werden verschiedene Schaltungselemente fixiert, beispielsweise eine oder mehrere auf einem Halbleiterplättchen integrierte Schaltungen und nicht in diesen Schaltungen untergebrachte Bauelemente, beispielsweise Widerstände oder Kondensatoren. Auf solchen Trägerplatten sind Leiterbahnstreifen angeordnet, die die einzelnen auf der Trägerplatte befestigten Schaltungselemente untereinander und mit den Außenanschlüssen der Trägerplatte verbinden.
In der Praxis sind häufig integrierte Schaltungen, die gleiche Funktionen erfüllen, unterschiedlich ausgelegt Bzw. haben eine unterschiedliche Anschlußverteilung. Solche Schwierigkeiten treten beispielsweise stets dann auf, wenn man für die Herstellung der Bauelemente funktionell gesehen ein- und dasselbe Schaltungselement von verschiedenen Herstellern bezieht. Die dadurch auftretenden Probleme werden meist in der Weise gelöst, daß man für jeden verschiedenen Typ der integrierten Schaltungen verschiedene Trägerplatten mit verschieden angelegten Leiterbahnstreifen vorbereitet und verfügbar hält. Dadurch sollen möglichst kurze Drahtanschlüsse gewährleistet bleiben und Fehlschaltungen vermieden werden. Dies führt jedoch häufig dazu, daß für die Herstellung funktionell absolut gleicher elektronischer Bauelemente in der Regel lahlreiche verschiedene Trägerplatten hergestellt und bereitgehalten werden müssen.
Angesichts dieses Standes der Technik liegt der Erfindung die Aufgabe zugrunde, eine Trägerplatte für die Herstellung elektronischer Bauelemente mit integrierten Schaltungen zu schaffen, die an bestimmten Plätzen zur Aufnahme integrierter Schaltungselemente ausgelegt ist, wobei an ein und derselben Stelle integrierte Schaltungen mit gleicher Funktion, aber j verschiedenen Schaltungen oder Anschlußverteilungen einsetzbar sein sollen.
Diese Aufgabe wird bei der gattungsgemäßen Trägerplatte durch die im kennzeichnenden Teil des Patentanspruchs 1 beschriebenen Maßnahmen gelust
Eine bevorzugte Weiterbildung der erfindungsgemäßen Trägerplatte ist Gegenstand des Patentanspruchs 2. Die Erfindung ist im folgenden anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen näher beschrieben. Es zeigt
Fig. 1 ein Ausführungsbeispiel der Erfindung mit einer integrierten Schaltung eineo ersten Typs und
F i g. 2 das in F i g. 1 gezeigte Ausführungsbeispiel der Erfindung in Verbindung mit einer integrierten Schaltung eines zweiten Typs.
Die in den F i g. 1 und 2 gezeigte Trägerplatte besteht aus einem quadratischen Keramikplättchen ! mit neun Leiterbahnstreifen, und zwar ersten Leiterbahnstreifen 2, zweiten Leiterbahnstreifen 3 und dritten Leiterbahnstreifen 4. Die Leiterbahnstreifen laufen auf den Rand der Trägerplatte zu und sind innenseitig durch voneinander verschiedene Konfigurationen gekennzeichnet Die ersten Leiterbahnstreifen 2 sind durch eine einwärts weisende konvexe Spitze gekennzeichnet, die zweiten Leiterbahnstreifen 3 durch eine auswärts weisende konkave Spitze und die dritten Leiterbahnstreifen 4 durch ein stumpfes einwärts weisendes Ende. Die Leiterbahnstreifen sind jeweils senkrecht bzw. parallel zu den Kanten der Trägerplatte 1 angeordnet Sie lassen zwischen sich ein Feld frei, das der Aufnahme
J5 der integrierten Schaltung 5 der F i g. 1 bzw. der integrierten Schaltung 6 der F i g. 2 dient
Diese integrierten Schaltungen sind Siliciumplättchen 7 in der integrierten Schaltung S bzw. 8 in der integrierten Schaltung 6. Sie werden auf das Substrat geklebt. Die Schaltung 5 weist Anschlußkontakte 9, die Schaltung 6 Anschlußkontakte 10 a»if. Die auf der Trägerplatte 1 befindlichen Leiterbahnstreifen sind so angeordnet, daß einige von ihnen, im hier gewählten Beispiel die ersten Leiterbahnstreifen 2, nur den Anschlüssen 9 der integrierten Schaltung 5 zugeordnet sind, andere, in dem hier gewählten Beispiel die zweiten Leiterbahnstreifen 3, nur den Anschlüssen 10 der integrierten Schaltung 6 zugeordnet sind und daß wiederum andere, in dim hier gewählten Ausführungs beispiel die dritten Leiterbahnstreifen 4, so angeordnet sind, daß sie sowohl Anschlüssen 9 der integrierten Schaltung 5 als auch Ansrhlüssen 10 der integrierten Schaltung 6 zugeordnet sind.
Durch diese Anordnung der Leiterbahnstreifen wird
erreicht, daß die integrierten Schaltungen sowohl vom Typ 5 als auch vom Typ 6. die unterschiedliche Anschlußverteilungen besitzen, beispielsweise aber beide ein und dieselbe Funktion erfüllen mögen, unterschiedslos auf ein und derselben Trägerplatte
w) gehaltert werden können. Die Anschlüsse 9 bzw. 10 der integrierten Schaltungen 5 bzw. 6 sind durch Verbin· dungsdrähte limit den ihnen jeweils zugeordneten und gegenüberliegenden inneren Enden der Leiterbahnstreifen verbunden. In dem hier beschriebenen Ausfüh-
h) rungsbeispiel unterscheiden sich die beiden integrierten Schaltkreise 5 und 6 durch ihre Anschlußkonfiguration voneinander. In der Praxis tritt häufig jedoch auch der Fall auf, daß selbst bei geometrisch vollkommen
gleicher Konfiguration der AnschluBverteilung am integrierten Schaltkreis diese Anschlüsse von Schaltungstyp zu Schaltungstyp unterschiedlich belegt sind, so daß sie trotz gleicher geometrischer Konfiguration nicht mit den gleichen Leiterbahnstreifen der Trägerplatte verbunden werden dürfen. Für einzelne Anschlüsse ist dieser Fall beispielsweise für die in der Darstellung der F i g. 1 und 2 für die jeweils in der unteren linken und unteren rechten Ecke der integrierten Schaltung liegenden Anschlüsse gezeigt
Die auffällig unterschiedliche Ausbildung bzw. Markierung der inneren Enden der Leiterbahnstreifen auf der Trägerplatte erleichtern nicht nur die Montage der integrierten Schaltungen, sondern erleichtern vor allem auch die Abschlußprüfung des fertig auf der Trägerplatte aufgebauten elektronischen Bauelementes. Dabei kann die Markierung der Leiterbahnenden insbesondere der automatischen Abtastung und Prüfung der Anschlüsse dienen.
In dem zuvor beschriebenen Ausführungsbeispiel ist aus Gründen der klareren Darstellung lediglich der Fall beschrieben, daß nur eine einzige integrierte Schaltung auf jeweils einer Trägerplatte anzubringen ist. In der Praxis werden regelmäßig jedoch mehrere integrierte Schaltungen zusammen mit anderen diskreten Bauelementen, insbesondere Kondensatoren und Widerständen, auf ein und derselben Trägerplatte gehaltert Dabei können dann einige oder alle der für die Aufnahme der Schaltungselemente bestimmten Felder der Trägerplatte mit Leiterbahnstreifen in der beschriebenen Weise
Ό umgeben sein, so daß auf jedem der Felder je nach Vorrat einer von zwei oder mehreren verschiedenen Typen der integrierten Schaltung eingesetzt und befestigt werden können. Auf diese Weise können die verschiedenen Schaltungstypen unter Verwendung ein
ι' und derselben Trägerplatte auf ein und demselben für sie vorgesehenen Feld gehaltert werden. Die Bevorratung mit mehreren verschiedenen Trägertypen für die verschiedenen Schaltungstypen entfällt Insbesondere für Trägerplatten, die mehrere verschiedene integrierte
Schaltungen kombiniert tragen, werden dadurch wesentliche Vorteile erzielt
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Trägerplatte für wenigstens eine integrierte Halbleiterschaltung, die mit zum Rand führenden Leiterbahnstreifen versehen ist, mit denen die Kontaktstellen der auf der Trägerplatte befestigten integrierten Halbleiterschaltung mittels drahtförmiger Zuleitungen verbunden sind, dadurch gekennzeichnet, daß die Trägerplatte (1) je zur Aufnahme einer Halbleiterschaltung vorgesehenes Feld drei Gruppen von Leiterbahnstreifen aufweist, deren erste (2) nur für den Anschluß bestimmter Kontaktstellen der ersten integrierten Schaltung (7), deren zweite (3) nur für den Anschluß von bestimmten Kontaktstellen der zweiten integrierten Schaltung (8) und deren dritte Gruppe (4) für den Anschluß von Kontaktstellen vorgesehen ist, die sowohl bei der ersten (7) als auch bei der zweiten integrierten Schaltung (8) vorhanden sind, und daß die einzelnen Leiterbahngruppen unterschiedlich gekennzeichnet sind
2. Trägerplatte nach Anspruch 1, dadurch gekennzeichnet, daß die einzelnen Leiterbahngruppen durch eine auffällig unterschiedliche geometrische Formgebung der nach innen, zum Halbleiterplättchen weisenden Enden der Leiterbahnstreifen gekennzeichnet sind.
DE2547323A 1975-06-05 1975-10-22 Trägerplatte für wenigstens eine integrierte Halbleitershaltung Expired DE2547323C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH743775A CH592366A5 (de) 1975-06-05 1975-06-05

Publications (3)

Publication Number Publication Date
DE2547323A1 DE2547323A1 (de) 1976-12-16
DE2547323B2 DE2547323B2 (de) 1980-07-10
DE2547323C3 true DE2547323C3 (de) 1981-05-27

Family

ID=4325116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2547323A Expired DE2547323C3 (de) 1975-06-05 1975-10-22 Trägerplatte für wenigstens eine integrierte Halbleitershaltung

Country Status (3)

Country Link
US (1) US4080512A (de)
CH (1) CH592366A5 (de)
DE (1) DE2547323C3 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555541A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
DE3027410A1 (de) * 1980-07-19 1982-02-18 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur eingabe von informationen an galvanisieranlagen, sowie zugehoerige ware und vorrichtung
GB2111215A (en) * 1981-10-31 1983-06-29 Alastair Sibbald Electrochemical sensor assembly
US4641043A (en) * 1985-09-12 1987-02-03 Honeywell Inc. Printed wiring board means with isolated voltage source means
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
US6212077B1 (en) * 1999-01-25 2001-04-03 International Business Machines Corporation Built-in inspection template for a printed circuit
JP7183964B2 (ja) * 2019-06-11 2022-12-06 株式会社デンソー 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374533A (en) * 1965-05-26 1968-03-26 Sprague Electric Co Semiconductor mounting and assembly method
US3405224A (en) * 1966-04-20 1968-10-08 Nippon Electric Co Sealed enclosure for electronic device
US3628095A (en) * 1970-12-02 1971-12-14 Sperry Rand Corp Power distribution bus arrangement for printed circuit board applications

Also Published As

Publication number Publication date
DE2547323B2 (de) 1980-07-10
CH592366A5 (de) 1977-10-31
US4080512A (en) 1978-03-21
DE2547323A1 (de) 1976-12-16

Similar Documents

Publication Publication Date Title
DE3313340C2 (de)
DE2547323C3 (de) Trägerplatte für wenigstens eine integrierte Halbleitershaltung
DE2242337C2 (de) Vorrichtung zur Halterung von Schaltungskarten
DE1766834B1 (de) Traeger in ein elektrisches stromkreiselement
DE2359149A1 (de) Brueckenmessanordnung fuer durchgangspruefungen
DE2724479A1 (de) Justiervorrichtung fuer an einem einstellbaren traeger in kontaktfeldern angeordnete pruefkontakte
DE3701310A1 (de) Kontaktierungsvorrichtung zur kontaktierung von oberflaechenmontierbaren integrierten schaltkreisen
DE1185730B (de) Anordnung mit mindestens einem Esaki-Diodenpaar
DE2418440A1 (de) Schaltbrettmodul fuer einen integrierten stromkreis
EP0005727A1 (de) Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten
DE2753236C2 (de) Einbaurahmen für eine gehäuselose integrierte Halbleiterschaltungsanordnung
DE2508702B2 (de) Elektrisches Bauelement
DE3441134A1 (de) Pruefstecker mit buchsenkontakten und verfahren zur herstellung solcher buchsenkontakte
DE4108998A1 (de) Gedruckte leiterplatte
DE1061862B (de) Vorrichtung zum elektrischen Verbinden einer Mehrzahl von parallel liegenden elektrischen Anschluessen
DE1918557A1 (de) Integrierter Schaltkreis
DE19857256A1 (de) IC-Sockel zum Halten eines IC mit mehreren parallelen Kontaktstiften
DE2847163A1 (de) Anschlusselemente fuer schichtschaltungen
DE3008262C2 (de) Elektronische Schaltungsanordnung
DE3337372C2 (de)
DE1067496B (de) Anordnung mehrerer von einem Rahmen getragener, sich kreuzender Leitungen zwischen deren Ebenen elektrische Bauelemente angeordnet und an die Leitungen angeschlossen sind, insbesondere fuer Matrixspeicher
EP0406764B1 (de) Adaptiervorrichtung zur Prüfung von filmmontierten integrierten Bausteinen
DE1615576B1 (de) Drahthaltevorrichtung
DE1614763C3 (de) Elektronisch abstimmbare Kapazität und Verfahren zu ihrer Herstellung
DE1258934B (de) Kontaktloses Steuer- und Regelement

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee