DE4108998A1 - Gedruckte leiterplatte - Google Patents
Gedruckte leiterplatteInfo
- Publication number
- DE4108998A1 DE4108998A1 DE4108998A DE4108998A DE4108998A1 DE 4108998 A1 DE4108998 A1 DE 4108998A1 DE 4108998 A DE4108998 A DE 4108998A DE 4108998 A DE4108998 A DE 4108998A DE 4108998 A1 DE4108998 A1 DE 4108998A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- printed circuit
- printed
- electrical
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/168—Wrong mounting prevention
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine gedruckte Leiterplatte,
die üblicherweise für eine elektrische Schaltung verwendet
wird und insbesondere auf eine gedruckte Leiterplatte, an der
eine fehlerhafte Anordnung von elektrischen Bauteilen verhin
dert ist.
Gewöhnlich ist eine Vielzahl von elektrischen Bauteilen auf
der Oberfläche der gedruckten Leiterplatte angeordnet. Um
sicherzustellen, daß jedes Bauteil auf der gedruckten Leiter
platte richtig an einer Stelle positioniert wird, wird eine
Markierungslinie auf die Oberfläche der gedruckten Leiter
platte aufgedruckt. Die elektrischen Bauteile werden auf der
Leiterplatte angeordneten entlang der Markierungslinie ange
ordnet. Übliche gedruckte Leiterplatten weisen jedoch folgende
Mängel auf:
Die elektrischen Bauteile können auf der gedruckten Leiter
platte bezüglich der Markierungslinie in einer schiefen Lage
angeordnet werden. Schlimmstenfalls kann dadurch zwischen den
gedruckten Leiterbahnen und dem elektrischen Bauteil keine
elektrische Leitung hergestellt werden.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, eine ge
druckte Leiterplatte ohne diese Mängel zu erstellen, an der
der Stromfluß zwischen der gedruckten Leiterbahn und dem elek
trischen Bauteil sichergestellt ist und die fehlerhafte Anord
nung von elektrischen Bauteilen verhindert ist.
Diese Aufgabe wird erfindungsgemäß mit den Mitteln gemäß Pa
tentanspruch 1 gelöst.
Demnach hat die gedruckte Leiterplatte ein Substrat,
auf der Oberfläche des Substrats ausgebildete gedruckte Lei terbahnen,
Anschlußflächen, die an Endbereichen der gedruckten Leiterbah nen ausgebildet sind,
eine auf den Oberflächen des Substrats und der gedruckten Lei terbahnen, ausgebildeten Isolationschicht,
auf den Oberflächen der Anschlußflächen ausgebildete Öffnun gen,
eine Vielzahl elektrischer Bauteile, die auf den Oberflächen der Anschlußflächen angeordnet sind, und
jeweils die entsprechenden elektrischen Bauteile einschließen den Markierungen, die auf die Oberfläche der Isolationsschicht gedruckt sind.
auf der Oberfläche des Substrats ausgebildete gedruckte Lei terbahnen,
Anschlußflächen, die an Endbereichen der gedruckten Leiterbah nen ausgebildet sind,
eine auf den Oberflächen des Substrats und der gedruckten Lei terbahnen, ausgebildeten Isolationschicht,
auf den Oberflächen der Anschlußflächen ausgebildete Öffnun gen,
eine Vielzahl elektrischer Bauteile, die auf den Oberflächen der Anschlußflächen angeordnet sind, und
jeweils die entsprechenden elektrischen Bauteile einschließen den Markierungen, die auf die Oberfläche der Isolationsschicht gedruckt sind.
Die Erfindung wird nachstehend anhand eines Ausführungsbei
spiels unter Bezugnahme auf die Zeichnung näher erläutert.
Es zeigen:
Fig. 1 eine perspektivische Ansicht einer gedruckten Leiter
platte und
Fig. 2 eine Ansicht eines Schnitts längs einer Linie A-A in
Fig. 1.
Fig. 1 stellt eine perspektivische Ansicht einer gedruckten
Leiterplatte 4 dar. Gemäß Fig. 1 hat die gedruckte Leiter
platte 4 ein Substrat 1, gedruckte Leiterbahnen 2, eine Isola
tionsschicht 3 und elektrische Bauteile 6 und 7. Die gedruck
ten Leiterbahnen 2 bestehen aus einer leitfähigen Kupferfolie.
Die Kupferfolie der gedruckten Leiterbahnen 2 wird in bekann
ter Weise in einem Ätzverfahren bearbeitet und in eine vorbe
stimmte Form gebracht. Jeder der Endbereiche der gedruckten
Leiterbahnen 2 hat eine Anschlußfläche 2a. Zum Herstellen der
Stromverbindung werden die elektrischen Bauteile 6 und 7 auf
den Oberflächen der Anschlußflächen 2a angeordnet. Somit wird
eine elektrisch leitende Verbindung zwischen diesen geschaf
fen. Die Isolationsschicht 3 ist auf der Oberfläche des Sub
strats 1 durch ein bekanntes Herstellungsverfahren gebildet.
Die Isolationschicht 3 und gedruckten Leiterbahnen 2 haben
gleiche Dicke.
In der Isolationsschicht 3 sind Öffnungen 3a zum Anschließen
der elektrischen Bauteile 6 und 7 ausgebildet. Die Bauteile 6
und 7 haben entsprechende elektrische Anschlüsse 6a und 7a.
Die Anschlüsse sind direkt an den Seitenflächen der Bauteile
6 und 7 ausgebildet. Die Anschlüsse 6a und 7a liegen auf den
Oberflächen der Anschlußflächen 2a auf, die auf dem Substrat 1
ausgebildet sind, und sind damit elektrisch verbunden. Der
elektrische Anschluß wird jeweils an die Oberfläche der An
schlußfläche 2a angelötet.
Fig. 2 zeigt einen Schnitt entlang einer Linie A-A in der
Fig. 1. Die elektrischen Anschlüsse 6a und 7a sind auf der
Oberfläche der Anschlußflächen 2a angeordnet. Zwischen der An
schlußfläche 2a und dem elektrischen Anschluß 6a ist eine Löt
verbindung hergestellt. Entsprechend ist eine Lötverbindung
zwischen der Anschlußfläche und dem elektrischen Anschluß 7a
gebildet. Durch die Isolationsschicht 3 sind alle Anschlußflä
chen 2a voneinander getrennt. D. h., die Anschlußflächen 2a
sind zur Herstellung der elektrischen Verbindung zwischen je
dem elektrischen Bauteil und der Anschlußfläche voneinander
durch die Isolationsschicht 3 getrennt ausgebildet.
Gemäß Fig. 1 ist eine vierseitig geformte Markierung 5 aus ei
nem isolierenden Material auf die Oberfläche der Isolations
schicht 3 gedruckt. Die Markierung 5 wird in einem bekannten
Siebdruckverfahren aufgedruckt. Zum Verhindern von nichtlei
tenden Verbindungen ist die Markierung 5 nicht auf der Öffnung
3a ausgebildet. Die vierseitig geformte Markierung 5 hat bei
spielsweise quadratische oder rechteckige Form. Bei dem in
Fig. 1 gezeigten Ausführungsbeispiel hat das elektrische Bau
teil 6 zwei Anschlüsse 6a. Andererseits weist das in Fig. 1
gezeigte Bauteil 7 drei Anschlüsse 7a auf. Die Form der auf
das Substrat 1 gedruckten Markierung 5 hängt von der Form des
von der Markierung 5 umschlossenen Bauteils 6 oder 7 ab.
Gemäß Fig. 2 ist die Markierung 5 auf die Oberfläche der Iso
lationsschicht 3 gedruckt. Jeder der elektrischen Anschlüsse
kontaktiert eine der Anschlußflächen 2a. Das Bauteil ist durch
Löten an der Anschlußfläche 2a befestigt.
Durch die vorstehend beschriebenen Gegebenheiten ergibt die
Erfindung die folgenden Vorteile oder Anwendungsmöglichkeiten:
- a) Die Anordnungsposition eines jeden Bauteils auf den An schlußflächen ist durch die Markierung festgelegt.
- b) Der Anordnung des elektrischen Bauteils in bezug auf das Substrat kann durch die Markierung 5 leicht festgestellt wer den.
Claims (8)
1. Gedruckte Leiterplatte mit einem Substrat und
auf der Oberfläche des Substrats ausgebildeten gedruckten Lei
terbahnen,
gekennzeichnet durch,
Anschlußflächen (2a), die an Endbereichen der Leiterbahnen (2) ausgebildet sind,
eine Isolationsschicht (3), die auf den Oberflächen, des Sub strats (1) und der gedruckten Leiterbahnen (2) ausgebildet ist,
auf den Oberflächen der Anschlußflächen (2a) gebildete Öffnun gen (3a),
eine Vielzahl von elektrischen Bauteilen (6, 7), die auf den Oberflächen der Anschlußflächen (2a) angeordnet sind, und
Markierungen (5), die auf die Oberfläche der Isolationsschicht (3) aufgedruckt sind und die entsprechenden elektrischen Bau teile umschließen.
Anschlußflächen (2a), die an Endbereichen der Leiterbahnen (2) ausgebildet sind,
eine Isolationsschicht (3), die auf den Oberflächen, des Sub strats (1) und der gedruckten Leiterbahnen (2) ausgebildet ist,
auf den Oberflächen der Anschlußflächen (2a) gebildete Öffnun gen (3a),
eine Vielzahl von elektrischen Bauteilen (6, 7), die auf den Oberflächen der Anschlußflächen (2a) angeordnet sind, und
Markierungen (5), die auf die Oberfläche der Isolationsschicht (3) aufgedruckt sind und die entsprechenden elektrischen Bau teile umschließen.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß
jeweilige Markierungen (5) in quadratischer Form ausgebildet
sind.
3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeich
net, daß jeweilige Markierungen (5) in rechteckiger Form aus
gebildet sind.
4. Leiterplatte nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß die Markierungen (5) aus nichtlei
tendem Material hergestellt sind.
5. Leiterplatte nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß die Markierungen (5) den Umrissen
der elektrischen Bauteile (6, 7) entsprechen.
6. Leiterplatte nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß die elektrischen Bauteile (6, 7)
durch Löten an den Anschlußflächen (2a) befestigt sind.
7. Leiterplatte nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß ein jeweiliges elektrisches Bauteil
zwei elektrische Anschlüsse (6a) zum Verbinden mit den ent
sprechenden Anschlußflächen (2a) aufweist.
8. Leiterplatte nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß ein jeweiliges elektrisches Bauteil
drei elektrische Anschlüsse (7a) zum Verbinden mit den ent
sprechenden Anschlußflächen (2a) aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1990030864U JPH03122578U (de) | 1990-03-26 | 1990-03-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4108998A1 true DE4108998A1 (de) | 1991-10-02 |
Family
ID=12315594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4108998A Ceased DE4108998A1 (de) | 1990-03-26 | 1991-03-19 | Gedruckte leiterplatte |
Country Status (3)
Country | Link |
---|---|
US (1) | US5132864A (de) |
JP (1) | JPH03122578U (de) |
DE (1) | DE4108998A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9223008D0 (en) * | 1992-11-03 | 1992-12-16 | Smiths Industries Plc | Electrical assemblies |
JP3231225B2 (ja) * | 1995-09-18 | 2001-11-19 | アルプス電気株式会社 | プリント配線基板 |
US6169253B1 (en) * | 1998-06-08 | 2001-01-02 | Visteon Global Technologies, Inc. | Solder resist window configurations for solder paste overprinting |
JP3604066B2 (ja) * | 1998-12-28 | 2004-12-22 | 松下電器産業株式会社 | 起振機保持装置およびこれを備えた携帯用電子機器 |
US6272018B1 (en) * | 1999-02-11 | 2001-08-07 | Original Solutions Inc. | Method for the verification of the polarity and presence of components on a printed circuit board |
JP2008210993A (ja) * | 2007-02-26 | 2008-09-11 | Nec Corp | プリント配線板及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1152809A (en) * | 1968-05-07 | 1969-05-21 | Standard Telephones Cables Ltd | Electric Circuit Assembly |
JPS55156482U (de) * | 1979-04-26 | 1980-11-11 | ||
JPS5724775U (de) * | 1980-07-17 | 1982-02-08 | ||
US4774634A (en) * | 1986-01-21 | 1988-09-27 | Key Tronic Corporation | Printed circuit board assembly |
JPS63302595A (ja) * | 1987-06-02 | 1988-12-09 | Murata Mfg Co Ltd | チップ部品の取付構造 |
-
1990
- 1990-03-26 JP JP1990030864U patent/JPH03122578U/ja active Pending
-
1991
- 1991-03-19 DE DE4108998A patent/DE4108998A1/de not_active Ceased
- 1991-03-26 US US07/675,000 patent/US5132864A/en not_active Expired - Fee Related
Non-Patent Citations (4)
Title |
---|
HUMMEL, Manfred: Einführung in die Leiterplatten- technologie, Lenze Verlag, 1985, ISBN 3-87480- 020-2, S. 68 und 76 * |
JP 1-72590 (A) in: Patents Abstracts of Japan, E-782 July 6, 1989, Vol. 13/No. 292 * |
NN.: Anzeige der Fa. Western Digital, in: Elektronik 1989, Heft Nr. 26, S. 17 * |
Peters, Werner: Siebdrucklacke für den Schal- tungsdruck, in: Handbuch der Leiterplattentech- nik, Lenze Verlag, 1982, ISBN 3-874480-005-9, S. 133-134 * |
Also Published As
Publication number | Publication date |
---|---|
US5132864A (en) | 1992-07-21 |
JPH03122578U (de) | 1991-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2752438C2 (de) | Träger für eine integrierte Schaltung | |
DE19541334C2 (de) | Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE3790315C2 (de) | ||
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE3812021A1 (de) | Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung | |
DE2755926A1 (de) | Schaltungsplatine sowie verfahren zu ihrer herstellung | |
DE3535923C2 (de) | ||
DE4192038C2 (de) | Herstellungsverfahren für bedruckte Schaltungsplatinen, bei dem sowohl Wellenlöten als auch das Einpressen von Bauteilen ermöglicht wird | |
EP0092086B1 (de) | Anschlussvorrichtung für ein plattenförmiges elektrisches Gerät | |
DE4415387A1 (de) | Elektrischer Koaxialverbinder | |
DE3701310A1 (de) | Kontaktierungsvorrichtung zur kontaktierung von oberflaechenmontierbaren integrierten schaltkreisen | |
DE4108998A1 (de) | Gedruckte leiterplatte | |
DE2758826A1 (de) | Logikkarte zur verbindung integrierter schaltkreisbausteine | |
DE4036079A1 (de) | Elektronisches bauteil und elektronische vorrichtung mit einem derartigen bauteil | |
DE3614087C2 (de) | Halbleitervorrichtungs-Baueinheit und Verfahren zum elektrischen Verbinden eines IC-Chips | |
EP0484756A2 (de) | Widerstandsanordnung in SMD-Bauweise | |
DE1132202B (de) | Anordnung und Verfahren zum schaltungsmaessigen Verbinden einer Anzahl von uebereinandergestapelten Schaltplatten in Modulbauweise | |
DE10318589A1 (de) | Leiterplattenanordnung | |
DE2810575A1 (de) | Gedruckte elektrische schaltungsplatte | |
DE3622223A1 (de) | Verfahren zum herstellen eines elektronischen netzwerkbausteins | |
DE2854916C2 (de) | Anschlußflächen für Lötkämme auf Schichtschaltungen | |
DE3021289A1 (de) | Elektrischer baustein in schichtschaltungstechnik | |
DE2657298A1 (de) | Mehrschichtige, gedruckte verdrahtungsplatte | |
DE3921651A1 (de) | Mindestens sechsflaechiges elektronikbauteil fuer gedruckte schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |