DE2101028C2 - Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Info

Publication number
DE2101028C2
DE2101028C2 DE2101028A DE2101028A DE2101028C2 DE 2101028 C2 DE2101028 C2 DE 2101028C2 DE 2101028 A DE2101028 A DE 2101028A DE 2101028 A DE2101028 A DE 2101028A DE 2101028 C2 DE2101028 C2 DE 2101028C2
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafer
semiconductor components
metal carrier
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2101028A
Other languages
English (en)
Other versions
DE2101028A1 (de
Inventor
Des Erfinders Auf Nennung Verzicht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silec-Semi-Conducteurs Sa Paris Fr
Original Assignee
Silec-Semi-Conducteurs Sa Paris Fr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silec-Semi-Conducteurs Sa Paris Fr filed Critical Silec-Semi-Conducteurs Sa Paris Fr
Publication of DE2101028A1 publication Critical patent/DE2101028A1/de
Application granted granted Critical
Publication of DE2101028C2 publication Critical patent/DE2101028C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen nach dem Oberbegriff des Anspruches 1.
65 Aus der DE-OS 15 14 893 ist ein solches Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen bekannt Bei diesem Verfahren wird auf einer Scheibenfläche einer Halbleiterscheibe eine Metallträgerscheibe aufgebracht, indem die unzerteilte Halbleiterscheibe mit ihrer einen Oberflächenseite unter Verwendung eines Lotes auf die ebene Oberflächenseite einer metallischen Scheibe aufgelötet wird. Dann werden in der Halbleiterscheibe eine Mehrzahl von Halbleiterbauelementen gebildet Anschlietend wird die Metallträgerscheibe zusammen mit der aufgelöteten Halbleiterscheibe mit Hilfe einer Drahtsäge gitterförmig in einzelne Halbleiterbauelemente zerteilt und anschließend jedes Einzelhalbleiterbauelement mit seiner Metallträgerscheibe auf einem Elektrodenzuleitungsteil angeschweißt, mit weiteren Elektroden versehen und in einem Gehäuse angeschlossen. Bei diesem bekannten Verfahren ist auch vorgesehen, daß elektrische Kennwerte der einzelnen Halbleiterbauelemente vor dem Zerteilen gemessen und die Halbleiterbauelemente entsprechend ihrer Verwendbarkeit gekennzeichnet und aussortiert werden.
Dieses Verfahren ist jedoch nur dann zufriedenstellend anwendbar, wenn zwischen den einzelnen benachbarten Halbleiterbauelementen der unzerteilten Halbleiterscheibe sich keine gemeinsam elektrisch wirkenden Teile der Halbleiterscheibchen berühren, d. h. dann, wenn sich benachbarte Halbleiterbauelemente bei der Prüfung der elektrischen Kennwerte elektrisch nicht gegenseitig beeinflussen. Dies ist immer dann nicht der Fall, wenn die Grenzen benachbarter Halbleiterbauelemente PN-Obergänge oder andere Sperrschichten aufweisen.
Außerdem müssen derart aus Halbleiterscheiben erhaltene einzelne Halbleiterbauelemente in der Regel in ein dichtes Gehäuse eingeschlossen werden, um z. B. Sperrschichten an den Seitenflächen zu schützen. Diese Kapselung kann bei dem bekannten Verfahren erst nach dem Zerteilen und dann nur mit erheblichem Aufwand für jedes Halbleiterbauelement erfolgen.
Aus der US-PS 34 16 224 ist ferner ein Verfahren zur Herstellung integrierter Halbleiter-Schaltkreise bekannt, bei dem auf einer Scheibenfläche einer einkristallinen Halbleiterscheibe ein isolierendes Substrat bestehend aus einer Glasschicht und einer polykristallinen Siliziumschicht aufgebracht wird. Nach Ausbildung einer Mehrzahl von Halbleiterbauelementen in der einkristallen Halbleiterscheibe werden durch Abdecken der die Halbleiterbauelemente enthaltenden Teile der Halbleiterscheibe mit einer Ätzmaske und durch Durchätzen der nicht abgedeckten Teile zwischen den Halbleiterbauelementen mit einer das isolierende Substrat nicht angreifenden Ätzlösung Isolationsrinnen zwischen den einzelnen Halbleiterbauelementen gebildet Bei diesem Verfahren werden dann die Halbleiterbauelemente mit einer Isolierschicht eingehüllt und auf der dem isolierenden Substrat abgewandten Oberflächenseite unter Öffnung der Isolierschichthülle mit Elektroden versehen. Auf diese Weise wird ein integrierter Halbleiterschaltkreis erhalten, der aus nebeneinander auf einem isolierenden Subsirat angeordneten und voneinander durch kleine Abstände isolierten Halbleiterschaltungselementen besteht Ein Zerteilen der einzelnen Halbleiterbauelemente des nach diesem Verfahren hergestellten integrierten Halbleiterschaltkreises ist hierbei jedoch nicht vorgesehen.
Der Erfindung liegt die Aufgabe zugrunde, ein
21 Ol
Verfahren der im Oberbegriff des Anspruchs 1 angegebenen, bekannten Art so zu vereinfachen, daß bereits vor dem Zerteilen der Halbleiterscheibe die elektrischen Kennwerte der einzelnen Halbleiterbauelemente zuverlässig gemessen und die Halbleiterbauelemente mit geringstem Aufwand zu Einzejhalbleiterbauelementen weiter verarbeitet werden können.
Diese Aufgabe wird gemäß der Erfindung durch die im kennzeichnenden Teil des Anspruches 1 angegebenen Maßnahmen gelöst
Vorteilhafte Ausgestaltungen des Verfahrens nach der Erfindung sind in den Unteransprüchen angegeben. Das bei dem Verfahren nach der Erfindung angebrachte Schutzschichtmaterial, das die seitlichen Begrenzungsflächen der Halbleiterbauelemente be- is deckt, bietet die Gewähr, daß die elektrischen Kennwerte der Halbleiterbauelemente gemessen werden können, ohne daß diese durch benachbarte Halbleiterbauelemente beeinflußt sind. Erst nach der elektrischen Prüfung der Halbleiterbauelemente (und nach dem Zerteilen der Metallträgerscheibe und dem Schutzschichtmateria! zwischen den Halbleiterbauelementen) wird jedes Halbleiterbauelement i.uf einen entsprechenden Träger- und Zuleitungsteil aufgelötet oder aufgeschweißt Durch das bei dem Verfahren nach der Erfindung angebrachte Schutzschichtmateria! sind auch die Halbleiterbauelemente so gekapselt, daß ein Einschließen der einzelnen Halbleiterbauelemente, die durch Zerteilen erhalten und auf Träger- und Zuleitungsteilen angebracht werden, in ein Gehäuse nicht notwendig ist
Beim Herstellen der Halbleiterbauelemente nach dem Verfahren nach der Erfindung können nicht nur die Halbleiterbauelemente in Gruppen oder einzeln vor dem Zerteilen elektrisch geprüft werden, sondern auch die Schutzschichten für die empfindlichen seitlichen Begrenzungsflächen vor dem Zerteilen auf alle Halbleiterbauelemente gleichzeitig aufgebracht werden, so daß nicht auf jedes einzelne Halbleiterbauelement nach dem Zerteilen jeweils eine Schutzschicht aufgebracht zu werden braucht
Das Verfahren nach der Erfindung ermöglicht somit auch eine besonders einfache Herstellung einer Vielzahl von brauchbaren Halbleiterbauelementen.
Im folgenden wird das Verfahren nach der Erfindung in bevorzugten Ausführungsbeispielen anhand der Zeichnung näher erLäutert In der Zeichnung stellt dar F i g. 1 eine Draufsicht auf eine nach dem Verfahren nach der Erfindung mit Rinnen versehenen Halbleiterscheibe;
F i g. 2 einen Schnitt enilang der Linie a-a durch die Halbleiterscheibe der F i g. 1 im vergrößerten Maßstab zur Verdeutlichung der Form der Rinnen;
F i g. 3 in vergrößertem Maßstab einen Schnitt durch ein nach dem Verfahren nach der Erfindung hergestelltes Halbleiterbauelement;
Fig.4 einen Schnitt in etwas kleinerem Maßstab durch das Halbleiterbauelement gemäß Fig.3 nach dem Auflöten auf einen Träger- und Zuleitungsteil und
F i g. 5 einen Schnitt durch ein auf einem Träger- und Zuleitungsteil aufgelöteten Halbleiterbauelement das nach einem üblichen bekannten Verfahren hergestellt ist.
Das in Fig.5 dargestellte Halbleiterbauelement ist nach einem üblichen bekannten Verfahren hergestellt worden, das darin best?ht, daß in einer Halbleiterscheibe Halbleiterbauelemente gebildet werden und die Halbleiterscheibe in die einzelnen Halbleiterbauelemente enthaltende Halbleiterscheibchen unterteilt wird, wobei eine Ätzmaske verwendet wird, welche aus einem gegen eine Ätzlösung unempfindlichen Oberzug besteht, der die Halbleiterbauelemente bedeckt und die Trennbereicbe zwischen ihnen freiläßt, so daß das Halbleitermaterial dort während der Einwirkung der Ätzlösung abgetragen wird. Nach dem Reinigen der so erhaltenen Halbleiterscheibchen werden diese auf Träger- und Zuleitungsteile S aufgelötet Jedes diese.-Halbleiterbauelemente D wird dann weiteren Reinigungsgängen unterworfen und anschließend mit einem Schutzschichtmaterial P umhüllt, das den Kontakt von einer oberen Elektrode C mitbedeckt wonach die Kennwerte der Halbleiterbauelemente geprüft werden. Dann erfolgt die Einkapselung.
Bei dem nach diesem bekannten Verfahren hergestellten Halbleiterbauelement kann die Bestimmung der elektrischen Kennwerte erst dann durchgeführt werden, wenn es auf den Träger- und Zuleitungsteil aufgelötet und mit dem Schutzschichtmaterial umgeben ist
Im Gegensatz dazu wird bei dem v>rfahren nach der Erfindung auf eine Seite einer Halbleiter?cheibe 2, in der Halbleiterbauelemente gebildet worden sind, wie bei dem aus der DE-OS 15 14 893 bekannten Verfahren, eine Trägerschicht 1 aus einem Metall, z. B. Gold oder Silber, aufgebracht Diese Metallträgerscheibe 1 hält die einzelnen Halbleiterbauelemente 3 nach dem Zerteilen der Halbleiterscheibe 2 zusammen. Das Trennen der Halbleiterscheibe 2 selbst erfolgt im wesentlichen wie bei dem oben anhand der Fig.5 beschriebenen, bekannten Verfahren. Es ist jedoch zu beachten, daß nur die Halbleiterscheibe 2 in ihrer gesamten Dicke durchgeätzt wird, daß jedoch die Metallträgerscheibe 1 nicht angegriffen wird, so daß man eine mit Rinnen 4 versehene Scheibe erhält wie sie in den F i g. 1 und 2 dargestellt ist
Es sei weiterhin betont, daß zur Einwirkung der Ätzlösung diese vorteilhafterweise durch Drehen des Ätzgefäßes bewegt wird, um so eine gleichmäßigere Ätzung zu erreichen, als sie bei dem bekannten Verfahren erfolgt bei dem die Ätzlösung nicht bewegt wird
Die Rinnen 4 werden dann mit einem Schutzschichtmaterial 6 angefüllt die dazu bestimmt ist die seitlichen Flächen der Halbleiterscheibchen der einzelnen Halbleiterbauelemente, an denen der PN-Übergang bzw. die PN-Übergänge an die Oberfläche treten, zu schützen. Zum Zweck der Füllung wird die die Halbleiterscheiben tragende Metallträgerscheibe unter Unterdruck auf einer in allen Richtungen beweglichen Trägerplatte festgehalten und das Schutzschichtmaterial unter Druck durch die Löcher einer Schablone aufgebracht welche eine Teilung hat die mit der Teilung des chemischen Trennverganges identisch ist Die Löcher befinden sieh dabei gegenüber den Kreuzungsstellen 5 der Rinnen 4. Das Aufbringen dss Schutzschichtmaterial? 6 erfolgt so lange, bis kein seitlicher Teil irgendeines Halbleiterscheibchens mehr unbedeckt ist und das Schutzschichtmaterial 6 die obere Scheibenfläche der einzelnen Halbleiterscheibch.n erreicht hat Anschließend wird die aus einer Halbleiterscheibe hervorgegangene Gruppe von Einzel-Halbleiterbauelementen geä*zt und gereinigt Danach wird die Metallträgerscl:eibe 1 sowie das Schutzschichtmaterial 6 genau längs der Mittellinie der Rinnen 4 mechanisch durchtrennt, so daß die einzelnen Halbleiterbauelemente entstehen, vgl. Fi g. 3, in der das Schutzschichtmaterial 6 schraffiert dargestellt ist.
21 Ol 028
Die Halbleiterbauelemente können vor dem Durchtrennen der Metallträgerscheibe 1 und dem Schutzschichtmaterial 6 elektrisch in Gruppen oder einzeln geprüft werden. Danach wird jedes sich als brauchbar erweisende Halbleiterbauelement auf einen Träger- und Zuteilungsteil aufgelötet, vgl. F i g. 4. Im Bedarfsfall wird es anschließend in einem dichten Gehäuse verkapselt.
Als Schutzschichtmaterial 6 eignet sich insbesondere ein Kunstharz auf Siliconbasis.
Hierzu 1 Blatt Zeichnungen

Claims (7)

21 Ol Patentansprüche;
1. Verfaß -en zum Herstellen einer Mehrzahl von Halbleiterbauelementen, bei dem auf einer Scheibenfläche einer Halbleiterscheibe eine Metallträger- scheibe aufgebracht wird und in der Halbleiterscheibe eine Mehrzahl von Halbleiterbauelementen gebildet werden und bei dem die Halbleiterscheibe und die mit ihr verbundene Metallträgerscheibe in eine Mehrzahl von die Halbleiterbauelemente ι ο enthaltenden Halbleiterscheibchen und mit diesen verbundenen Metallträgerscheibchen geteilt werden, dadurch gekennzeichnet, daß nach dem Aufbringen der Metallträgerscheibe (1) auf die eine Scheibenfläche der Halbleiterscheibe (2) und nach dem Bilden der Halbleiterbauelemente (3) in der Halbleiterscheibe (2) auf der anderen Scheibenfläche der Halbleiterscheibe (2) die Oberflächenbereiche der die Halbleiterbauelemente (3) enthaltenden Teile der Halbleiterscheibe (2) mit einer Ätzmaske abgedeckt werden, daß die Halbleiterscheibe (2) in den von der Ätzmaske nicht bedeckten Teilen der Halbleiterscheibe (2) zwischen den Halbleiterbauelementen (3) mit einer die Metallträgerscheibe (1) nicht angreifenden Ätzlösung durchgeätzt wird, daß die beim Ätzen zwischen den die Halbleiterbauelemente (3) enthaltenden Halbleiterscheibchen auf der Kietallträgerscheibe (1) entstandenen Rinnen (4) bis oben hin mit einem Schutzschichtmaterial (6) angefüllt werden, und daß dann die Metallträgerscheibe (1) und das Schutzschichtmaterial (6) längs der Mittellinie der Rinnen (4) durchtrennt werden.
Z Verfahren nach Ansprtuh 1, dadurch gekennzeichnet, daß auf die Halbleiterscheibe (2) eine Metallträgerscheibe (1) aus Gold oder Silber aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ätzlösung beim Durchätzen der Halbleiterscheibe (2) durch Drehen des Ätzgefäßes bewegt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rinnen (4) mit einem Schutzschichtmaterial (6) aus Kunstharz auf Siliconbasis angefüllt werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß beim Füllen der Rinnen (4) mit Schutzschichtmaterial (6) die die Halbleiterscheibchen tragende Metallträgerscheibe (I) auf einer Trägerplatte durch Unterdruck festgehalten wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Schutzschichtmaterial (6) durch über den Kreuzungsstellen (5) der Rinnen (4) angeordnete Locher 5s einer Schablone in die Rinnen (4) gepreßt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die elektrischen Kennwerte der Halbleiterbauelemente (3) vor dem Durchtrennen der Metallträgerscheibe (1) und eo dem Schutzschichtmaterial (6) geprüft werden.
DE2101028A 1970-08-04 1971-01-11 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen Expired DE2101028C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7028767A FR2100997B1 (de) 1970-08-04 1970-08-04

Publications (2)

Publication Number Publication Date
DE2101028A1 DE2101028A1 (de) 1972-02-10
DE2101028C2 true DE2101028C2 (de) 1983-07-07

Family

ID=9059774

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2101028A Expired DE2101028C2 (de) 1970-08-04 1971-01-11 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US3795045A (de)
DE (1) DE2101028C2 (de)
FR (1) FR2100997B1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743044A1 (de) * 1987-12-18 1989-06-29 Semikron Elektronik Gmbh Verfahren zum herstellen von halbleiterbauelementen

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863333A (en) * 1973-08-31 1975-02-04 Bell Telephone Labor Inc Methods for making semiconductor devices
US3955270A (en) * 1973-08-31 1976-05-11 Bell Telephone Laboratories, Incorporated Methods for making semiconductor devices
US4019248A (en) * 1974-06-04 1977-04-26 Texas Instruments Incorporated High voltage junction semiconductor device fabrication
US3897627A (en) * 1974-06-28 1975-08-05 Rca Corp Method for manufacturing semiconductor devices
US4080722A (en) * 1976-03-22 1978-03-28 Rca Corporation Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink
FR2348574A1 (fr) * 1976-04-16 1977-11-10 Thomson Csf Procede de realisation d'une source d'ondes millimetriques et adaptation d'une telle source a la transmission par guide d'ondes
US4037311A (en) * 1976-07-14 1977-07-26 U.S. Philips Corporation Methods of manufacturing infra-red detector elements
DE2633324C2 (de) * 1976-07-24 1983-09-15 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
DE2656015A1 (de) * 1976-12-10 1978-06-15 Bbc Brown Boveri & Cie Verfahren zum herstellen von halbleiterbauelementen
US4489477A (en) * 1984-02-23 1984-12-25 Northern Telecom Limited Method for screening laser diodes
US4937203A (en) * 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US5329149A (en) * 1990-10-12 1994-07-12 Seiko Instruments Inc. Image sensor with non-light-transmissive layer having photosensing windows
DE19613561C2 (de) * 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2784479A (en) * 1952-03-12 1957-03-12 Gen Electric Method of manufacturing rectifier plates in multiple
NL113612C (de) * 1959-05-12 1900-01-01
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
FR1400890A (fr) * 1963-07-18 1965-05-28 Rca Corp Procédé de fabrication de dispositifs semi-conducteurs
US3383255A (en) * 1964-11-05 1968-05-14 North American Rockwell Planar etching of fused silica
DE1514893B2 (de) * 1965-11-23 1972-12-14 Telefunken Patentverwertungs Gmbh, 7900 Ulm Verfahren zur herstellung einer halbleiteranordnung
US3416224A (en) * 1966-03-08 1968-12-17 Ibm Integrated semiconductor devices and fabrication methods therefor
US3432919A (en) * 1966-10-31 1969-03-18 Raytheon Co Method of making semiconductor diodes
US3629023A (en) * 1968-07-17 1971-12-21 Minnesota Mining & Mfg METHOD OF CHEMICALLY POLISHING CRYSTALS OF II(b){14 VI(a) SYSTEM
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3579815A (en) * 1969-08-20 1971-05-25 Gen Electric Process for wafer fabrication of high blocking voltage silicon elements
US3699402A (en) * 1970-07-27 1972-10-17 Gen Electric Hybrid circuit power module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743044A1 (de) * 1987-12-18 1989-06-29 Semikron Elektronik Gmbh Verfahren zum herstellen von halbleiterbauelementen

Also Published As

Publication number Publication date
FR2100997A1 (de) 1972-03-31
FR2100997B1 (de) 1973-12-21
US3795045A (en) 1974-03-05
DE2101028A1 (de) 1972-02-10

Similar Documents

Publication Publication Date Title
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69511241T2 (de) Verfahren zur herstellung integrierter schaltungsbauelemente
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE1640457C2 (de)
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE68908222T2 (de) Vorrichtung für die selektive Verzinnungen der Leiterbahnen eines Trägers einer integrierten Schaltung mit hoher Dichte und ein eine derartige Vorrichtung verwendendes Verzinnungsverfahren.
DE102014116526B4 (de) Verfahren zur elektrischen Isolierung von Leitungen eines Leadframestreifens
DE2739530C2 (de)
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2259133A1 (de) Verfahren zum kontaktieren einer halbleiteranordnung
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
DE2543651A1 (de) Halbleitersubstrat
DE2325351A1 (de) Verfahren zur herstellung von gleichrichtern mit hoher durchbruchsspannung
DE10339022A1 (de) Halbleitervorrichtung
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte
DE10310536A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee