DE2656015A1 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents

Verfahren zum herstellen von halbleiterbauelementen

Info

Publication number
DE2656015A1
DE2656015A1 DE19762656015 DE2656015A DE2656015A1 DE 2656015 A1 DE2656015 A1 DE 2656015A1 DE 19762656015 DE19762656015 DE 19762656015 DE 2656015 A DE2656015 A DE 2656015A DE 2656015 A1 DE2656015 A1 DE 2656015A1
Authority
DE
Germany
Prior art keywords
tablet
blanks
junction
semiconductor
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762656015
Other languages
English (en)
Inventor
Guenter Dr Berndes
Eckhard Ing Grad Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Priority to DE19762656015 priority Critical patent/DE2656015A1/de
Priority to US05/857,860 priority patent/US4197631A/en
Priority to JP14870177A priority patent/JPS5373083A/ja
Publication of DE2656015A1 publication Critical patent/DE2656015A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thyristors (AREA)

Description

' 2658015
BBOWN5 BOVEBä & ClE - AKTIENGESELLSCHAFT
BROWiN BOVEHl j
Mp,-Ur. €64/76 Mannheim, 29 . November 197*6
ZFE/PBIP/H
¥erfähren zürn Herstellen' Vom" Halbleiterbauelementen
Die ErfIndung bezieht sich auf ein Verfahren zum Herstellein von Halbleiterbauelementen mit Elektroden und .Anschlüssen , wobei zunächst eine Halbleitertablette anas Silicium unit mindestens einem pn-4fbergang gefertigt und nachfolgend ein Gittermaster sl^ih schneidender !toten in mindestens- eine Mauptoberselte der Tablette unter Diarchstossen des pn^-©berganges nand unter Blldeng ύόώ. Mesas mit üconikaven Mesa-^Seitenf läcihen geätzt wird,
die freiliegenden eil Mesa-Bandfläclhen mit Passivienangsschiclhit versehen nand die
Tablette entlang der Gräben geteilt wird.
Das Yerfahren findet bevorzugt, jedoch nicht ausschließlich, Anwendung zur Herstellung von Thyristoren mit Zentralgate» wie sie z,B, aus der DlSriPS 1 132 247 bekannt sind.
Bei einem bekannten !^erfahren der vorgenannten Gattung fuhrt der zur Bildung der Mesa vorgesehene Ätzvorgang naturgemäß zaa konkaven Mesa-s-Seltenf lachen, die oberen Kanten der Muten werden gesondert geätzt, -um Jede Mesa-^Struktaar mit einem konvexen Teil der Seltenfläche am JPunkt des j&usfcrltts des pn-*?Überganges an
809824/0261
iRffi 41(17? snrw
der Seitenfläche zu versehen (DT-OS 2 536 108). Diese Maßnahmen dienen in vorteilhafter Weise zur Erhöhung der Durchbruchspannung in Sperr-Richtung und entsprechen der gewünschten negativen Abschrägung am Einzel-Bauelement, d.h., bei Schnitten parallel zu den pn-Übergängen bzw. den Hauptoberflächen ist eine Querschnittsabnahme zur Zone mit geringerem spezifischen Widerstand bzw. zur höher dotierten Zone hin festzustellen (vgl. auch Definition in DT-AS 1 281 584). Im bekannten Fall '■
(DT-OS 2 536 108) werden die einzelnen Bauelemente nach weiterer Behandlung,- z.B. einer Glaspassivierung der freiliegenden Mesa-Oberflachen, voneinander durch Schneiden oder Ätzen von der anderen Hauptfläche der Tablette/getrennt. Die einzelnen Halbleiterchips müssen danach zur Herstellung von Halbleiterbauelementen mit Elektroden und Anschlüssen einzeln und nacheinander, d.h., in Serienfertigung, den notwendigen Kontaktierungsvorgängen wie der Metallisierung zur Herstellung lötbarer ohmscher Kon-takte und dem Lötprozeß für die Anschlüsse unterworfen werden. Weiterhin genügt auch die Abrundung der Mesa-Kanten nicht, weil im Bereich der Schnittstellen der Gräben eine eckige Begrenzung bzw, eine lediglich abgerundete Ecke bestehen bleibt.
Der Erfindung liegt, ausgehend vom Verfahren der eingangs genannten Gattung, die Aufgabe zugrunde, ein rationelles Verfahren zur Massenfertigung von Halbleiterbauelementen anzugeben, bei dem Halbleiterbauelemente mit guten elektrischen Eigenschaften, insbesondere mit hoher Durchbruchsspannung, entstehen.
Die Lösung dieser Aufgabe besteht darin, daß erfindungsgemäß durch Ätzung Erhebungen mit durch geschlossene gekrümmte Kurven begrenzten oberen Flächen gebildet werden und die Kontaktierung der Elektroden und der Anschlüsse an der unzerteilten Tablette erfolgt. Vorzugsweise werden Erhebungen mit kreisförmigen oberen Flächen gebildet. Durch ein derartiges Ätzmuster entstehen ,
809824/0261 !
ΖΓΕ/Ρ Λ f 1 (G768000/KE)
Mesa-Strukturen, die in den Bereichen kritischer Feldstärke durch gekrümmte Kurven bzw. sich anschließende konkave Mesa-Seitenflachen mit negativemAnschrägungswinkel begrenzt sind.
Zur Herstellung von Thyristoren, d.h., ausgehend von einer Halbleitertablette mit mindestens vier Zonen abwechselnd unterschiedlichen Leitfähigkeitstyps werden die Gräben in beide Hauptoberflächen in sich deckenden Gittermustern unter Durchstossen des jeweils zum Sperrübergang bestimmten pn-Überganges geätzt.
Vorzugsweise werden nach einem Metallisierungsvorgang zur Herstellung lötbarer ohmscher Kontakte mindestens einseitig mit Lot vorbenetzte Ronden aus elektrisch und thermisch leitfähigem Material in einer dem Gittermuster der Tablette angepassten ersten Schablone gehalten, die Tablette wird auf die Schablone gelegt und/oder auf die Tablette eine zweite Schablone mit durchlochten, mindestens einseitig mit Lot vorbenetzten Ronden aus elektrisch und thermisch leitfähigem · Material in einer dem Gittermuster der Tablette angepassten Anordnung gelegt, und alle Ronden werden gleichzeitig mit der bzw, mit den zur Tablettenebene parallelen Oberflache(η) bzw. Teiloberflächen der Erhebungen verlötet. Dabei werden bevorzugt Molybdän-^Ronden und ein Blei^Silber~ oder ein Blei-Zinn- · Lot verwendet. Die Metallisierung und die Sandwich-Technik zur j Anbringung der Metall^Ronden als Anschlüsse an der un aar^ ! teilten Tablette verkürzen die Fertigungszeiten erheblich, weil ! im Gegensatz zum eingangs genannten bekannten Verfahren keine ! Serienfertigung, sondern sozusagen eine parallele Massenfertigung erfolgt.
Um einen unnötigen Verlust von relativ teueren Molybdän-Ronden bei dieser Massenfertigung zu vermeiden, erfolgt zweckmäßig
809824/0261
ZFE/IMF1 (676800O/KE)
vor dem Auf- bzw. Unterlegen der Ronden eine Messung der [ Halbleiterchips auf Sperrspannungs-Beanspruchung. Die mit ! Ausschußelementen besetzten Plätze werden elektronisch er- ! fasst und gespeichert. Die Schablonen bleiben an den ent- i sprechenden Plätzen von Ronden frei. Weiterhin erfolgt vorzugsweise gleichzeitig mit dem Anlöten der Ronden ein Anlöten
I der Steueranschlüsse für die Halbleiterbauelemente. j
Nach dem sich dem Kontaktieren anschließenden Z erteilen der ! Tablette entlang der Gräben werden zweckmäßig die einzelnen \ Halbleiterchips in Kunststoff derart eingebettet, daß die [ durchlochten Ronden einserseits und die anderen Ronden anderer- \ seits etwas aus dem Kunststoff ragen.
Alternativ dazu können auch zwei Halbleiterbauelemente wie
Thyristoren in ein gemeinsames Kunststoffgehäuse eingebracht
werden. Dabei wird die Kathode des einen Thyristors mit der
Anode des anderen Thyristors - bzw. die entsprechenden Ronden
miteinander - verbunden, was beispielsweise durch eine dünne
leitfähigeFolie geschehen kann, "und die Steueranschlüsse sowie
die unverbundenen Hauptanschlüsse werden getrennt herausgeführt.
Ein solcher hermetisch in Kunststoff gekapselter Modul zeichnet
sich als Endprodukt des erfindungsgemäßen Verfahrens durch hohe
Spannungs- und Feuchtigkeitszuverlässigkeit aus und kann z.B.
als Zweig in einarZwei-Phasen-Brückenschaltung dienen.
Zur Erhöhung der Spannungszuverlässigkeit werden zweckmäßig
Ronden mit kleinerem Außendurchmesser verwendet, als jeweils
der Durchmesser der Hauptoberfläche des Halbleiterchips beträgt.
Diese Maßnahme ist als solche bekannt (DT^OS 2 400 863) und dient dazu, den jeweils benachbarten pn-übergang im Bereich des Mesa-Randes von kritischen Lotstellen zu distanzieren,
809824/026 1
2FE/P 4 F 1 (67E8000/KE)
Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Es zeigen:
Fig. 1 eine-Halbleitetablette mit beidseitigen glaspassivierten Gräben,
Fig. 2 die Halbleitertablette nach Fig. 1 mit angelöteten Ronden,
Fig. 3 die Halbleitertablette nach Fig. 1 mit zentralen Steueranschlüssen,
Fig. 4 ein Schnittbild durch ein einzelnes Halbleiterbauelement,
Fig. 5 ein Halbleiterbauelement mit Kunststoffgehäuse und
Fig. 6 ein Anwendungsbeispiel für Halbleiterbauelemente nach Fig. 4.
Das Ausführungsbeispiel zeigt die Herstellung von Thyristoren, Es wird ausgegangen von einer Silicium-Tablette, die vor den üblichen Arbeitsvorgängen, wie Reinigung, mehrfachen Oxydations- und Diffusions-Prozessen, Ätz- und Waschprozessen sowie ggf. einem Getterprozeß unterworfen worden ist.
Diese Tablette wird nun bereichsweise, entsprechend dem zu erzielenden Gittermuster, durch Masken oder Fotolackschichten (Foto-Resist-Technik) abgedeckt. Die Abdeckung erfolgt auf kreisförmigen Flächen auf beiden Seiten der Tablette, wobei die Steuerzonen 2 jeweils unter der Mitte der Abdeckungen liegen. 1Im nachfolgenden Ätzvorgang, z.B. mittels Flußsäure, werden die Gräben 3 mit einer solchen Tiefe hergestellt, daß die sperrenden pn-übergänge in an sich bekannter Weise durchstoßen werden.
809824/0261
ZFE/P 4 F 1 (67fi.6O00/KE)
-JT-*
Die Böden und die Wände der Gräben werden nachfolgend mit einer die elektrischen Eigenschaften der Halbleiterbauelemente stabilisierenden Passivierungsschicht bzw.-schichten überzogen. Hierzu können in an sich bekannter Weise verschiedene Arten von Gläsern, Phosphor-Silikat-Gläser, Bor-Silikat-Gläser, Blei-Aluminium-Silikat-Gläser, Zink-Bor-Silikat-Gläser, Siliciumdioxyd, Siliciumnitrid, Siliciumoxydnitrid u.a. dienen. Die Aufbringung dieser Schichten kann nach der chemischen Dampfniederschlagsmethode (CVD-Verfahren - z.B. IEEE Transaction on Electron Devices Vol. ED-17, Nr. 9, September 1970, S. 797 bis 799) oder mittels Elektrophorese oder mittels einer aufgetragenen Emulsion erfolgen.
Nach der -Passivierung wird eine Metallisierung der mit löt- -baren ohmschen Kontakten zu versehenden Oberflächenbereiche der Einzelelemente an der noch unzerteilten Tablette 1 vorgenommen. Dabei kann ebenfalls eine Metallisierung bzw. ein Elektrodenaufbau in mehreren Schichten erfolgen. Beispielsweise können auf eine ein- oder zweifache Nickelschicht eine Gold- und eine Weichlotschicht aufgebracht werden, oder eine Schichtenfolge aus einer Nickelschicht, einer Kupferschicht und einer Goldschicht und einer entsprechenden Weichlotschicht vorgesehen sein. Es können auch geeignete Schichten aufgedampft oder durch Kathodenzerstäubung gebildet werden.
-I-
809824/0261
ZFE/P 4 F 1 (6768000/KE)
Auf diese Herstellung lötbarer ohmscher Kontakte bzw. der Elektroden folgt ebenfalls auf der unzerteilten Tablette das Anbringen von Ronden (Fig. 2). Dabei werden die anodenseitigen Hauptoberflächen der Halbleiter chips . mit ungelochten Ronden und die emitter- bzw. kathodenseitigen Hauptoberflächen der Halbleiter chips mit gelochten Ronden 7 versehen. Für diesen Vorgang werden vorzugsweise mindestens einseitig mit einem Blei-Silber- oder Blei-Zinn-Lot vorbenetzte, kreisrunde Molybdän-Ronden 6 und 7 verwendet. Dabei werden die Ronden in einer Schablone gehalten, die Tablette 1 wird auf die Schablone gelegt,und die Ronden 7 werden in einer v/eiteren Schablone gehalten, die ihrerseits auf die Tablette gelegt wird. Die Schablonen sind in ihrer Geometrie dem Gittermuster auf der Tablette angepasst, so daß die Ronden 6 und 7 gleichzeitig, d.h. ! ohne viel Ausrichtarbeit, an die entsprechenden Elektrodenflächert angelegt werden können. Ebenso werden alle Ronden 6 und 7 gemein-· sam an die entsprechenden Elektroden angelötet,. Dies kann beispielsweise in einem Durchlauflötof-^en geschehen.
Wie bereits eingangs erläutert, kann vor dem Auf~ bzw. Unterlegen der Ronden 6 und 7 eine Messung der Halbleiterchips'· auf Sperrspannungsbeanspruchung erfolgen,,
Gleichzeitig mit dem Anlöten der Ronden 6 und 7 werden zweckmäßig die Steueranschlüsse 8 für die Halbleiterbauelemente angelötet (Fig,. 3), Dieser Vorgang kann natürlich auch getrennt vom Anlöten der Ronden 6 und 7 vorgenommen werden; aber er erfolgt in jedem Fall an der unzerteilten Tablette 1. Die Steueranschlüsse 8 werden mit bekannten Techniken angebracht, z.,B% durch Bonden mit Ultraschall oder durch Anbringen des
809824/0261
"- ο —
ZFE/P Λ F 1 (676.8000/KE)
jeweiligen Steueranschlusses 8 mit einer Lotperle an seiner Spitze.
Die Tablette 1 wird schließlich in üblicher Technik mittels Laserstrahl, Sandstrahl oder Diamantsäge vorgeritzt und anschließend entlang der vorgeritzten Linie 9 gebrochen.
Aus dem Schnittbild eines einzelnen Halbleiterbauelementes, ! eines Thyristors gemäß Fig. 4, sind der Aufbau aus mindestens : vier Zonen abwechselnden Iei tfähigkeitstyps sowie die Graben- : tiefe ersichtlich. Die Grabentiefe erstreckt sich bis in die ; mittlere η-leitende Zone 10. Entsprechend ist die Passivierungsschicht 11 randseitig unterbrochen. Dieser Rand wird nach- | träglich mit einer duktilen Abdeckschicht versehen (vgl. Fig. 5). Zwischen der η -leitenden Emitterzone 12 und der gelochten \ Molybdän-Ronde 7 befindet sich die Metallisierung bzw. Elektrode 13 mit dem vorbeschriebenen Aufbau. Die unter der Emitterzone 12 liegende Zone 14 durchdringt erstere bereichsweise (Emitterkurzschlüsse) . Es ist ersichtlich, daß eine innere Emitterringfläche in Nachbarschaft zum Steueranschluß nicht kontaktiert ist. Eine Steuerzone 16 wird von einem Gate-Graben 17 be- j grenzt, in dem wiederum eine Passivierungsschicht 18 ange- j bracht ist. Ebenso wie die Emitterzone 12 sind die Steuerzone 16 und eine Anodenzone 19 an ihren Oberflächen mit Metalli- : sierungen bzw. Elektroden 20 bzw. 21 versehen. Schließlich j ist erkennbar, daß die Ronden 6 und 7 randseitig Lotkehlen 22 ; aufweisen. i
Nach der vollständigen Passivierung des Halbleiterbauelementes gemäß Fig. 4 kann eine Kunststoffkapselung vorgenommen werden (Fig. 5). Die Ronden 6 und 7 ragen etwas über das Kunststoffgehäuse 23 heraus. Für den Steueranschluß 8 kann auch in an sich bekannter Weise ein Federkontakt vorgesehen sein, der
809824/0261
ZFE/P 4 F 1 (6768000/KE)
in einer besonderen Aussparung des Kunststoffgehäuses 23 sitzt.
Besonders vorteilhaft lassen sich die erfindungsgemäß hergestellen Halbleiterbauelemente in einen modularti'g integrierten Baustein einsetzen. In diesem Fall werden z.B. zwei Thyristoren in der eingangs beschriebenen Weise in ein Gehäuse eingebracht und können insgesamt als Zweig 24 (in Fig. 6 strichliniert dargestellt) in einer Zwei-Phasen-Brückenschaltung dienen.
- 10 -
809824/0261
ZFF./P 4 F 1 (676SOfWKE)

Claims (7)

  1. Patentansprüche
    / 1J Verfahren zum Herstellen von Halbleiterbauelementen mit Elektroden und Anschlüssen, wobei zunächst eine Halbleitertablette aus Silicium mit mindestens einem pn-übergang gefertigt und nachfolgend ein Gittermuster sich schneidender Nuten in mindestens einer Hauptoberseite der Tablette unter Durchstossen des pn-überganges und unter Bildung von Mesas mit konkaven Mesaseitenflachen geätzt wird,
    die freiliegenden Mesa-
    randflächen mit einer Passivierungsschicht versehen und die Tablette entlang der Gräben geteilt wird, dadurch gekennzeichnet, daß durch die Ätzung Erhebungen mit durch geschlossene gekrümmte Kurven begrenzten.oberen
    3 Metallisxerungen bzw
    Flächen gebildet werden und die Kontaktierung der/Elektroden und der Anschlüsse an der unzerteilten Tablette erfolgt,
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Erhebungen mit kreisförmigen oberen Flächen gebildet werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Gräben in beide Hauptoberflächen in sich deckenden Gittermustern unter Durchstossen des jeweils zum Sperrübergang; bestimmten pn-überganges geätzt werden.
  4. 4. Verfahren nach Anspruch 1 oder folgenden, dadurch gekennzeichnet, daß nach einem Metallisierungsvorgang zur Herstellung lötbarer ohmscher Kontakte mindestens einseitig mit Lot vorbenetzte Ronden aus elektrisch und thermisch leitfähigem Material in einer dem Gittermuster der Tablette
  5. - 11 -
  6. 809824/0261
  7. 7.ΓΙ1/Ρ 4 Γ 1 (67(iB000/Kt:>
    angepassten ersten Schablone gehalten werden, die Tablette auf die Schablone gelegt wird und/oder auf die Tablette eine zweite Schablone mit durchlochten, mindestens einseitig mit Lot vorbenetzten Ronden aus elektrisch und thermisch leitfähigem Material in einer dem Gittermuster der Tablette angepassten Anordnung gelegt wird und daß alle Ronden gleichzeitig mit der bzw. den zur Tablettenebene parallelen Oberfläche (n) bzw. Teiloberflächen der Erhebungen verlötet werden.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Molybdän-Ronden und ein Blei-Silber- oder Blei-Zinn-Lot verwendet werden.
    6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß vor dem Auf- bzw. Unterlegen der Ronden eine Messung der Halbleiterchips auf Sperrspannungsbeanspruchung erfolgt, die mit Ausschußelementen besetzten Plätze elektronisch erfaßt und gespeichert werden und daß die Schablonen an den entsprechenden Plätzen von Ronden frei bleiben.
    7. Verfahren nach Anspruch 4 oder folgenden, dadurch gekennzeichnet, daß gleichzeitig mit dem Anlöten der Ronden ein Anlöten der Steueranschlüsse für die Halbleiterbauelemente erfolgt,
    8X Verfahren nach Anspruch 4 oder folgenden, dadurch gekennzeichnet, daß nach dem sich dem Kontaktieren anschließenden Zerteilen der Tablette entlang der Gräben eine Einbettung der einzelnen Halbleiterchips in Kunststoff derart erfolgt, daß die durchlochten Ronden einerseits und die anderen Ronden andererseits etwas aus dem Kunststoff ragen.
    809824/0261
    ZFE/P 4 F 1 (676B00O/KE)
DE19762656015 1976-12-10 1976-12-10 Verfahren zum herstellen von halbleiterbauelementen Withdrawn DE2656015A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19762656015 DE2656015A1 (de) 1976-12-10 1976-12-10 Verfahren zum herstellen von halbleiterbauelementen
US05/857,860 US4197631A (en) 1976-12-10 1977-12-06 Method of manufacturing semiconductor components
JP14870177A JPS5373083A (en) 1976-12-10 1977-12-09 Method of producing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762656015 DE2656015A1 (de) 1976-12-10 1976-12-10 Verfahren zum herstellen von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE2656015A1 true DE2656015A1 (de) 1978-06-15

Family

ID=5995205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762656015 Withdrawn DE2656015A1 (de) 1976-12-10 1976-12-10 Verfahren zum herstellen von halbleiterbauelementen

Country Status (3)

Country Link
US (1) US4197631A (de)
JP (1) JPS5373083A (de)
DE (1) DE2656015A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0017860A2 (de) * 1979-04-11 1980-10-29 Teccor Electronics, Inc. Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE3211391A1 (de) * 1982-03-27 1983-09-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung
DE3344462A1 (de) * 1982-12-08 1984-06-20 International Rectifier Corp., Los Angeles, Calif. Verfahren zur herstellung von halbleiterbauteilen

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965173A (en) * 1982-12-08 1990-10-23 International Rectifier Corporation Metallizing process and structure for semiconductor devices
DE3435306A1 (de) * 1984-09-26 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke
JPS63124486A (ja) * 1986-11-13 1988-05-27 Mitsubishi Electric Corp 半導体レ−ザの製造方法
US4910166A (en) * 1989-01-17 1990-03-20 General Electric Company Method for partially coating laser diode facets
KR940016546A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
US5736537A (en) * 1995-09-12 1998-04-07 Estee Lauder, Inc. Dehydroep:androsterone sailcylate useful against skin atrophy
WO1997022145A1 (en) * 1995-12-14 1997-06-19 Philips Electronics N.V. Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device
WO2002015255A1 (en) * 2000-08-11 2002-02-21 Chem Trace Corporation System and method for cleaning semiconductor fabrication equipment parts
US7091132B2 (en) * 2003-07-24 2006-08-15 Applied Materials, Inc. Ultrasonic assisted etch using corrosive liquids
US7045072B2 (en) * 2003-07-24 2006-05-16 Tan Samantha S H Cleaning process and apparatus for silicate materials
US7754609B1 (en) 2003-10-28 2010-07-13 Applied Materials, Inc. Cleaning processes for silicon carbide materials
WO2008057351A2 (en) * 2006-11-01 2008-05-15 Applied Materials, Inc. Methods and apparatus for cleaning chamber components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2959502A (en) * 1959-09-01 1960-11-08 Wolfgang W Gaertner Fabrication of semiconductor devices
US3159780A (en) * 1961-06-19 1964-12-01 Tektronix Inc Semiconductor bridge rectifier
DE1514304A1 (de) * 1964-04-03 1969-05-14 Philco Ford Corp Halbleiteranordnung und Herstellungsverfahren hierfuer
US3669773A (en) * 1970-02-24 1972-06-13 Alpha Ind Inc Method of producing semiconductor devices
FR2100997B1 (de) * 1970-08-04 1973-12-21 Silec Semi Conducteurs
US3852876A (en) * 1973-01-02 1974-12-10 Gen Electric High voltage power transistor and method for making

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0017860A2 (de) * 1979-04-11 1980-10-29 Teccor Electronics, Inc. Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
EP0017860A3 (de) * 1979-04-11 1982-07-21 Teccor Electronics, Inc. Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE3211391A1 (de) * 1982-03-27 1983-09-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung
DE3344462A1 (de) * 1982-12-08 1984-06-20 International Rectifier Corp., Los Angeles, Calif. Verfahren zur herstellung von halbleiterbauteilen

Also Published As

Publication number Publication date
US4197631A (en) 1980-04-15
JPS5373083A (en) 1978-06-29

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE2656015A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69835505T2 (de) Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE10238265A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1812129A1 (de) Verfahren zum Zerteilen einer Halbleiterscheibe
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP0075102B1 (de) Thyristor mit einem Mehrschichten-Halbleiterkörper mit pnpn-Schichtfolge und Verfahren zu seiner Herstellung
DE2332822A1 (de) Verfahren zum herstellen von diffundierten, kontaktierten und oberflaechenpassivierten halbleiterscheiben fuer halbleiterbauelement
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE1764171A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1269732C2 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1298637B (de) Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2731221A1 (de) Verfahren zum herstellen von halbleiterkoerpern
DE2855972A1 (de) Halbleiteranordnung
DE3143216C2 (de) Halbleiterscheibe mit Zerteilungsabschnitten und Verfahren zu ihrer Herstellung
DE102012014428A1 (de) Kontaktanschluss
DE1614748C3 (de) Monolithisch integrierte Graetz-Gleichrichteranordnung und Verfahren zu Ihrer Herstellung

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee