DE1812129A1 - Verfahren zum Zerteilen einer Halbleiterscheibe - Google Patents
Verfahren zum Zerteilen einer HalbleiterscheibeInfo
- Publication number
- DE1812129A1 DE1812129A1 DE19681812129 DE1812129A DE1812129A1 DE 1812129 A1 DE1812129 A1 DE 1812129A1 DE 19681812129 DE19681812129 DE 19681812129 DE 1812129 A DE1812129 A DE 1812129A DE 1812129 A1 DE1812129 A1 DE 1812129A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- semiconductor
- etching
- sawn
- interconnects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 150000007513 acids Chemical class 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
- Dicing (AREA)
Description
"Verfahren zum Zerteilen einer Halbleiterscheibe"
Die Erfindung betrifft ein Verfahren zum Zerteilen einer eine Vielzahl von Bauelementen oder Schaltungen enthaltenden Halblei- ^
terscheibe, auf deren einen Oberflächenseite dicke, selbsttragende
mit den Elektroden der Bauelemente oder Schaltungen verbundene Leitbahnen verlaufen. Bei einem derartigen Verfahren
besteht die Erfindung darin, daß die Halbleiterscheibe von der
ι» Leitbahnen gegenüberliegenden Oberflächenrückseite aus entlang
den für die Teilung vorgesehenen Linien soweit angesägt wird,
daß die Restdicke der Halbleiterscheibe an den Sägestellen klein gegenüber der Ausgangsdicke der Halbleiterscheibe ist, und daß die
Halbleiterscheibe danach ohne eine Maskierung ihrer Oberflächen- λ
rückseite durch Ätzen in einzelne Bauelemente zerteilt wird.
Seit einiger Zeit sind Halbleiterbauelemente und Halbleiterschaltungen
bekannt, die auf einer Oberflächenseite dicke, selbsttragende
Leitbahnen aufweisen, die beim fertigen Produkt über den Rand des Halbleiterkörpers hinausragen. Diese Leitbahnen, die
in der Literatur auch vielfach als "beam leads" bezeichnet werden, bestehen meist aus mehreren übereinanderliegenden Le i t bahn.sc hi ch-
109826/1339
040
ten und sind beispielsweise 12 bis 15/tun dick. Da die Leitbahnen
über die Halbleiterkörper hinausragen, können sie leicht mit weiteren Anschlußteilen in Verbindung gebracht
werden, wobei die "beam Xeads" stabil genug sind, um den Halbleiterkörper tragen zu können. Die Beamleadtechnik wird
auch zur Herstellung integrierter Halbleiterschaltungen benutzt. Hierbei wird bisher das Halbleitermaterial zwischen
Halbleiterbereichen, die elektrisch voneinander zu isolierende Halbleiterbauelemente enthalten, durch Ätzen entfernt,
nachdem die elektrischen Verbindungen auf einer Oberflächenseite des Ausgangshalbleiterkörpers durch dicke "beam-lead-Leitbahnen"
hergestellt wurden. Auf diese Weise erhält man eine Halbleiteranordnung, die sich aus einzelnen Halbleiterkörpern
zusammensetzt, die nur durch dicke Leitbahnen zusammengehalten werden, wobei diese Leitbahnen dem fertigen System auch
die erforderliche mechanische Stabilität verleihen. Bei der Herstellung
von"beam-lead-Anordnungen" müssen die Halbleiterscheiben,
auf denen meist mit Hilfe der Planartechnik eine Vielzahl gleichartiger Halbleiterbauelemente oder Halbleiterschaltungen
gefertigt werden, durch Ätzen von der den Leitbahnen gegenüber» liegenden Oberflächenseite aus zerteilt werden. Die Halbleiterscheiben
können dagegen nicht geritzt und zerbrochen werden, da sich hierbei keine über den Halbleiterkörper hinausragenden
Leitbahnen ergeben und die Leitbahnen selbst zerstört werden.
1 0 9B26/1339
Es sind bereits Materialien bekannt, die ätzbeständig sind und zur Maskierung bei der Fertigung von Halbleiterbauelementen
verwendet werden. So werden vielfach zur Abdeckung derjenigen Teile, die von der Atzflüssigkeit nicht angegriffen werden
sollen, Lackmasken verwendet, die auf bekannte Weise photolitographisch hergestellt werden. Diese Maskierungstechnik eignet
sich nur für kurze Ätzzeiten, da bei längerer Xtzdauer der Photolack aufgelöst oder abgelöst wird. Diese Ätztechnik ist
für die Herstellung von "beam-lead-Änordnungen" ungeeignet, da
hier die Gesamtdicke der Halbleiterscheibe von ca. 2oo bis 3oo/um
durchgeätzt werden muß.
Das erfindungsgemäße Verfahren hat dagegen den Vorteil, daß
auf eine Ätzmaske ganz verzichtet werden kann. Die Halbleiter scheibe wird von der den Leitbahnen gegenüberliegenden Oberflächenseite aus bis auf eine Restdicke von beispielsweise 3o>um
mit einer Diamant- oder Gatterdrahtaage angesägt und im Anschluß
daran beispielsweise durch Aufsprühen einer Ätzflüssigkeit auf die OberflKchenrückeeite der Halbleiterscheibe völlig zerteilt.
Die Erfindung soll im weiteren anhand zweier Aueführungebeiapiele näher erläutert werden.
Die Figur 1 zeigt,teile im Schnitt,teile in einer perspektivischen Ansicht/ einen Teil einer Halbleiterscheibe 1, beispieleweise aus Silizium, aus der eine Vielzahl gleichartiger Planar-
109826/1339
transistoren hergestellt werden» Hierzu wird die Halbleiterscheibe
vom ersten Leitungstyp mit einer diffusionshemmenden
Schicht 5» beispielsweise aus Siliziumdioxyd, bedeckt<>
Danach werden in den Halbleiterkörper durch in die Oxydschicht 5
mit Hilfe der bekannten Photolack- und Maskierungstechnik eingebrachte Diffusionsfenster Störstellen eindiffundiert,
die im Halbleiterkörper Basiszonen 2 vom zweiten Leitungstyp erzeugen. In diese Basiszonen werden schließlich noch
Emitterzonen 3 eindiffundiert. In die wieder geschlossene Oxydschicht werden Kontaktierungsfenster eingebracht, in denen
die auf der Oxydschicht 5 verlaufenden Leitbahnen 4 mit den Zonen der Halbleiterbauelemente in elektrischem Kontakt stehen.
Die parallel zueinander verlaufenden Leitbahnen 4 sind meist mehrschichtig und bestehen beispielsweise aus einer Schichtenfolge
Titan-Platin-Gold, wobei die Goldschicht dick gegenüber allen anderen Schichten ist und beispielsweise galvanisch abgeschieden
wurde.
In der Figur 2 ist ein aus zwei Drähten 6 bestehendes Teil einer Gattersäge dargestellt, mit deren Hilfe von der den Leitbahnen
gegenüberliegenden Oberflächenrückseite der Halbleiterscheibe aus parallele Gräben 7 in den Halbleiterkörper eingebracht
werden. Diese Gräben sind bei einer Gesamtdicke von 2oo,um der Halbleiterscheibe beispielsweise 17 ο Aim tief«
109826/1339
Die parallelen und im rechten Winkel zueinander verlaufenden
Gräben 7 befinden sich zwischen den einzelnen Halbleiterbauelementen und bestimmen durch ihre Breit· die Länge des überstehenden Teils der Leitbahnen k bei der fertigen Halbleiteranordnung (Figur k)* Die Figur 3 zeigt noch eine perspektivische Ansicht auf die angesägte Oberflächenrückseite der Halbleiterscheibe 1. Auf diese Oberflächenseite wird schließlich
Flußsäure, Salzsäure, Salpetersäure oder ein Gemisch aus diesen \
Säuren solange aufgesprüht, bis die Restdicke der Halbleiterscheibe in den Gräben 7 durchgeätzt ist und die Halbleiterscheibe in ihre einzelnen Teile gemäß Figur 4 zerfällt.
In der in Figur 4 gezeigten fertigen Transietüranordnung sind
die Kontaktierungsfenster 8 gestrichelt angedeutet. Die Kollektor-
und die Emitterleitbahn ragen an einer Seite über den Halbleiterkörper hinaus, während sich die Basisleitbahn in die entgegengesetzte Richtung erstreckt und dort über den Halbleiter- j
körper hinausragt.
Die Figur 5 zeigt eine mit dem erfindungsgemäßen Verfahren hergestellte integrierte Halbleiterschaltung und zwar eine Diodenbrücke oder Graetz-Schaltung. Die vier Siliziumhalbleiterkörper 9,
lo, 11 und l8 sind beispielsweise η-dotiert und mit einer Siliziumdioxyde chicht 5 bedeckt. In die drei Halbleiterkörper 9,
Io und 11 sind kleine Zonen vom p-Leitungstyp eindiffundiert,
109826/1339
die mit den rundgezeichneten Kontakten elektrisch an die von den Kontakten ausgehenden Leitbahnen angeschlossen sind. Die
rechteckig dargestellten Kontakte 19 verbinden die n-leitenden Grundkörper mit den über die Halbleiterkörper hinausragenden
Io bis 15 /lim dicken beam-lead-Leitbahnen Ik und l6. Die Aussparungen
12 zwischen den vier Halbleiterkörpern 9» Io, 11
und l8 wurden durch Ansägen der Oberflächenrückseite des zunächst zusammenhängenden Halbleiterkörpers und durch anschliessendes
Sprühätzen hergestellt. Der Halbleiterkörper l8 ergibt sich durch das Herstellungsverfahren und hat selbst keine
elektrische Funktion. Er bleibt jedoch durch die Leitbahn 15 mit den elektrisch funktioneilen Halbleiterkörpern 9» Io und
mechanisch verbunden« Die über die Halbleiterkörper hinausragenden Enden der Leitbahnen 13» 1^, 15 und 16 ergeben sich gleichfalls
aus der Anwendung des erfindungsgemäßen Verfahrens beim Zerteilen einer Halbleiterscheibe, die eine Vielzahl von Diodenbrückenschaltungen
enthält.
Das erfindunsgemäße Verfahren hat den wesentlichen Vorteil, daß
Maskierungs- und die damit verbundenen komplizierten Justierprozesse
beim Zerteilen einer Halbleiterscheibe entfallen und daß die Ätzdauer relativ kurz gehalten werden kann, da der größte
Teil des zu entfernenden Halbleitermaterials vor dem Ätzprozess
in einem technologisch einfach zu beherrschenden Sägeprozess entfernt wurde. Beim Ätzen werden alle Teile der Oberflächenrück-
10982 6/1339
_ 7 —
seite der Halbleiterscheibe gleichmäßig angegriffen. Da das Halbleitermaterial in den Gräben jedoch nur noch ca. 3O/Um
stark ist, ist es für die mechanische Stabilität der fertigen Halbleiterkörper ohne Belang, daß die Dicke dieser einzelnen
Halbleiterkörper bei der Ätzung gleichfalls um etwa 30 ,um
abnimmt.
109826/1339
Claims (1)
- Pat entansprüche1) Verfahren zum Zerteilen einer eine Vielzahl von Bauelementen oder Schaltungen enthaltenden Halbleiterscheibe, auf deren einen Oberflächenseite dicke, selbsttragende mit den Elektroden der Bauelemente oder Schaltungen verbundene Leit-^ bahnen verlaufen, dadurch gekennzeichnet, daß die Halbleiterscheibe von der den Leitbahnen gegenüberliegenden Oberflächenrückseite aus entlang den für die Teilung vorgesehenen Linien soweit angesägt wird, daß die Restdicke der Halbleiterscheibe an den Sägestellen klein gegenüber der Ausgangsdicke der Halbleiterscheibe ist. und daß die Halbleiterscheibe danach ohne eine Maskierung ihrer Oberflächenrückseite durch Atzen in einzelne Baueinheiten zerteilt wird=2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die P Halbleiterscheibe mit Diament- oder Gatter-Drahtsägen angesägt wird»3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die angesägte Halbleiterscheibe durch Sprühätzen zerteilt wird.k) Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß zum Ätzen der Halbleiterscheibe Flußsäure, Salzsäure, Salpetersäure oder ein Gemisch aus diesen Säuren verwendet wird.109826/1T !"!»!hiii! !,!!,T1TIjO"!''!! 311-."1.Ij1 1U..:-"! |Ι! IF1II! ■■■ ι— Q —5) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine ca. 22o,um dicke Halbleiterscheibe bis auf die Restdicke von ca« 3o,um an den SägestelLen angesägt wird.10982R/Le e rs~e i t e
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681812129 DE1812129A1 (de) | 1968-12-02 | 1968-12-02 | Verfahren zum Zerteilen einer Halbleiterscheibe |
FR6941401A FR2025015A7 (de) | 1968-12-02 | 1969-12-01 | |
GB58524/69A GB1254365A (en) | 1968-12-02 | 1969-12-01 | Method of dividing a semiconductor wafer |
US881151A US3673016A (en) | 1968-12-02 | 1969-12-01 | Method of dividing a semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681812129 DE1812129A1 (de) | 1968-12-02 | 1968-12-02 | Verfahren zum Zerteilen einer Halbleiterscheibe |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1812129A1 true DE1812129A1 (de) | 1971-06-24 |
Family
ID=5714936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681812129 Pending DE1812129A1 (de) | 1968-12-02 | 1968-12-02 | Verfahren zum Zerteilen einer Halbleiterscheibe |
Country Status (4)
Country | Link |
---|---|
US (1) | US3673016A (de) |
DE (1) | DE1812129A1 (de) |
FR (1) | FR2025015A7 (de) |
GB (1) | GB1254365A (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3839781A (en) * | 1971-04-21 | 1974-10-08 | Signetics Corp | Method for discretionary scribing and breaking semiconductor wafers for yield improvement |
US3777365A (en) * | 1972-03-06 | 1973-12-11 | Honeywell Inf Systems | Circuit chips having beam leads attached by film strip process |
GB1532286A (en) * | 1976-10-07 | 1978-11-15 | Elliott Bros | Manufacture of electro-luminescent display devices |
US4237601A (en) * | 1978-10-13 | 1980-12-09 | Exxon Research & Engineering Co. | Method of cleaving semiconductor diode laser wafers |
US4892842A (en) * | 1987-10-29 | 1990-01-09 | Tektronix, Inc. | Method of treating an integrated circuit |
GB2215512A (en) * | 1988-02-24 | 1989-09-20 | Stc Plc | Semiconductor integrated circuits |
US5609148A (en) * | 1995-03-31 | 1997-03-11 | Siemens Aktiengesellschaft | Method and apparatus for dicing semiconductor wafers |
US5874782A (en) * | 1995-08-24 | 1999-02-23 | International Business Machines Corporation | Wafer with elevated contact structures |
JPH09172223A (ja) * | 1995-12-19 | 1997-06-30 | Sony Corp | 半導体装置と半導体装置の製造方法 |
US5761028A (en) * | 1996-05-02 | 1998-06-02 | Chrysler Corporation | Transistor connection assembly having IGBT (X) cross ties |
RU2508968C2 (ru) | 2009-08-14 | 2014-03-10 | Сэнт-Гобэн Эбрейзивс, Инк. | Абразивное изделие (варианты) и способ его формирования |
RU2569254C2 (ru) | 2009-08-14 | 2015-11-20 | Сэнт-Гобэн Эбрейзивс, Инк. | Абразивное изделие |
TW201507812A (zh) | 2010-12-30 | 2015-03-01 | Saint Gobain Abrasives Inc | 磨料物品及形成方法 |
US9375826B2 (en) | 2011-09-16 | 2016-06-28 | Saint-Gobain Abrasives, Inc. | Abrasive article and method of forming |
CN103842132A (zh) | 2011-09-29 | 2014-06-04 | 圣戈班磨料磨具有限公司 | 包括粘结到具有阻挡层的长形基底本体上的磨料颗粒的磨料制品、及其形成方法 |
TW201404527A (zh) | 2012-06-29 | 2014-02-01 | Saint Gobain Abrasives Inc | 研磨物品及形成方法 |
TW201402274A (zh) | 2012-06-29 | 2014-01-16 | Saint Gobain Abrasives Inc | 研磨物品及形成方法 |
TWI477343B (zh) | 2012-06-29 | 2015-03-21 | Saint Gobain Abrasives Inc | 研磨物品及形成方法 |
TWI474889B (zh) | 2012-06-29 | 2015-03-01 | Saint Gobain Abrasives Inc | 研磨物品及形成方法 |
TW201441355A (zh) | 2013-04-19 | 2014-11-01 | Saint Gobain Abrasives Inc | 研磨製品及其形成方法 |
TWI621505B (zh) | 2015-06-29 | 2018-04-21 | 聖高拜磨料有限公司 | 研磨物品及形成方法 |
-
1968
- 1968-12-02 DE DE19681812129 patent/DE1812129A1/de active Pending
-
1969
- 1969-12-01 FR FR6941401A patent/FR2025015A7/fr not_active Expired
- 1969-12-01 US US881151A patent/US3673016A/en not_active Expired - Lifetime
- 1969-12-01 GB GB58524/69A patent/GB1254365A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1254365A (en) | 1971-11-24 |
US3673016A (en) | 1972-06-27 |
FR2025015A7 (de) | 1970-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1812129A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
DE1514818C3 (de) | ||
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE1614283B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1266406B (de) | Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE1764378A1 (de) | Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung | |
DE2656015A1 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
DE1231812B (de) | Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik | |
DE1589920A1 (de) | Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente | |
DE1814747A1 (de) | Verfahren zum Herstellen von Feldeffekttransistoren | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE1929084B2 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE1918489A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
DE2327878C3 (de) | Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente | |
DE1546014A1 (de) | Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung | |
DE2039027A1 (de) | Halbleitereinrichtung | |
DE2325351A1 (de) | Verfahren zur herstellung von gleichrichtern mit hoher durchbruchsspannung | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2538264C3 (de) | Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung | |
WO1980001334A1 (en) | Semiconductor device | |
AT270747B (de) | Verfahren zum Herstellen von mechanisch abgestützten, elektrisch leitenden Anschlüssen an Halbleiterscheiben | |
DE3110000C2 (de) | Halbleiterbauelement hoher Sperrfähigkeit | |
DE1614818C3 (de) | Verfahren zum Herstellen eines Planartransistors |