DE1918489A1 - Verfahren zum Zerteilen einer Halbleiterscheibe - Google Patents
Verfahren zum Zerteilen einer HalbleiterscheibeInfo
- Publication number
- DE1918489A1 DE1918489A1 DE19691918489 DE1918489A DE1918489A1 DE 1918489 A1 DE1918489 A1 DE 1918489A1 DE 19691918489 DE19691918489 DE 19691918489 DE 1918489 A DE1918489 A DE 1918489A DE 1918489 A1 DE1918489 A1 DE 1918489A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- semiconductor
- etching
- interconnects
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 230000000873 masking effect Effects 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 150000007513 acids Chemical class 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Description
- "Verfahren zum Zerteilen einer Halbleiterscheibe" Die Erfindung betrifft e-in Verfahren zum Zerteilen einer eine Vielzahl von Bauelementen oder Schaltungen enthaltenden Halbleiterscheibe, auf deren einen Oberflächenseite dicke, selbst tragende mit den Elektroden der Bauelemente oder Schaltungen verbundene Leitbahnen verlaufen Bei einem derartigen Verfahren besteht die Erfindung darin, daß die Halbleiterscheibe von-der den Leitbahnen gegenüberliegenden Oberflächenrückseite aus entlang den für die Teilung vorgesehenen Linien soweit angesägt wird, daß die Restdicke der Halbleiterscheibe an den Sägestellen klein gegenüber der Ausgangsdicke der Halbleiterscheibe ist, und daß die Haibleiterscheibe danach ohne eine Maskierung ihrer Oberflächenrückseite durch Ätzen in einzelne Bauelemente zerteilt wird.
- Seit einiger Zeit sind Halbleiterbauelemente und Halbleiterschaltungçn bekannt, die auf einer Oberflächenseite dicke, selbsttragende Leitbahnen aufweisen, die beim fertigen Produkt über den Rand des Halbleiterkorpers hinausragen Diese Leitbahnen, die in der J,iteratur auch vielfach als "beam leads" bezeichnet werden, bestehen meist aus mehreren übereinanderliegenden Leitbahnschichten und sind beispielsweise 12 bis 15/1am dick, Da die Leitbahnen über die Halbleiterk~rper hinausragen, können sie leicht mit weiteren Anschlußteilen in Verbindung gebracht werden, wobei die "beam leads" stabil genug sind, um den Halbleiterkörper tragen zu können. Die Beamleadtechnik wird auch zur Herstellung integrierter Halbleiterschaltungen benutzt. Hierbei wird bisher das Halbleitermaterial zwischen Halbl6iterbereichen, die elektrisch voneinander zu isolie-ende Halbleiterbauelemente euthalten. durch Ätzen entfernt, nachdem die elektrischen Verbindungen auf einer Oberflächenseit des Ausgangahalbleiterkorpers durch dicke "beam-lead-Leitbahnen hergestellt wurden. Auf diese Weise erhält man eine Halbleiteranordnung, die sich aus einzelnen Halbleiterkörpern zusammensetzt, die nur durch dicke Leitbahnen zu sammengehalten werden, wobei diese Leitbahnen dem fertigen System auch die erforderliche mechanische Stabilität verleihen. Bei der Herstellung von "beam-lead-Anordnungen" müssen die Halbleiterscheiben, auf denen meist mit Hilfe der Plasartechnik eine Vielzahl gleichartiger Halbleiterbauelemente oder H-albIeterschaltun gen gefertigt werden, durch ätzen von der den Leitbahnen gegenüber liegenden Oberflächenseite aus zerteilt werden. Die Halbleiterscheiben können dagegen nicht geritzt und zerbrochen werden, da sich hierboi keine über den Halbleiterkörper hinausragenden Leitbahnen ergeben und die Leitbahnen selbst zerstört werden.
- Es sind bereits Materialien bekannt, die ätzbeständig sind und zur Maskierung bei der Fertigung von Halbleiterbauelementen verwendet werden. So werden vielfach zur Abdeckung derjenigen Teile, die von der Ätzflüssigkeit nicht angegriffen werden sollen, Lackmasken verwendet, die auf bekannte Weise photolitographisch hergestellt werden. Diese Maskierungstechnik eignet sich nur für kurze Ätzzeiten, da bei längerer Ätzdauer der Photolack aufgelöst oder abgelöst wird. Diese Ätztechnik ist für die Herstellung von "beam-lead-Anordnungen" ungeeignet, da hier die Gesamtdicke der Halbleiterscheibe von ca. 200 bis 3oo/um durchgeätzt werden muß.
- Das erfindungsgemäne Verfahren hat dagegen den Vorteil, daß auf eine Ätzmaske ganz verzichtet werden kann. Die Halbleiterscheibe wird von der den Leitbahnen gegenüberliegenden Oberflächenseite aus bis auf eine Restdicke von beispielsweise 3o/um mit einer Diamant- oder Gatterdrahtsäge angesägt und im Anschluß daran beispielsweise durch Aufsprühen einer Ätzflüssigkeit au£ die OberflichonrAckseie der Halbleiterscheibe völlig zerteilt.
- Die Erfindung soll im weiteren anhand zweier Ausführungsbeispiele näher erläutert werden.
- Die Figur 1 zeigt,teils im Schnitttteils in einer perspektivischen Ansicht einen Teil einer Halbleiterscheibe 1,-beispielsweise aus Silizium, aus der eine Vielzahl gleichartiger Planartransistoren hergestellt werden0 Hierzu wird die Halbleiterscheibe vom ersten Leitungstyp mit einer diffusionshenumen den Schicht 5, beispiels-weise aus Siliziumdioxyd, bedeckte Da nach werden in den Halbleiterkörper durch in die Oxydschicht 5 mit HiLfe der bekannten Photolack- und Maskierungstechnik eingebrachte Diffusionsfenster Störstellen eindiffundiert, die im Halbleiterkörper Basiszonen 2 vom zweiten Leitungstyp erzeugen. In diese Basiszonen werden schließlich noch Emitterzonen 3 eindiffundiert. In die wieder geschlos-sene Oxydschicht werden Kontaktierungsfenster eingebracht, in denen die auf der Oxydschicht 5 verlaufenden Leitbahnen 4 mit den Zonen der Halbleiterbauelemente in elektrischem Kontakt stehen.
- Die parallel zueinander verlaufenden Leitbahnen 4 sind meist mehrschichtig und bestehen beispielsweise aus siner Schichtenfolge Titan-Platin-Gold, wobei die Go-ldschlcht dick gegenüber allen anderen Schichten ist und beispielsweise galvanisch abgeschieden wurde In der Figur 2 ist ein aus zwei Drähten 6 be-ste-heudes Teil einer Gattersäge dargestellt, mit deren Hilfe von der den Leitbahnen gegenüberliegenden Oberflächenrückseite der Halbleiterscheibe aus parallele Gräben 7 in den Halbleiterkörper eingebracht werden0 Diese Gräben sind bei einer Gesamtdicke von 200 µm der Halbleiter scheibe beispielsweise 170/um tiefe Die parallelen und im rechten Winkel zueinander verlaufenden Gräben 7 befinden sich zwischen den sinzelnen Halbleiterbauelementen- und bestimmen durch ihre Br-eite die Länge des überstehenden Teils der Leitbahnen 4 bei der fertigen Halbleiter- -anordnung (Figur 4). Die Figur 3 zeigt noch eine perspektivi sche Ansicht auf die angesägte Oberflächenruckseite der Halbleiterscheibe lo Auf diese Oberflächenseite wird schließlich Flußsäure, Salzsaure, Salpetersäure oder ein Gemisch aus diesen Säuren solange aufgesprüht, bis die Restdicke der Halbleiterscheibe in den Gräben 7 durchgeatzt ist und die Halbleiterscheibe in ihre einzelnen Teile gemäß Figur 4 zerfällt.
- In der Figur 4 gezeigten fertigen Transistor-anordnung sind die Kontaktierungsfenster 8 gestrichelt. angedeutet0 Die Kollektor-und die Emitterleitbahn ragen an einer Seite über den Halbleiterkörper hinaus, während sich die Basisleitbahn in die entgegengesetzte Richtung erstreckt und dort über den Halbleiterkörper hinausragt0 Die Figur 5 zeigt eine mit dem erfindungsgemäßen' Verfahren hergestellte integrierte Halbleiterschaltung und zwar eine Diodenbrücke oder Graetz-Schaltung. Die vier Siliziumhalbleiterkörper 9, lo, tl und 18 sind beispielsweise n-dotiert und mit einer Siliziumdioxydschicht 5 bedeckt. In die drei Halbleiterkörper 9, 10 und 11 sind kleine Zonen vom p Leitungstyp eindiffundiert, die mit den rundgezeichneten Kontakten elektrisch an die von den Kontakten ausgehenden Leitbahnen angeschlossen sind. Die reohteckig dargestellten Kontakte 19 verbinden die n-leitenden Grundkörper mit den über die Halbleiterkörper hinausragenden lo bis 15/um dicken beam-lead-leitbahnen 14 und 16. Die Aussparungen 12 zwischen den vier Halbleiterkörpern 9, lo, 11 und 18 wurden durch Ansägen der Oberflächenrückseite des zunächst zusammenhängenden Halbleiterkorpers und durch anschliessendes Sprühätzen hergestellt. Der Halbleiterkörper 18 ergibt sich durch das Herstellungsverfahren und hat selbst keine elektrische Funktion. Er bleibt jedoch durch die Leitbahn 15 mit den elektrisch funktionellen Halbleiterkörpern 9, to und 11 mechanisch verbunden. Die über die Halbleiterkörper hinausragenden Enden der Leitbahnen 13, 14, 15 und 16 ergeben sich gleichfalls aus der Anwendung des erfindungsgemäßen Verfahrens beim Zerteilen einer Halbleiterscheibe, die eine Vielzahl von Diodenbrückenschaltungen enthält.
- Das erfindunsgemäße Verfahren hat den wesentlichen Vort.il, daß Maskierungs- und die damit verbundenen komplizierten Justierprozesse beim Zerteilen einer Halbleiterscheibe entfallen und daß die Ätzdauer relativ kurz gehalten werden kann1 da der größte Teil des zu entfernenden Halbleitermaterials vor den ätzprozeß in einem technologisch einfach zu beherrschenden Sägeprozess entfernt wurde. Beim Ätzen werden alle Teile der Oberflächenrückseite der Halbleiterscheibe gleichmäßig angegriffen Da das Halbleitermaterial in den Graben jedoch nur noh ca 30 µm stark ist, ist es für die mechanische Stabilität der fertigen Halbleiterkörper ohne Belang, daß die Dicke dieser einzelnen Halbleiterkörper bei der Ätzung gleichfalls um etwa 30 µm abnizmt.
Claims (5)
1) Verfahren zum Zerteilen einer eine Vielzahl von Bauelementen oder
Schaltungen enthaltenden Halbleiterscheibe, auf deren einen Oberflachenseite dicke,
selbsttragende mit den Elektroden der Bauelemente oder Schaltungen verbundene Leitbahnen
verlaufen, dadurch gekennzeichnet, daß die Halbleiterscheibe von der den Leitbahnen
gegenüberliegenden Oberflächenruckseite aus entlang den für die Teilung vorgesehenen
Linien soweit angesägt wird, daß die Restdicke der Halbleiterscheibe an den Sägestellen
klein gegenüber der Ausgangsdicke der Halbleiterscheibe ist, und daß die Halbleiterscheibe
danach ohne eine Maskierung ihrer Oberflachenruckseite durch Ätzen in einzelne Baueinheiten
zerteilt wird.
2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe
mit Diament- oder Gatter-Drahtsägen angesagt wird
3) Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die angesage Halbleiterscheibe durch Sprühatzen zerteilt
wird,
4) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zum Ätzen der Halbleiterscheibe
Flußsaure, Salzsäure, Salpetersäure oder ein Gemisch aus diesen Säuren verwendet
wird.
5) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine ca.
220/um dicke Halbleiterscheibe bis auf die Rest dicke von caO 30 µm an den Sägestellen
angesagt wird0
L e e r s e i t e
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691918489 DE1918489A1 (de) | 1969-04-11 | 1969-04-11 | Verfahren zum Zerteilen einer Halbleiterscheibe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691918489 DE1918489A1 (de) | 1969-04-11 | 1969-04-11 | Verfahren zum Zerteilen einer Halbleiterscheibe |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1918489A1 true DE1918489A1 (de) | 1970-10-15 |
Family
ID=5730941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691918489 Pending DE1918489A1 (de) | 1969-04-11 | 1969-04-11 | Verfahren zum Zerteilen einer Halbleiterscheibe |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1918489A1 (de) |
-
1969
- 1969-04-11 DE DE19691918489 patent/DE1918489A1/de active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1812129A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
DE1514818C3 (de) | ||
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2928923C2 (de) | ||
DE3031708A1 (de) | Verfahren zum herstellen von feldeffekttransistoren | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE2315710B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1231812B (de) | Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik | |
DE2656015A1 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
DE1589920A1 (de) | Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente | |
DE1918489A1 (de) | Verfahren zum Zerteilen einer Halbleiterscheibe | |
DE3522168C2 (de) | Verfahren zum Masseverbinden von planaren Bauelementen und integrierten Schaltkreisen | |
DE1929084B2 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2235749C3 (de) | Verfahren zum Herstellen eines Leitbahnenmusters | |
DE1514943C3 (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE2538264C3 (de) | Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung | |
DE2855972A1 (de) | Halbleiteranordnung | |
DE1564849C3 (de) | Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper | |
DE2227961A1 (de) | Verfahren zur herstellung eines elektrischen leiterzugmusters und nach diesem verfahren hergestellte anordnung | |
DE1614818C3 (de) | Verfahren zum Herstellen eines Planartransistors | |
DD241975A1 (de) | Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen | |
DE1564617B2 (de) | Verfahren zum herstellen von halbleiterbauelementen mit vier zonen abwechselnden leitungstyps | |
DE1954135A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung |