DE1589920A1 - Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente - Google Patents

Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente

Info

Publication number
DE1589920A1
DE1589920A1 DE19671589920 DE1589920A DE1589920A1 DE 1589920 A1 DE1589920 A1 DE 1589920A1 DE 19671589920 DE19671589920 DE 19671589920 DE 1589920 A DE1589920 A DE 1589920A DE 1589920 A1 DE1589920 A1 DE 1589920A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
oxide layer
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671589920
Other languages
English (en)
Other versions
DE1589920B2 (de
Inventor
Kren John George
Seto David Kenroku
Joseph Regh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1589920A1 publication Critical patent/DE1589920A1/de
Publication of DE1589920B2 publication Critical patent/DE1589920B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

PATENTANWALT DIPL.-ING. H. E. BÖHMER
703 BDBLINGEN SIN DELFINGER 8TRA8SE 49 FERNSPRECHER (07031)6613040
Böblingen, den 12. Januar 1967 si-sto
ilnmelder:
International Business Machines Corporation, Armonk, N.Y. 10 504
Anxtl. Aktenzeichen:
Aktenz. der Anmelderin:
Neuanmeldung Docket 14 409
Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente,
Bereits in den Anfängen der Halbleitertechnik, die etwa kurz nach der Entwicklung des Transistors zu datieren sind, wurden große Anstrengungen gemacht, mikrominiaturisierte bzw. mikroelektronische Schaltungen herzustellen, wobei eine Vielzahl von einzelnen Halbleiterbau elementen in umfassenderen Gesamtanordnungen zusammenzufassen war«
00 9838/0353
Obwohl die einzelnen Halbleiterbauelemente selbst weitgehend bis auf sehr kleine Abmessungen miniaturisiert wurden, die in
-2 der Größenordnung von einigen 2, 5 . 10 mm lagen, so hielt doch die gleichzeitige Verkleinerung der Gesamtkonfiguration von Schaltungen nicht Schritt mit der Miniaturisierung der Halbleiterbauelemente selbst. Gedruckte Schaltungen und andere Verfahren wurden bisher dazu benutzt, eine möglichst hohe Packungsdichte der Gesamtschaltungen zu erreichen. Erst in der letzten Zeit jedoch wurden sogenannte integrierte Schaltungen auch für die Herstellung größerer Gesamtschaltungsanordnungen benutzt und praktisch durchgeführt.
Eine Herstellungsmethode für integrierte Schaltungen ging so vor, daß zunächst die aktiven Halbleiterbauelemente selbst in weit gehend konver: ' ler Weise in einer Folge von Diffusionsschritten hergestellt wurden, bei denen die verschiedenen gewünschten Doüerungsmateriaiien in ein Halbleiterplättchen 4 eindiffundiert wurden. Durch Zerteilen der in großer Anzahl gleichzeitig auf einem Halbleiterplättchen hergestellten Bauelemente erhielt man Einzelelemente, welche Chips genannt werden. Diese Chips wurden dann in die Schaltung bzw. in ein Modul eingefügt und die verschiedenen, manchmal in komplizierter Weise durchzuführenden Verbindungen untereinander mit Hilfe des Verfahrens der gedruckten Schaltungen realisiert. Passive Elemente wie Widerstände, die bei den Schaltungen erforderlich sind, wurden einfach durch Niederschlagen von Material mit geeigneten spezifischen Widerständen auf das Modul hergestellt. In ähnlicher Weise wurden andere, passive Komponenten auf das Modul aufgebracht.
Die fortgeschrittenste Form der integrierten Schaltungen ist in dem sogeaannten monolithischen Verfahren zu erblicken. Bei diesem wird eine große Anzahl von Einzelvorrichtungen, seien diese nun passiver oder
14 40» 009838/0353
BAD l
aktiver Natur, in einem einzigen Block oder in einem Monolithen aus Halbleitermaterial hergestellt. Im allgemeinen werden sämtliche passiven oder aktiven Komponente an ihrem Platz innerhalb des Monolithen belassen, und durch vorherbestimmte, auszusuchende Verbindungen so untereinander in Verbindung gebracht, daß gegebene Funktionen, wie beispielsweise eine UND-/ODER-Logik realisiert wird oder es wurden auch auf die genannte Weise kompliziertere Schaltungen mit Hilfe des monolithischen Verfahrens aufgebaut, wie sie beispielsweise in Datenverarbeitungsmaschinen erforderlich sind, wobei geringe Gesamtvolumen erhältlich sind.
Zur Isolierung der einzelnen Schaltelemente untereinander innerhalb des monolithischen Blocks wurden bisher meist zwischen diesen PN-Übergänge angeordnet, die in Sperrichtung vorgespannt wurden. In vielen Fällen war die hiermit erzielbare Isolation nicht ausreichend, außerdem können sich auch unerwünschte parasitäre Effekte einstellen.
Obwohl dieses Vorgehen für eine Reihe von Schaltanordnungen mit Erfolg durchgeführt wurde, so ist es doch für Schaltungen, die mit extrem hohen Geschwindigkeiten arbeiten sollen und außerdem reproduzierbar und zuverlässig sein sollen, höchst wünschenswert, daß die einzelnen Schaltelemente elektrisch völlig voneinander isoliert sind, obwohl wie bereits oben erwähnt, alle Einzelvorrichtungen innerhalb eines gemeinsamen monolithischen Blockes aus Halbleitermaterial angeordnet sind und daher vom physikalischen Standpunkt aus eine Einheit bilden.
Die gewünschte elektrische Isolation der Schaltelemente untereinander läßt sich nach einem anderen bekannten Verfahren auch dadurch er reichen, daß zwischen den zu isolierenden Bereichen Vertiefungen oder
Docket 14 409 009838/0353
SAD ORIGINAL
Einschnitte hergestellt und mit isolierendem Material, z. B. mit SiO0 ausgefüllt werden. Die bisher hiermit erzielten Ergebnisse sind aber relativ unbefriedigend und nicht besonders gut reproduzierbar, auch ergeben sich Schwierigkeiten beim Einhalten gleicher Tiefenabmessungen für die isolierenden Kanäle.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, das es gestattet, eine Vielzahl örtlich getrennter Bereiche innerhalb eines monolithischen Blockes ausreichend gegeneinander zu isolieren, wobei die oben genannten Nachteile der bisher bekannten Verfahren vermieden werden sollen.
Das Verfahren nach der Lehre der vorliegenden Erfindung löst die genannte Aufgabe und ist gekennzeichnet durch die folgenden Verfahrens schritte:
a) Aufbringen ei". ^ Oxydschicht auf die Oberfläche eines Ausgangs -Haltleiterplättchens;
b) Einbringen eines ersten, den verschiedenen herzustellenden, untereinander isolierten Bereichen entsprechenden Musters in die Oxydschicht, wobei die Oxydschicht an den Schnittpunkten der kanalartigen Linienführung nicht völlig entfernt wird, sondern zwischen den verschiedenen Linienführungen Oxydmaterial als Ätzinhibitor bealssen wird;
c) Einbringen eines zweiten, mit dem ersten nicht örtlich zusammenfallenden Musters zum Zwecke der Einhaltung einer definierten Kanaltiefe;
d) Ätzen des Isolationszwecken dienenden Kanalmusters und des Tiefenlehremusters.
Docket 14 409 .
009838/0353 BAD ORIGINAL
e) Entfernen der Oxyds chichtj
f) Läppen der Rückseite des Halbleiterplättchens bis zu einer Stärke von etwa 0, 5 ,u;
g) Aufbringen einer Schicht aus dielektrischem Material auf die mit den Kanälen durchsetzte Oberfläche des Plättchens;
h) Aufbringen einer Schicht aus polykristallinem Halbleitermaterial auf die unter f) erstellte dielektrische Schicht sowie einer peripheren Kante aus Halbleitermaterial an der Rückseite des Plättchens;
i) Abätzen der Rückseite des Plättchens, bis die tiefsten
Stellen der isolierenden dielektrischen Schicht erscheinen;
k) Herstellen der gewünschten Halbleiterbauelemente innerhalb der unter a) bis i\ hergestellten gegeneinander isolierten Inseln.
Im folgenden wird anhand eines bevorzugten Ausführungsbeispieles die Erfindung unter Zugrundelegung der Figuren näher beschrieben.
Die Figuren 1 bis 7 veranschaulichen verschiedene Zwischenstufen des Verfahrens nach der Lehre der Erfindung.
Fig. 1 zeigt die Oberfläche eines Halbleiterplättchens 1O1 die ein aus geätzten Kanälen bestehendes Muster 14 und 16 aufweist. Dieses Ätzmuster wird durch Offenlegung von Teilgebieten innerhalb einer das Plättchen bedeckenden Oxydschicht mittels eines Fotoresistverfahrens in bekannter Weise hergestellt.
Hierzu wird die Oberfläche 12 zunächst völlig mit einer Oxydschicht
Docket 14 409
009838/0353
BAD
bedeckt. Für den Fall, daß als Halbleitergrundmaterial Silizium benutzt wird, kann diese Oxydschicht aus SiO0 bestehen. Das ge-
it
wünschte Kanalmuster 14 wird dadurch hergestellt, daß eine Abdeckschicht aus einem Fotoresist über die gesamte Oxydschicht aufgebracht wird. Hierbei werden alle Oberflächenteile der Oxydschicht durch die Maskierung abgedeckt, ausgenommen diejenigen Teile, an denen eine Ätzwirkung erwünscht ist. Das vorgesehene kreisförmige Kanalmuster 16 wird ebenfalls auf die genannte Weise in die Oxydschicht 18 eingebracht. Die nicht zusammenhängenden Kanalbereiche des Linienmusters 14 sind mit 14a, 14b, 14c, I4d, 14e und I4f bezeichnet. Die Oxydabdeckung verbleibt auf der Oberfläche 12, ausgenommen im Bereich der Muster 14 und 16. An diesen Stellen erfolgt eine Entfernung der Oxydschicht, was in bekannter Weise durch Ätzen mit Fluorwasserstoffsäure erfolgt. Anschließend kann die noch vorhandene Fotoresistschicht entfernt werden.
Das Plättchen 20, auf welches die oben genannten Verfahrens schritte anzuwenden sind, wird zunächst in die Grundform geschnitten, mittels
-2 Läppung und dergleichen so behandelt, daß die Dicke etwa 3, 5 . 10 cm beträgt. Anschließend wird die Dicke dieser Plättchen auf einen Wert
-2 -2
zwischen 1,4 . 10~ und 1, 6 . 10 reduziert. Die Oberfläche 12 wird größtenteils bis zu einer Oberflächengüte (surface finish) von etwa einem ,u poliert (d. h. absolute Planarität ist nicht wesentlich bei diesem Prozess, weil eine Parallelität der beiden Oberflächen in einem späteren Verfahr ens schritt erzielt wird. Die auf der Plättchenfläche aufliegende Oxydschicht 18 ist etwa 0, 5 bis 1 ,u dick.
Nach dem oben bereits beschriebenen Fotoätz schritt wird eine weitere Ätzung durchgeführt, wobei diese speziell an den offengelegten Stellen der Oxydschicht 18 wirken soll, um die Vertiefungen 20 und 22, wie sie
Docket 14 409
009838/0353 BAD ORtÖlNAL
in Fig. 3 und 4 gezeigt sind, hervorzurufen. Hierzu wird eine chemische Ätzlösung in der Form einer 5:2;1 -Mischung aus Salpeter-, Essig- und Fluorwasserstoffsäure in der genannten Reihenfolge benutzt, bzw. auch eine Lösung im Verhältnis 95:5 aus Salpeter- und Fluorwasserstoffsäure in der genannten Reihenfolge benutzt.
Aue Fig. 1 ist weiter zu ersehen, daß die Abstände 15, die innerhalb der Linienführung de· Ätzmusters 14 eingehalten sind (gemeint sind hiermit die Trennungen zwischen den einzelnen Teilkanälen 14a-14f, wobei diese Trennungen in der Weise zu verstehen sind, daß die Vertiefungen der Linienzüge nicht aneinanderstoßen, sondern daß zwischen den aneinandergrenzenden Bereichen dieser Teilkanäle Oxydmaterial verbleibt).
Da die obengenannten chemischen Ätzlösungen zur Behandlung des Halbleitermaterials des Halbleiterkörpers ihre Ätzwirkung nach allen Richtungen hin entfalten, ergibt sich bei der Behandlung mit diesen Agentien ein geschlossenes Muster, d. h. das Muster der Vertiefungen oder Kanäle 20 innerhalb der Oberfläche des Plättchens 12, wie sie in den Figuren 3 und 4 gezeigt sind, werden nach dem Ätzen einen kontinuierlichen bzw. zusammenhängenden Verlauf aufweisen.
Das oben beschriebene Verfahren zum Ätzen der Kanäle 2Q die ihrerseits eine elektrische Isolation z. B. innerhalb eines monolithischen Blocks bewerkstelligen sollen, ist so auszuführen, daß eine gleichförmige Ätztiefe erreicht wird, was für die Realisierung des Erfindungsgedankens von hervorragender Bedeutung ist.
Docket 14 409
009838/0353
BAD ORIGINAL
Würde man nämlich nicht in der beschriebenen Weise vorgehen, so würden sich Ätztiefen ergeben, die an den Punkten tiefer ausfallen, an denen die Linienführungen der geätzten Kanäle in Form von Vertiefungen einander schneiden. Mit Hilfe der vielleicht am besten mit Ätzschranke oder Ätzinhibitor zu bezeichnenden Abständen in Form von stehengebliebenen Material 15 erreicht man in effektiver Weise, daß gerade an diesen·Punkten eine schnellere Ätzrate verhindert wird. Will man z. B. eine allgemeine Ätztiefe
-2
des Kanals von etwa 1, 3 . 10 mm erreichen, so wird eine günstige
—2 Abmessung einer solchen Ätzbarriere etwa 0, 4 . 10 mm betragen.
Entsprechend der Fig. 3 wurde die Oxydschicht 18 von der Ober fläche des Plättchens entfernt. Es sei ebenfalls angemerkt, daß die Tiefe der Aussparung 22 in Fig. 3 , welche durch Ätzen an der Stelle des früheren Durchbruchs 16 entsteht, etwas größer ist, als es derjenigen der Kanäle 20 entspricht. Diese Einkerbung 22 kann später als Tiefenmaß innerhalb des Gesamtverfahrens (Tiefenlehre) benutzt werden.
Wie aus Fig. 3 hervorgeht, wird die Dicket des Plättchens 10 wei-
-2 terhin bis auf eine Dicke von etwa 7, 5-r 10 . 10 mm reduziert . Dies wird dadurch erreicht, daß das zu behandelnde Plättchen auf einen ebenen Polierblock aufgebracht wird, wobei die geätzte, mit Kanälen durchzogene Oberfläche 12 zum Block hingewandt ist. Die Montage selbst wird durch Aufpressen des Plättchens 10 auf den mit Klebmasse bestrichenen Block bewirkt. Die Oberfläche 24 des Plättchens 10 wird mit hoher Präzision auf eine Planarität von 0, 5 ,u unter hoher Paralleltolerenz geläppt.
Docket 14 409
009838/0353 BAD ORfGlNAL
Die oben beschriebene Prozedur zum präzisen Läppen des Plattchens 24 hat den Zweck, eine möglichst gleichförmige Plättchendicke und Ebenheit zu bekommen, was von besonderer Wichtigkeit für die Realisierung des Erfindungsgedankens ist. Würde man nicht in der oben beschriebenen Weise verfahren, so würde eine gleichförmige Tiefe an den Enden der Kanäle 20 und 22 zwischen den Kanal- · boden und der Oberfläche 24 nicht erzielbar sein und damit wären die Voraussetzungen für eine gleichförmige Kanalätzung und eine gleichförmige chemische Polierung der freigelegten Stellen an den Kanälen nicht mehr erfüllt.
Nach Abmontieren und Reinigung wird die zu ätzende Oberfläche 12 des Plättchens 10 mit einer Schicht 26 aus Siliziumoxyd oder Siliziumdioxyd bedeckt, was durch bekannte Verfahren erreicht werden kann, wobei die einzuhaltende Dicke etwa bei 3 ,u liegt. Der erste Teil der Schicht 26 wird durch thermische Oxydation von etwa 0, 5 ,u Dicke hergestellt. Die Schichtdicke wird weiterhin durch Wasserdampfniederschlag auf das SiO0 vergrößert. Hierdurch wird verhindert, daß die dünne, aktive Siliziumschicht 34 und 36, die in Fig. 5 gezeigt ist beschädigt wird.
Die Bedeckung der Oberfläche 12 einschließlich der Vertiefungen und 24 mit der Schicht 26 ist gleichfalls in Fig. 5 dargestellt.
In den Figuren 6 und 7 sind zusätzliche Verfahrensschritte dargestellt, welche auf die Herstellung der Oxydschicht 26 folgen. Eine Schicht aus polykristallinem Silizium wird auf die Oxydschicht 26 aufgebracht. Dies wird durchgeführt durch Benutzung eines der vielen bekannten Verfahren zum Niederschlagen von Silizium auf ein Substrat. Dies kann z. B. geechehen durch eine Reduktion von Siliziumtetrachlorid. Die
Docket 14 409
009838/0353
BAD©erQ!NAL
untere Fläche 24, welche geläppt wurde und welche mit einer Oxydschicht bedeckt ist, ist während des Niederschlagsschrittes durch ein Quarzplättchen 30 abgeschirmt, welches einen etwas kleineren Durchmesser besitzt als das Plättchen 10. Auf diese Weise wird erreicht/ daß eine Rinne oder Rille 32 aus Silizium auf der Oberfläche 24 gebildet wird.
Das ursprüngliche Plättchen 10 , welches ein Teil der Struktur der Fig. 6 bildet, wird nun mit Fluorwasserstoffsäure geätzt und an schließend mit einer chemischen Lösung etwa im Verhältnis 5:2:1 von Salpeter-, Essig- und Fluorwasserstoffsäure oder einer 95:5 Mischung von Salpeter- und Fluorwasserstoffsäure behandelt, nachdem das Quarzplättchen 30 entfernt wurde. Die Rille 32 aus Silizium verhütet einen Effekt, welcher normalerweise eintritt, wenn eine Ätzung durchgt..u ·. wird, d. h. die geätzte Oberfläche wird normalerweise eine konvexe Gestalt annehmen und die Kanten an der Außenseite werden abgerundet werden, so daß die aufzubringende Schicht des isolierenden Oxydes nicht gleichförmig ausfallen wird. Ist jedoch die Kante 32 aus Silizium vorhanden, so wird die unter- Oberfläche 24 in planarer Weise geätzt. Wie man herausgefunden hat, ist diese.ringförmige Aussparung 32 bei der endgültigen Konfiguration nicht erwünscht und kann durch mit Ultraschall arbeitenden Schneideverfahren oder durch Schleifen der Peripherie entfernt werden. Wie bereits erwähnt, wird das ursprüngliche Plättchen 10 solange heruntergeätzt, bis die isolierende Oxydschicht 26 an ihrem untersten Punkt angekommen ist. Dieser Ätzschritt wird durchgeführt in einem rotierenden Teflongefäß, welches v
etwa den doppelten Durchmesser des Plättchens 10 besitzt, wobei mit einer starken Ätzung solange gearbeitet wird, bis das kreisförmige Muster, d. h. der Teil der Oxydbedeckung 26 innerhalb der Aussparung
Docket 14 409
009838/0353
BAD ORIGINAL
-11-
22 freigelegt ist. Anschließend wird eine schwächere Ätzung ge braucht, um das vollständige Isolationsmuster herzustellen. Das Plättchen 10 ist während dieses Ätzschrittes mit schwarzem Wachs auf einer Quarzscheibe montiert, so daß lediglich die Oberfläche ν cn dem Ätzmittel angegriffen wird. Durch diese Maßnahme erhält man eine bessere Planarität beim Ätzen. Wie es in Fig. 7 dargestellt ist, wird der tiefere Teil der Oxydschicht 26 durchbrochen sein und die Oxydschichtbereiche, welche nicht die gleiche Tiefe aufweisen, werden gerade von dem weniger starken Ätzvorgang erreicht werden. Die monokristalline Zone 34 und 36, die in Fig. 7 gezeigt sind, sind nun völlig voneinander isoliert und fertig für weitere in konventioneller Weise durchzuführende Verfahrensechritte zur Herstellung der gewünschten integrierten Halbleitervorrichtung innerhalb der isolierten Inseln.
Docket 14 409
009838/0353
BAD ORIGINAL

Claims (3)

Patentansprüche
1. Verfahren zum gegenseitigen elektrischen Isolieren
verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente, gekennzeichnet durch folgende Verfahrensschritte:
a) Aufbringen einer Oxydschicht auf die Oberfläche eines Ausgangs -Halbleiterplättchens;
b) Einbringen eines ersten, den verschiedenen herzustellenden, untereinander isolierten Bereichen entsprechenden Musters in die Oxydschicht, wobei die Oxydschicht an den Schnittpunkten der kanalartigen Linienführung nicht völlig entfernt wird, sondern zwischen den verschiedenen Linienführungen Oxydmaterial als Ätzinhibitor belassen wird;
c) Einbringen eines zweiten, mit dem ersten nicht örtlich zusammenfallenden Musters zum Zwecke der Einhaltung einer definierten Kanaltiefe;
d) Ätzen des Isolationszwecken dienenden Kanalmusters und des Tiefenlehremusters;
e) Entfernen der Oxydschicht;
f) Läppen der Rückseite des Halbleiterplättchens bis zu einer Stärke von etwa 0, 5 ,u;
g) Aufbringen einer Schicht aus dielektrischem Material auf die mit den Kanälen durchsetzte Oberfläche des Plättchens;
Docket 14 409
009838/0353
BAD ORIGINAL
— JL ο —
zu 1. h) Aufbringen einer Schicht aus Halbleitermaterial
auf die unter f) erstellte dielektrische Schicht sowie einer peripher en Kante aus Halbleitermaterial an der Rückseite des Plättchensj; i) Abätzen der Rückseite des Plättchens, bis die tiefsten Stellen der isolierenden dielektrischen Schicht erscheinen;
k) Herstellen der gewünschten Halbleiterbauelemente innerhalb der unter a) bis i) hergestellten gegeneinander isolierten Inseln.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die unter h) aufgebrachte Schicht aus Halbleitermaterial polykristallin ist.
3. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß als Halbleiterausgangsmaterial Silizium und als Material für die Oxydschicht unter a) sowie für die dielektrische Schicht unter g) Siliziumdioxyd benutzt wird.
1. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die unter.c) zum Zwecke der Einhaltung einer definierten Kanaltiefe dienenden Muster kreisförmig sind und deren Durchmesser in einem definierten Verhältnis zu der gewünschten Kanaltiefe stehen.
Docket 14 409
009838/0353
SAD ORIGINAL
ι ** . Leerseite
DE19671589920 1966-01-12 1967-01-17 Verfahren zum herstellen einer integrierten halbleiter schaltung Withdrawn DE1589920B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US520245A US3357871A (en) 1966-01-12 1966-01-12 Method for fabricating integrated circuits
US522278A US3419956A (en) 1966-01-12 1966-01-21 Technique for obtaining isolated integrated circuits

Publications (2)

Publication Number Publication Date
DE1589920A1 true DE1589920A1 (de) 1970-09-17
DE1589920B2 DE1589920B2 (de) 1971-02-18

Family

ID=27060085

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19671589918 Withdrawn DE1589918B2 (de) 1966-01-12 1967-01-12 Verfahren zum Herstellen integrierter Halbleiterschaltungen
DE19671589920 Withdrawn DE1589920B2 (de) 1966-01-12 1967-01-17 Verfahren zum herstellen einer integrierten halbleiter schaltung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19671589918 Withdrawn DE1589918B2 (de) 1966-01-12 1967-01-12 Verfahren zum Herstellen integrierter Halbleiterschaltungen

Country Status (8)

Country Link
US (2) US3357871A (de)
BE (2) BE691802A (de)
CH (2) CH451325A (de)
DE (2) DE1589918B2 (de)
FR (2) FR1509408A (de)
GB (2) GB1137577A (de)
NL (2) NL154062B (de)
SE (1) SE326504B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US3440498A (en) * 1966-03-14 1969-04-22 Nat Semiconductor Corp Contacts for insulation isolated semiconductor integrated circuitry
US3471922A (en) * 1966-06-02 1969-10-14 Raytheon Co Monolithic integrated circuitry with dielectric isolated functional regions
US3575740A (en) * 1967-06-08 1971-04-20 Ibm Method of fabricating planar dielectric isolated integrated circuits
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3753803A (en) * 1968-12-06 1973-08-21 Hitachi Ltd Method of dividing semiconductor layer into a plurality of isolated regions
US3844858A (en) * 1968-12-31 1974-10-29 Texas Instruments Inc Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate
US3755012A (en) * 1971-03-19 1973-08-28 Motorola Inc Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor
US3969749A (en) * 1974-04-01 1976-07-13 Texas Instruments Incorporated Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide
US3928094A (en) * 1975-01-16 1975-12-23 Fairchild Camera Instr Co Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits
AU2003234403A1 (en) * 2002-05-16 2003-12-02 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2967344A (en) * 1958-02-14 1961-01-10 Rca Corp Semiconductor devices
FR1217793A (fr) * 1958-12-09 1960-05-05 Perfectionnements à la fabrication des éléments semi-conducteurs
NL252131A (de) * 1959-06-30
US3179543A (en) * 1961-03-30 1965-04-20 Philips Corp Method of manufacturing plates having funnel-shaped cavities or perforations obtained by etching
GB967002A (en) * 1961-05-05 1964-08-19 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements

Also Published As

Publication number Publication date
NL154062B (nl) 1977-07-15
US3419956A (en) 1969-01-07
DE1589918B2 (de) 1971-01-14
NL6700993A (de) 1967-07-24
BE692869A (de) 1967-07-03
DE1589920B2 (de) 1971-02-18
NL6700219A (de) 1967-07-13
FR1509408A (fr) 1968-01-12
US3357871A (en) 1967-12-12
SE326504B (de) 1970-07-27
BE691802A (de) 1967-05-29
DE1589918A1 (de) 1970-06-04
NL154060B (nl) 1977-07-15
GB1096484A (en) 1967-12-29
GB1137577A (en) 1968-12-27
CH451325A (de) 1968-05-15
CH451326A (de) 1968-05-15
FR1507802A (fr) 1967-12-29

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE3334624C2 (de)
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE1764453B2 (de) Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind
DE1589920A1 (de) Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2039988A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2001564A1 (de) Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung
DE2902665C2 (de)
DE1439737B2 (de) Verfahren zum Herstellen einer Halblei teranordnung
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE1589920C (de) Verfahren zum Herstellen einer inte gnerten Halbleiterschaltung
DE2133977C3 (de) Halbleiterbauelement
DE1564860A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2460653A1 (de) Verfahren zum aetzen von silicium
DE2851375A1 (de) Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen
DE2105178C3 (de) Integrierte Halbleiterschaltung
DD241975A1 (de) Herstellungsverfahren fuer halbleiterkoerper mit integrierten schaltungsteilen und geaetzten dreidimensionalen strukturen
DE1589918C (de) Verfahren zum Herstellen integrierter Halbleiterschaltungen
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee