DE1764453B2 - Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind - Google Patents

Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind

Info

Publication number
DE1764453B2
DE1764453B2 DE19681764453 DE1764453A DE1764453B2 DE 1764453 B2 DE1764453 B2 DE 1764453B2 DE 19681764453 DE19681764453 DE 19681764453 DE 1764453 A DE1764453 A DE 1764453A DE 1764453 B2 DE1764453 B2 DE 1764453B2
Authority
DE
Germany
Prior art keywords
semiconductor
channels
dielectric
semiconductor body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681764453
Other languages
English (en)
Other versions
DE1764453A1 (de
Inventor
Paul Philip; Mason John Westley; Poughkeepsie N.Y. Castrucci (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1764453A1 publication Critical patent/DE1764453A1/de
Publication of DE1764453B2 publication Critical patent/DE1764453B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

Schaltelemente benutzt und diese weiter zu Schaltungen zusammengefaßt werden.
Bei dieser Art des Vorgehens ergibt s>ich jedoch als Hauptschwierigkeit die Tatsache, daß sich völlig planare Oberflächen nur unter Schwierigkeiten erzielen lassen. Dieser Mangel ist auf den benutzten Läpp- bzw. Atzschritt zurückzuführen. Die Oberflächenunregelmäßigkeiten ergeben sich in Form von Vertiefungen oder Höckern der Oberfläche, welche
und mit dem sich ein Unterätzen wirksam vermeiden läßt Das Halbleiterplättchen 10, 12 wurde dann thermisch oxydiert, wobei sich die Schichten 14 and 16 aus Siliciumdioxyd auf den Oberflächen ergeben. Natürlich können auch isolierende Schichten aus anderem dielektrischem Material auf beide Oberflächen aufgebracht werden, beispielsweise solche aus Siliciumnitrid. Außerdem kann das Siliciumdioxyd auch mittels anderer Verfahren beispielsweise
anschließende fotolithografische Prozesse sehr er- io durch pyrolithische Zersetzung oder durch Katho-
schweren.. so daß die Herstellung von Schaltkreis- denzerstäubung erzeugt werden. Die letztgenannten
elementen innerhalb der inselartig isolierten Teil- Verfahren sind besonders dann von Nutzen, wenn
bereiche sehr schwierig wird. das benutzte Halbleiterplättchen nicht aus Silicium,
Der Erfindung liegt daher die Aufgabe zugrunde, sondern aus einem anderen Halbleitermaterial, beiein verbessertes Verfahren anzugeben, durch das is spielsweise aus Germanium oder aus einem III-IV-trotz der notwendigen Läpp- bzw. Ätzschritte Verbindungshalbleiter besteht, planare Oberflächen erzielbar sind. Bei einem der- F i g. 2 zeigt den nächsten Verfahrensschritt, in artigen Verfahren soll eine Art von Tiefenmarken welchem ein dünner maskierender Film 18 aus einem benutzt werden, die derart modifizierbar sind, daß Metall mittels bekannter Verfahren, beispielsweise ihre Markierungseigenschaften verschiedenen Erfor- 20 durch Vakuumaufdampfung, auf die Siliciumdioxyddernissen des Gesamtverfahrens angepaßt werden schicht 14 aufgebracht wird. Eine typische Dünnfilmkönnen, maske besfeht beispielsweise aus einer dünnen
Gemäß der Erfindung wird diese Aufgabe für das Schicht aus Chrom von etwa 1500 A, worauf eine eingangs angegebene Verfahren dadurch gelöst, daß dünne Goldschicht von etwa 1500 A Dicke folgt. Die die Breite der Kanäle so gering bemessen wird, daß »5 in F 1 g. 3 gezeigten, das zu erstellende Isolationsan den Eck- bzw. Schnittpunkten der Kanäle tiefere muster definierenden Durchbrüche werden in die Ätzungen als an den übrigen Teilen der Kanäle er- maskierende Schicht 18 und die Siliciumdioxydhalten werden, daß der Ätzvorgang höchstens so schicht 14 in bekannter Weise mittels eines Photolange durchgeführt wird, bis diese als Tiefenmarken lackprozesses eingebracht. Die Kanalführung des dienenden tiefsten Ätzstellen des Kanalmusters die 30 Isolationsmusters besitzt mindestens eine Ecke bzw. an der anderen Hauptfläche des Halbleiterkörpers einen Schnittpunkt. Die Konfiguration entsprechend befindliche dielektrische Schicht erreichen, und daß der F i g. 3 wird dann in eine geeignete Ätzvorrichdie unterhalb der übrigen Teile des Kanalmusters tung gebracht, und das Silicium wird zur Erzeugung verbleibenden Halbleiterschichten des Halbleiterkör- der in den F i g. 4 und 5 dargestellten Isolationspers durch thermische Oxidation in dielektrisches 35 kanäle 20 geätzt. Der Ätzvorgang wird so lange fort-Material überführt werden. gesetzt, bis der tiefste Kanalbereich 22, der sich an
Vorteilhafte Ausgestaltungen des erfindungsgc- Ecken oder Schnittpunkten des Isolationsmusters
mäßen Verfahrens sind in den Unteransprüchen ausbildet, die dielektrische Schicht 16 auf der unteren
niedergelegt. Oberfläche des Halbleiters 10 erreicht. Die Tiefen-
Das Verfahren nach der Erfindung wird im folgen- +0 marken können visuell beobachtet werden, wenn sie
den näher erläutert. Es zeigen die Schicht 16 erreichen, da sehr dünne Siliciumdi-
Fig. 1 bis 8 einzelne Verfahrensschritte eines ersten Ausführungsbeispiels des Verfahrens nach der Lehre der Erfindung zur Herstellung mittels dielektrischen Materials gegeneinander und gegen die rest- 45 liehen Bereiche des Halbleiterkörpers inselartig isolierter Bereiche und
Fig. 9 bis 15 einzelne Verfahrensschritte eines weiteren Ausfuhrungsbeispieles bzw. einer Modifikation des ersten Beispieles.
Die F i g. 1 bis 8 zeigen schematisch stark vergrößert Teilgebiete eines Halbleiterplüttchens, das den verschiedenen Verfahrensschritten des Verfahrens nach der Erfindung unterworfen wurde. F i g. 1
zeigt ein Plättchen monokistallinen Halbleitermate- 55 5 · 10"4 mm bis 10 · 1O-* mm tiefer reicht, als dies rials 10, welches entweder N- oder P-leitend ist und an den anderen Stellen der Kanalführung der Fall welches nach bekannten Verfahren der Halbleiter- is* Diese Tatsache ist darauf zurückzuführen, daß technik hergestellt wurde. Mittels bekannter epitak- an den Eck- bzw. Schnittpunkten der Kanalführung tischer Züchtungsverfahren wird eine Halbleiter- im Vergleich zu den anderen Stellen durch den Ätzschicht 12 auf das Plättchen 10 aufgebracht. Als 60 prozeß eine etwas größere Wärmeentwicklung stattkonkretes Beispiel sei angenommen, daß das Substrat findet.
10 aus N-leitendem monokristallinem Silicium be- Fig. 4A stellt eine Draufsicht der Fig. 5 dar,
stehe und daß die epitaktisch aufgebrachte Schicht wobei die Schnittfläche der Fig. 5 entlang des
NMeitendes Silicium sei. Vorzugsweise sei ein Linienzuges 5 der Fig. 4A verläuft und den eben
dünnes Siliciumplättchen etwa mit einer Dicke von 65 erläuterten Eckeneffekt zeigt. Die Fig. 4B und 4C
2,5-ΙΟ"2 mm benutzt, mit dem sich eine günstige stellen Modifikationen der Fig. 4 A dar. Sie zeigen
Steuerung der anschließenden Ätzschritte zur Ein- Möglichkeiten auf, wie eine Vergrößerung der Ätz-
der isolierenden Kanäle durchführen läßt tiefe beim Ätzprozeß an den Ecken der Ätzkanaifüh-
oxydschichten transparent sind. Andererseits können auch für diesen Zweck Meßvorrichtungen benutzt werden.
Ein besonderes Merkmal des Verfahrens nach der vorliegenden Erfindung stützt sich auf Erscheinungen, die an den Ecken des Isolationsmusters mit sehr enger Linienführung beobachtet werden. Benutzt man eine Kanalweite dieses Isolationsmusters von 50 weniger als 2,5 · 10~2 mm, so erhält man an Eckbzw. Schnittpunkten der Kanäle eine etwas tiefere Ätzung. Beträgt die Kanalweite etwa 1,2- 10-2mm, so erhält man an den genannten Stellen durch das Ätzen einen Materialabtrag, der etwa um den Betrag
rung erreicht werden kann. Die F i g. 4 B benutzt zu mittels dielektrischen Materials isolierte planare diesem Zweck eine zylindrische Aushöhlung des Struktur. Diese ist wegen der Benutzung der ober Kantenbereiches, während gemäß F i g. 4 C jeweils geschilderten Tiefenmarken fast in perfekter Weise zwei miteinander eine Ecke bildende Isolationskanäle planar und kann nun in konventioneller Weise fotoetwas über den der Ecke entsprechenden Schnitt- 5 maskiert oder weiteren fotolithografischen Verfahrer punkt hinaus fortgeführt sind. Es ist ersichtlich, daß unterworfen werden. Anschließend können aktive sich nach Art der Fig. 4B und 4C ein weiterer Be- und/oder passive Bauelemente innerhalb der isolierreich mit erhöhter Tiefenätzung erreichen läßt, der ten Inseln erzeugt werden.
sich gut als Tiefenmarke im Rahmen des vorliegen- Die Fig. 9 bis 15 zeigen ein weiteres Ausfüh-
den Verfahrens benutzen läßt. ίο rungsbeispiel zur Erläuterung des erfindungsgemäßer
Die Durchführung der Ätzung ist speziell bei SiIi- Verfahrens zur Herstellung von mittels dielektrischen cium nicht sonderlich kritisch, es können bekannte Zwischenschichten isolierten Halbleiterteilbereichen Ätzmittel benutzt werden, beispielsweise eine Lösung wobei ebenfalls das Konzept der Tiefenmarken beaus 5 Teilen Salpetersäure mit drei Teilen Essigsäure nutzt wird. Die Benutzung von identischen Bezugsund 3 Teilen Fluorwasserstoffsäure mit oder ohne 15 ziffern weist auf identische Strukturen hin.
einen kleinen Zusatz von flüssigem Brom oder eine Fig. 9 zeigt den ersten Verfahrensschritt innerhalb Lösung aus 3 Teilen Salpetersäure, 2 Teilen Essig- dieses Prozesses, bei dem wiederum von einem N-leisäure und 1 Teil Fluorwasserstoffsäure. tenden monokristallinen Halbleitermaterialsubstrat IC
Anschließend wird die dünne Metallmaske 18 in ausgegangen wird. Eine N+-leitende epitaktische einem an sich bekannten Ätzschritt entfernt. Die ao Schicht 12 wird auf das Substrat 10 mit Hilfe vor hierzu benutzte Ätzlösung hängt von der dem spe- bekannten epitaktischen Züchtungsverfahren aufgeziellen Metall ab, aus dem die Maske gefertigt ist wachsen. Die Oberfläche dieser epitaktischen Schicht Für die vorzugsweise benutzte Maske aus Chrom und 12 wird ihrerseits mit einer dielektrischen Schicht Gold kann die Entfernung durch Einschalten eines versehen. Dies geschieht wiederum am besten mit zusätzlichen Ätzschrittes mit einer Lösung aus Ka- »5 Hilfe eines thermischen Oxydationsprozesses, sofern liumjodid (KJ) und Jod (J2) sowie einer Lösung aus das verwendete Substrat aus Silicium besteht.
Kaliumeisencyanid (KsFe(CN)e) und Natrium- In die Siliciumdioxydschicht 14 wird dann das hydroxyd durchgeführt werden. Die Siliciumdioxyd- Isoliermuster eingebracht, welches mindestens eine schicht 14 wird gleichfalls von der N+-Schicht 12 von zwei Kanälen miteinander gebildete Ecke aufentfernt durch Ätzen mit einer Lösung aus Fluor- 30 weist Hierzu werden konventionelle Photolackverwasserstoffsäure, die mit Ammoniumfluorid gepuffert fahren benutzt. Das Ätzmaskenmuster wird durch ist. Es ist dafür Sorge zu tragen, daß bei den letzt- geeignete chemische Ätzverfahren erzeugt, und angenannten Ätzschriften die dielektrische Schicht 16 schließend wird auch das Photoresistmaterial entkeinen Schaden erleidet. Anschließend wird eine fernt Während dieses Ätzvorganges wird die Schicht dielektrische Schicht 24 auf die freigelegte Ober- 35 16 entfernt Die Isolationskanäle 20 werden dann fläche der Isolationskanäle 20 und die Oberfläche unter Benutzung eines geeigneten Ätzmittels geätzt der Schicht 12 aufgebracht. Besteht das Substrat aus Wie im vorgehenden bereits beschrieben wurde. Silicium, so wird diese Schicht vorzugsweise durch schreitet der Ätzvorgang an den Stellen, an denen thermische Oxydation erzeugt. Es wird dann Halb- sich Ecken befinden, schneller fort, so daß diese leitermaterial auf die dielektrische Schicht 24 unter 40 Stellen etwas tiefer ausgeätzt werden, wie dies bei Benutzung von konventionellen Dampfzüchtungs- 22 dargestellt ist. Unabhängig von den jeweils beverfahren aufgezüchtet, bis eine Schicht 26 wie in nutzten Ätzmitteln liegen an den genannten Stellen F i g. 7 vorliegt, welche die Kanäle 20 ausfüllt. Das die unteren Kanten der Ausätzung etwas tiefer, als es Material der Schicht 26 wird typischerweise poly- bei den anderen Stellen der Fall ist
kristallines Material sein, und im Falle eines Dampf- 45 Die Scbnittdarstellungen der Fig. 11 bis 15 sind Züchtungsverfahrens unter Zugrundelegung von SiIi- alle entlang ähnlich verlaufender Schnittlinien geciumtetracnlorid wird dieses polykristallines Silicium nommen, wie sie in der Fig. 4A zur Erläuterung sein. Vollständig isolierte inselhafte Gebiete 30 aus der Lage der Querschnittsfläche des Isolationskanals Halbleitermaterial entstehen schließlich durch Aus- 20 dargestellt sind. Die Schnittflächen sind dort so dehnung der dielektrischen Schicht 16 in größere 5«» gewählt, daß sie sowohl für die Gegend einer Ecke Tiefen des Halbleitersubstrates 10 hinein, was durch im Kanalverlauf als auch für eine Gegend des inweitere thermische Oxydation des Siliciumsubstrates neren Halbleiterkörpers repräsentativ sind. In diesem geschehen kann, die so lange fortgesetzt wird, bis die AusfShmngsbeispiel erstreckt sich der Ätzvorgang Tiefenmarken der Isolationskanäle 22 überschritten nur teilweise durch das Halbleitersubstrat 10 hinsind und die Inseln vollständig von Isolationsmaterial 55 durch. Die als Maske für die Ätzvorschrift verwenumgeben sind. Durch eingeschaltete Zwischenpriifun- dete dielektrische Schicht 14 wird dann mittels eines gen kann die Vollständigkeit oder Unvollständigkeit geeigneten Ätz- bzw. Läpprozesses entfernt. Nunder Isolation infolge der Transparenz des Silicium- mehr wird eine dielektrische Schicht 24 auf die expodioxyds im Falle der Benutzung von Silicium als nierte Oberfläche der Isolationskanäle und auf die Grundmaterial festgestellt werden. 60 N+-lehende Halbleiterschicht 12 aufgebracht Gleich-
Zur Oxydation kann im letzteren Falle ein zeitig wird die Schicht 25 auf der entgegengesetzten typischer Oxydationszyklus zur Erreichung einer Oberfläche des Plättchens angebracht Halbleiter-Schichtdicke von etwa 20 000 A benutzt werden, bei material, wie polykristallines Silicium, wird dann mitweichem das Silicium 15 Minuten in trockenem fels konventioneller Dampfniederschlagsverfahren Sauerstoff behandelt wird, worauf man etwa 300 Mi- €5 auf die zuvor gebildete dielektrische Schicht 24 innuten lang Wasserdampf von etwa 13000C einwirken nerhalb der Isolationskanäle sowie auf der Oberläßt fläche der Gesamtkonfiguration aufgezüchtet, wo-
Die Fig. 8 zeigt die schließlich fertiggestellte durch sich die Schiebt 26 ergibt Bereiche des Sub-
strates 10 zusammen mit der Schicht 25 werden nunmehr durch chemisches Ätzen oder durch mechanisches Läppen abgetragen, bis die tieferen Stellen in der Gegend der Ecken 22 der Isolationskanäle in Erscheinung treten. Dieser Abtragungsvorgang wird zu einem Zeitpunkt beendet, der aus Fig. 14 ersichtlich ist. Nunmehr wird eine dielektrische Schicht
32 auf die Oberfläche des Substrates 10 aufgebracht, bis die Inseln 30 des Halbleitermaterials durch die Isolationskanäle völlig von den übrigen Bereichen isoliert sind, wie dies in Fig. 15 gezeigt ist. Besteht das Substrat aus Silicium, so kann die dielektrische Schicht wieder wie beim ersten Ausführungsbeispiel durch thermische Oxydation erzeugt werden.
Hierzu 2 Blatt Zeichnungen
«9529/14«
i .

Claims (6)

Die Erfindung betrifft ein Verfahren zum Her-Patentansprüche: stellen von planaren Halbleiteranordnungen für monolithisch integrierte Schaltungen mit Halbleiter-
1. Verfahren zum Herstellen von planaren teilbereichen, die mittels dielektrischen Materials Halbleiteranordnungen für monolithisch inte- 5 gegeneinander sowie gegen die übrigen Bereiche des grierte Schaltungen mit Halbleiterteilbereichen, Halbleiterkörpers elektrisch isoliert sind, bei dem auf die mittels dielektrischen Materials gegeneinan- die eine Hauptfläche einer aus dem Halbleiterkörper der sowie gegen die übrigen Bereiche des Halb- und auf dessen beiden Hauptflächen befindlichen leiterkörpers elektrisch isoliert sind, bei dem auf dielektrischen Schichten bestehenden Anordnung die eine Hauptfläche einer aus dem Halbleiter- xo eine Maske aufgebracht wird, durch die in die darkörper und auf dessen beiden Hauptflächen be- unter befindliche dielektrische Schicht und in den endlichen dielektrischen Schichten bestehenden Halbleiterkörper hinein mehrere miteinander minde-Anordnung eine Maske aufgebracht wird, durch stens eine Ecke bildende oder sich schneidende, die die in die darunter befindliche dielektrische Gestalt der zu isolierenden Halbleiterteilbereiche Schicht und in den Halbleiterkörper hinein meh- 15 festlegende Kanäle geätzt werden, worauf die Ätzrere miteinander mindestens eine Ecke bildende maskenriickstände entfernt und eine weitere dielek- oder sich schneidende, die Gestalt der zu isolie- Irische Schicht auf die Wand- und Bodenflächen der renden Halbleiterteilbereiche festlegende Kanäle Kanäle sowie der verbleibenden Oberfläche des geätzt werden, worauf die Ätzmaskenrückstände Halbleiterkörpers aufgebracht werden. Ein solches entfernt und eine weitere dielektrische Schicht ao Verfahren ist beispielsweise aus der FR-PS 14 19 062 auf die Wand- und Bodenflächen der Kanäle so- bekannt.
wie der verbleibenden Oberfläche des Halbleiter- Die Herstellung monolithischer integrierter Schalkörpers aufgebracht werden, dadurch ge- tungen setzt die Herstellung von aktiven und passiven kennzeichnet, daß die Breite der Kanäle Schaltkreiselementen innerhalb bzw. auf einem (20) so gering bemessen wird, daß an den Eck- »5 homogenen Halbleitersubstrat voraus, wobei diese bzw. Schnittpunkten (22) der Kanäle tiefere Elemente, abgesehen von den durch die Schaltung Ätzungen als an den übrigen Teilen der Kanäle selbst erforderten gegenseitigen Verbindungen, geerhalten werden, daß der Ätzvorgang höchstens geneinander isoliert sein müssen. Während bei konso lange durchgeführt wird, bis diese als Tiefen- ventionellen Schaltungen für die diskreten Elemente marken dienenden tiefsten Ätzstellen des Kanal- 30 von vornherein diese Bedingung erfüllt ist, stellt bei musters die an der anderen Hauptfläche des der Erstellung monolithischer Schaltungen die Reali-Halbleiterkörpers (10, 12) befindliche dielek- sierung der Isolation der Schaltkreiselemente gegentrische Schicht (16) erreichen, und daß die unter- einander sowie gegen die restlichen Bereiche des halb der übrigen Teile des Kanalmusters verblei- Halbleiterkörpers eine zusätzliche Erschwerung des benden Halbleiterschichten des Halbleiterkörpers 35 Herstellungsverfahrens dar.
(10, 12) durch thermische Oxidation in dielek- Zur Isolation der Schaltkreiselsmente in mono-
trisches Material (32) überführt werden. lithischen Schaltungen gegeneinander und gegen den
2. Verfahren nach Anspmch 1, dadurch ge- restlichen Bereich des Halbleiterkörpers gibt es verkennzeichnet, daß der Ätzvorgang nur so lange schiedene Methoden. Die heute meist gebräuchliche durchgeführt wird, bis die Tiefenmarken einen 40 besteht darin, zusätzliche PN-Ubergänge in die jeweiendlichen Abstand von der an der anderen lige Konfiguration einzubauen und diese in Sperr-Hauptfläche des Halbleiterkörpers (10) befind- richtung vorzuspannen.
liehen dielektrischen Schicht (25) aufweisen und Weiterhin wurden auch Isoliermethoden bekannt,
daß vor Durchführung der abschließenden ther- bei denen die Isolation von in geeigneter Weise zwimischen Oxidation von der anderen Hauptfläche 45 sehen den Elementen angeordnetem dielektrischem des Halbleiterkörpers her so viel Halbleitermate- Material übernommen wird. Bei dieser Isolationsrial flächenhaft abgetragen wird, bis die Tiefen- methode wurde bisher etwa wie folgt vorgemarken erscheinen. gangen:
3. Verfahren nach Anspruch 1 oder 2, dadurch Ein N-leitendes Plättchen aus Silicium mit einem gekennzeichnet, daß als Halbleitermaterial SiIi- 50 Leitvermögen, wie es der Kollektorzone des herzucium und als dielektrisches Material Siliciumdi- stellenden Transistors entspricht, wurde maskiert und oxyd verwendet wird. das Isolationsmuster in das Siliciumplättchen einge-
4. Verfahren nach den Ansprüchen 1 bis 3, ätzt. Dieses wurde dann thermisch oxydiert und se dadurch gekennzeichnet, daß die an sich erhöhte mit einer Schicht Siliciumdioxyd überdeckt. Dann Ätzrate an den Eck- bzw. Schnittpunkten (22) 55 wurde das Siliciumplättchen in eine epitaktische der Kanäle durch einen zusätzlichen Material- Niederschlagskammer eingebracht und eine Schichl abtrag (40, 42) noch erhöht wird. polykristallinen Siliciums auf oxydierte Plättcher
5. Verfahren nach Anspruch 4, dadurch ge- aufgebracht, bis die eingeätzten Öffnungen völlij kennzeichnet, daß der Eckpunkt (22) zweier Ka- ausgefüllt waren und sich zusätzlich eine Deckschicht näle mit einer zylindrischen Aushöhlung (40) ver- 60 aus polykristallinem Silicium auf der Oberfläche de; sehen wird, deren Achse senkrecht zu den Haupt- Plättchens befand. Das Plättchen wurde dann au flächen des Halbleiterkörpers (10) verläuft. der Seite geläppt, auf der sich das monokristalliru
6. Verfahren nach Anspruch 4, dadurch ge- Silicium befindet, bis die eingeätzten Kanäle unc kennzeichnet, daß jeweils zwei einen Eckpunkt damit auch die am tiefsten gelegenen Stellen poly (22) bildende Kanäle etwas (42) über den Eck- 65 kristallinen Materials erreicht wurden. Die auf die punkt hinausgeführt sind. genannte Weise hergestellten inselartig isolierten Be
reiche von N-leitendem Halbleitermaterial konntei nunmehr als Ausgangsbereiche für herzustellend!
DE19681764453 1967-06-08 1968-06-08 Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind Granted DE1764453B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64460167A 1967-06-08 1967-06-08
US4065670A 1970-05-26 1970-05-26

Publications (2)

Publication Number Publication Date
DE1764453A1 DE1764453A1 (de) 1971-07-22
DE1764453B2 true DE1764453B2 (de) 1976-07-15

Family

ID=26717267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681764453 Granted DE1764453B2 (de) 1967-06-08 1968-06-08 Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind

Country Status (4)

Country Link
US (2) US3575740A (de)
DE (1) DE1764453B2 (de)
FR (1) FR1569427A (de)
GB (1) GB1194159A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2747414A1 (de) * 1976-10-21 1978-04-27 Tokyo Shibaura Electric Co Verfahren zum aetzen eines halbleitersubstrats

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3755012A (en) * 1971-03-19 1973-08-28 Motorola Inc Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor
US3986200A (en) * 1974-01-02 1976-10-12 Signetics Corporation Semiconductor structure and method
US3969749A (en) * 1974-04-01 1976-07-13 Texas Instruments Incorporated Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide
US4037306A (en) * 1975-10-02 1977-07-26 Motorola, Inc. Integrated circuit and method
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JPS582041A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
US4502913A (en) * 1982-06-30 1985-03-05 International Business Machines Corporation Total dielectric isolation for integrated circuits
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
US4656050A (en) * 1983-11-30 1987-04-07 International Business Machines Corporation Method of producing electronic components utilizing cured vinyl and/or acetylene terminated copolymers
US4568601A (en) * 1984-10-19 1986-02-04 International Business Machines Corporation Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
JP3174786B2 (ja) * 1991-05-31 2001-06-11 富士通株式会社 半導体装置の製造方法
EP0664052B1 (de) * 1993-08-10 1997-12-17 Loral Vought Systems Corporation Impedanzangepasster fotoleitfähiger infrarot-detektor mit heteroübergangskontakten
US7160806B2 (en) * 2001-08-16 2007-01-09 Hewlett-Packard Development Company, L.P. Thermal inkjet printhead processing with silicon etching
US6885083B2 (en) * 2002-10-31 2005-04-26 Hewlett-Packard Development Company, L.P. Drop generator die processing
US6940158B2 (en) * 2003-05-30 2005-09-06 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2008262953A (ja) * 2007-04-10 2008-10-30 Sharp Corp 半導体装置の製造方法
US8536674B2 (en) 2010-12-20 2013-09-17 General Electric Company Integrated circuit and method of fabricating same
US20150228714A1 (en) * 2014-02-13 2015-08-13 Rfaxis, Inc. Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421205A (en) * 1965-04-14 1969-01-14 Westinghouse Electric Corp Fabrication of structures for semiconductor integrated circuits
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
US3357871A (en) * 1966-01-12 1967-12-12 Ibm Method for fabricating integrated circuits
US3403439A (en) * 1966-04-29 1968-10-01 Texas Instruments Inc Electrical isolation of circuit components of monolithic integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2747414A1 (de) * 1976-10-21 1978-04-27 Tokyo Shibaura Electric Co Verfahren zum aetzen eines halbleitersubstrats

Also Published As

Publication number Publication date
FR1569427A (de) 1969-05-30
DE1764453A1 (de) 1971-07-22
US3575740A (en) 1971-04-20
US3766438A (en) 1973-10-16
GB1194159A (en) 1970-06-10

Similar Documents

Publication Publication Date Title
DE1764453B2 (de) Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind
DE2745857C2 (de)
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE3334624C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
EP0000327A1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE2738008A1 (de) Verfahren zum herstellen einer eintransistor-speicherzelle
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE2109874A1 (de) Halbleitereinrichtung mit einem monokristallinen Siliziumkoerper
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2103468B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE2001564A1 (de) Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3715092C2 (de)
DE3015101C2 (de)
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee