DE2001564A1 - Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung - Google Patents

Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung

Info

Publication number
DE2001564A1
DE2001564A1 DE19702001564 DE2001564A DE2001564A1 DE 2001564 A1 DE2001564 A1 DE 2001564A1 DE 19702001564 DE19702001564 DE 19702001564 DE 2001564 A DE2001564 A DE 2001564A DE 2001564 A1 DE2001564 A1 DE 2001564A1
Authority
DE
Germany
Prior art keywords
depth
semiconductor
islands
semiconductor body
lapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702001564
Other languages
English (en)
Inventor
Nelson Carroll E
Hajime Mitarai
Youmans Albert Peeples
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp
Original Assignee
Signetics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp filed Critical Signetics Corp
Publication of DE2001564A1 publication Critical patent/DE2001564A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Signetics Corporation,
Sunnyvale, Kalif. (V,St.A.) . .'"
Verfahren und Vorrichtung zur Bestimmung der Läpptiefe einer dielektrisch isolierten integrierten Schaltung.
Für diese Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial No-. 791 659 vom 16. Januar 1969 in Anspruch genommen.
Bei der Herstellung dielektrisch isolierter integrierter Schaltungen ist es im allgemeinen wünschenswert, daß die einzelnen, aus kristallinem Silizium gebildeten Inseln sehr dünn, d.h. angenähert Io bis 2o μ dick sind, und ihre Dicken möglicherweise bis-zu 5o oder 7o μ betragen, unabhängig von der gewünschten Dicke, die von den Spannungsanforderungen abhängt, ist es wünschenswert, diese Dicken innerhalb ziemlich enger Toleranzen zu halten, da die Dürchbruchspannung des Bauelementes beeinträchtigt wird, wenn die Insel zu dünn ausgebildet ist. Wenn die Insel dagegen zu dick ist, wird die Sättigungsspannting des Bauelementes beeinträchtigt. Im Idealfall ist es daher wünschenswert , daß die erhaltene Dicke nicht mehr als ein μ von der Solldieke abweicht. Zur Ausführung derartiger Messungen wurden seither Infrarotspektrometer verwendet. Derartige Messungen erfordern jedoch einen erheblichen Zeit- ■
0 09831/1081
aufwand und führen manchmal zu verwirrenden Ergebnissen, da die reflektierenden Ebenen eigentlich keine wahren Ebenen sind, sondern vielmehr aus Bruchstücken von Ebenen bestehen, die durch die Geometrie der für das Bauelement benötigten Inseln vorgegeben sind. Es besteht daher ein Bedarf für ein neues verbessertes Verfahren und eine Vorrichtung zur Bestimmung der Läpptiefe einer dielektrisch isolierten integrierten Schaltung.■
Die Aufgabe der Erfindung besteht daher darin, ein Verfahren und eine Vorrichtung zur Bestimmung der Läpptiefe dielektrisch isolierter integrierter Schaltungen durch in Augenscheinnahme zu schaffen, die eine sehr genaue Tiefenbestimmung ermöglichen und verhältnismäßig preiswert und fehlersicher sind. Für das Verfahren und die Vorrichtung sollen sich Tiefenlehren in der integrierten Schaltung verwenden lassen, die vermittels der zur Herstellung der integrierten Schaltung erforderlichen Verfahrensschritte hergestellt werden können.
Nach dem erfindungsgemäßen Verfahren zur Bestimmung der Läpptiefe einer dielektrisch isolierten integrierten Schaltung werden wenigstens zwei im Querschnitt allgemein V-förmige Nuten in dem Halbleiterkörper ausgebildet, wobei sich die Nuten von einer Oberfläche des Körpers nach innen erstrecken und Scheitel aufweisen, die innerhalb vorbestimmter Grenzen in unterschiedlichen Höhen oder Tiefen innerhalb des Körpers liegen. Dann wird der Halbleiterkörper auf der anderen Seite so lange geläppt, bis wenigstens ein Scheitel der V-förmigen Nuten frei-
009831/1081 BAD
200-1 56 A
gelegt ist. Die zur Bestimmung der Läpptiefe vorgeschlagene erfindungsgemäße Vorrichtung in der Form eines Hälbleiteraufbaus weist zwei V-förmige Nuten auf, die sich von der einen Oberfläche des Halbleiterkörpers in den Körper hinein erstrekken und Scheitel aufweisen, die in der Höhe oder Tiefe um vor-. bestimmte Zuwachsbeträge gegeneinander versetzt sind. Während des Läppvorganges werden die Scheitel der Nuten als Tiefenlehren verwendet, um das Läppen des Halbleiterkörpers zu vereinfachen und isolierte Inseln mit einer genauen Tiefe herzustellen.
Weitere Merkmale der Erfindung sind aus der nachstehenden Beschreibung bevorzugter Aüsführungsbeispiele in Verbindung mit den Zeichnungen ersichtlich.
Figuren 1 bis 5 sind Querschnittsdarstellungen zur Ver-
anschaulichüng der Verfahrensschritte des erfindungsgemäßen Verfahrens zur Bestimmung der Läpptiefe einer «dielektrisch isolierten· integrierten Schaltung, bei welchem zwei Tiefenlehren verwendet werden.
Figur . 6 ist ein Querschnitt in einem größeren Maßstab und zeigt das Verfahren und die Vorrichtung nach der Erfindung bei Verwendung von vier Tiefenlehren.
■ Fifur" 7 ist ein teilweiser Querschnitt durch cine
integrierte Schaltung nach der Erfindung.
0 0 983 1/1081
BAD
Fig. 8 ist eine teilweise Draufsicht auf die integrierte Schaltung der Fig. 7.
Eine Platte oder eine Scheibe 11 aus Halbleitermaterial mit einem gewünschten Fremdstoff wird verwendet. Beispielsweise kann eine Platte aus monokristallinem oder einfachkristallinem Silizium verwendet werden, die mit einem gewünschten Fremdstoff wie z.B. einem n-Fremdstoff dotiert wird. Die Platte 11 wird flachgeschliffen, so daß sie zwei zueinander parallele obere und untere Seiten oder Oberflächen 12 bzw. 13 aufweist (siehe Fig. 1). Die Platte 11 wird' dann in eine oxidierende Atmosphäre eingebracht, so daß auf den Oberflächen 12 und 13 eine Isolationsschicht l1» ausgebildet wird (siehe Fig. 2). Dann werden vermittels geeigneter photolithographischer Verfahren Fenster 16 für die Isolationsgräben und Fenster 17 und 18 für die Tiefenlehren ausgebildet. Die Abmessungen der Fenster müssen aus einem weiter unten ausgeführten Grund genau bemessen sein. Anschließend wird der Halbleiteraufbau in ein anisotropes Ätzmittel eingeführt, das den Siliziumhalbleiterkörper 11 in einer bestimmten Weise angreift und Isolationsgräben 21 von im Querschnitt V-förmi gem Querschnitt, wie Fig. 3 zeigt, und Nuten oder Ausnehmungen 22 und 23 ausbildet, die ebenfalls im Querschnitts V-ÜTörmig sind, deren Scheitel jedoch in verschiedenen Höhen oder Tiefen innerhalb des Halbleiterkörpers 11 liegen.
Das in Fig. 3 verwendete Ätzverfahren beruht auf dem sehr großen Unterschied der Ätzgeschwindigkeitjen in unter-
009831/1081
schiedlichen kristallographischen Ebenen des Siliziums. Das anisotrope Ätzmittel greift die Ebene (Ισο) wesentlich schneller an als die Ebene (111). In der Praxis kann man davon ausgehen, daß die Ätzgeschwindigkeit in der Fläche (loo) angenähert dreißigfach höher ist als in der Fläche (111).-Folglich findet nur eine geringe Hinterschneidung statt, und in bezug auf eine Senkrechte zur planaren Ober-! fläche 13 wird ein Winkel von 35,3° ausgebildet. Die Tiefe, bis zu welcher das anisotrope Ätzmittel in den Körper 11 einwirkt, läßt .sich genau steuern, indem die Breite des Fensters, durch welches das anisotrope Ätzmittel.das Silizium angreifen kann, genau festgelegt wird. Je geringer die Breite des Fensters ist, umso geringer ist die Tiefe der Ausnehmung oder Nut, die in den Siliziumkörper eingeätzt .wird. Das ist darauf zurückzuführen, daß die beiden Seiten der Nut bei ihrem Zusammentreffen einen Scheitel ausbilden.und die Ätzwirkung im wesentlichen zum Stillstand kommt. Daher ist das Ätzen der weniger tiefen Nuten oder Ausnehmungen zuerst beendet,- während der Ätz vor gang in den anderen so lange fortgesetzt wird, bis das "V" oder der Scheitel ausgebildet ist. Somit wird die Ätztiefe der Nuten mehr oder weniger selbsttätig durch die Breite des Fensters gesteuert, durch welche das Ätzmittel den Siliziumkörper angreift. Als anisotropes Ätzmittel kann jedes beliebige Ätzmittel dieses Typs verwendet werden. Beispielsweise beträgt die typische Tiefe für die
Kollektordicke einer integrierten Schaltung Io μ. Bei einer derartigen Kollektordicke würde die Tiefenlehre für die Anzeige der Mindesttiefe, die durch die V-förmige Ausnehmung
22 dargestellt wird, eine Tiefe von 7,5 μ aufweisen, während die Tiefenlehre für die Anzeige der Maximaltiefe, die durch die V-förmige Ausnehmung 23 dargestellt wird, eine Tiefe von angenähert 12,5 fl aufweisen würde.
Die zur Ausbildung der dielektrisch isolierten Inseln dienenden Isolationsgräben, die durch die Gräben 21 dargestellt sind, haben in der Regel eine wesentlich größere Tiefe von beispielsweise 15 y, um zu gewährleisten, daß die Isolationsgräben 21 durchschnitten werden und die isolierten Inseln bilden, wenn die Tiefenlehre 23 für die Maximaltiefe in der nachstehend beschriebenen Weise während des Läppvorgangs erreicht wird.
Nachdem die Gräben und Tiefenlehren in der in Fig. 3 dargestellten Weise hergestellt worden sind, werden die Oxidschichten 14 vermittels eines geeigneten Ätzmittels entfernt, und dann werden Isolationsschichten 2h in der Form von Siliziumdioxid von neuem zur Ausbildung auf den Oberflächen 12 und 13 und auf den geneigten Oberflächen gebracht, welche die Gräben 21 und die Tiefenlehren 22 und
23 bilden.
Dann wird ein Trägerkörper 26 auf die Isolationsschicht
24 aufgebracht, die in fester Verbindung mit der Oberfläche 13 steht. Der Trägerkörper kann typischerweise aus poly-
00 9 831/1081
kristallinem Silizium bestehen, das auf bekannte Weise auf die Siliziumdioxidschicht 24 aufgedampft wird.
Der obere Abschnitt des*Halbleiterkörpers 11 wird auf geeignete Weise entfernt, indem beispielsweise der in Fig. M dargestellte Aufbau in eine Läppmaschine eingelegt wird. Das Läppen wird bo lange fortgesetzt, bis die in den Gräben ausgebildete Silizitimdioxidschicht an der Oberfläche erscheint und mehrere Inseln 27 in dem mohokristallinen SiIiziümfcörper 11 ausbildet, die gegenseitig dielektrisch und gegenüber dem Trägerkörper 26 durch die Isolationsschicht 2k isoliert Bind. In der ganzen Beschreibung wird der Ausdruck "Läppen" ganz allgemein zur Bezeichnung eines Läpp-. oder Foliervorganges verwendet, wobei bei ersterem ein grobes, und bei letzterem ein feines Schleifmittel verwendet wird. Das Läppen und Polieren wird so lange fortgesetzt, bis die Tiefenlehre 23 für die Maximaltiefe freiliegt*,- jedoch unterbrochen, bevor die Tiefenlehre 22 für die Minimaltiefe freigelegt ist. Mit anderen Worten, das Läppen wird ao lange,fortgesetzt, bis es einen Bereich zwischen 12, 5 und 7,5 W erreicht hat, bei welchem sich die erwünschte Tiefe von angenähert Io μ für die isolierten Inseln 27 ergibt.
Infolge der Verwendung der Tiefenlehren ist es durch Betrachtung unter einem Mikroskop möglich, innerhalb verhältniseftfcig enger Toleranzen die Tiefe festzustellen, bis zu welcher das Läppen und Polieren ausgeführt worden ist.
00983 1/1081
Wenn nur eine Tiefenlehre für die Minimaltiefe und eine Tiefenlehre für die Maximaltiefe verwendet werden, wie in den vorstehenden Verfahrensschritten dargestellt ist, weiß man, sobald die Tiefenlehre für die Maximaltiefe während des Läppvorganges erreicht wird, daß die einen Teil des Halbleiteraufbaus bildenden Inseln eine Dicke aufweisen, die innerhalb annehmbarer Toleranzgrenzen liegt. Wenn der Läppvorgang zufällig so weit fortgesetzt werden sollte, bis die Tiefenlehre 22 für die Minimaltiefe freiliegt, wird dadurch angezeigt, daß der Läppvorgang zu weit geführt worden ist und die Tiefe der Inseln daher unzureichend ist, so daß die Platte oder wenigstens die Abschnitte der Platte, die zu weit geläppt worden sind, zum Ausschuß gerechnet werden müssen.
Wenn der Halbleiteraufbau in den in Fig. 5 dargestellten Zustand gebracht worden ist, in welchem die Inseln 27 voneinander isoliert sind, ist der Halbleiteraufbau vorbereitet für die nachfolgenden, herkömmlichen und dem Fachmann bekannten Diffusionsvorgänge, die im nachstehenden kurz beschrieben werien.
In Fig. 6 ist ein Ausführungsbeispiel der Erfindung dargestellt, in welchem vier Tiefenlehren 31, 32, 33 und 3^ verwendet werden, um eine noch größere Genauigkeit für die Bestimmung der Läpptiefe in einer dielektrisch isolierten integrierten Schaltung zu erzielen. Diese Tiefenlehren werden in der bereits beschriebenen Weise dargestellt, wobei der einzi-
0 0 9 8 ? 1 / 1 0 8 1
200T56A
ge Unterschied darin besteht, daß zwei zusätzliche Tiefenlehren vorgesehen sind. Die Höhenunterschiede der Tiefenlehren können in dieser Ausführung wesentlich geringer sein. Wenn beispielsweise angenommen werden soll, daß die Solltiefe wiederum Io μ beträgt, könnten die Höhenunterschiede zwischen zwei aufeinanderfolgenden Tiefenlehren 2 μ betragen. Somit würden die Tiefenlehre'n Höhen von 7,9jH bzw. 13 μ aufweisen» Die Solltiefe, von Io μ ist durch'den Pfeil 36 angedeutet. Der Läppvorgang kann so durchgeführt werden, bis die erste Tiefenlehre 31 und die zweite Tiefenlehre 32 freiliegen, jedoch die dritte und die Vierte Tiefenlehre 33 bzw. 34 nicht freigelegt sind. Das bedeutet, daß dann, wenn die zweite Tiefenlehre 32 freigelegt, jedoch die. Tiefenlehre 33 noch nicht freigelegt ist, der Läppvorgang so weit durchgeführt worden ist, daß Inseln der gewünschten Tiefe entstanden sind. Der Gradient zwischen den Tiefenlehren ist durch die geneigt liegende gestrichelte Linie 37.-dargestellt, In Fig, 7 ist ein teilweiser Querschnitt } ■-und in Fig. 8 eine teilweise Draufsicht auf eine dielektrisch isolierte Schaltung dargestellt, die aus einem Hochspanmmgs^Seehsfachinverter (high voltage hex inverter) besteht, der sechs zur.Umkehr von.Signalen dienende Gatter aufweist. Die Schaltung ist so ausgelegt, daß sie auch als vier •Doppeleingangsgatter verwendet werden kann. Zur Herstellung der in den Figuren 7 und 8 dargestellten Vorrichtung werden im wesentlichen die gleichen Verfahrenssehritte angewandt, wie für die
Sf7.1 0 8 1. ,;■· ;:: BAD ORIGINAL
-loin den Figuren 1 bis 5 dargestellte Vorrichtung, und die entsprechenden Teile des Halbleiteraufbaus sind mit den entsprechenden Bezugszeichen bezeichnet. In dem in den Figuren 7 und 8 dargestellten Ausführungsbeispiel sind jedoch die Tiefenlehre 41 für die Anzeige der Maximaltiefe und die Tiefenlehre 42 für die Anzeige der Minimaltiefe in Inseln 27 auf gegenüberliegenden Seiten der integrierten Schal tungsvorrichtung ausgebildet. Wie der Fachmann weiß, werden auf einer einzigen Platte viele integrierte Schaltungen ausgebildet, und aus diesem Grunde sind in dem in den Figuren 7 und 8 dargestellten Ausführungsbeispiel zwei Tiefenlehren für jede integrierte Schaltung auf dar Platte vorgesehen wor den. Dadurch läßt sich ohne weiteres feststellen, welche integrierte Schaltung innerhalb der Toleranzgrenzen liegt, indem lediglich die Tiefenlehren für jede integrierte Schaltung geprüft werden.
Wie oben ausc^führt, ist der Halb leiteraufbau für die Diffusionsvorgänge vorbereitet, sobald die Platte so weit poliert worden ist, daß die Tiefenlehre 4l für die Maximaltiefi> freiliegt, jedoch die Tiefenlehre 42 für die Minimaltiefe nicht freigelegt ist. Die angewendeten Diffusionsvorgarn.;· sind herkömmlich und werden typischerweis?' so ausgeführt;, daß auf der Oberfläche 28 eine Isolations- oder Maskierungsschicht 3o in der Form von Siliciumdioxid ausgebildet wird. Vermittels geeignete!1 photolithographiseher Verfahren werden in der Schicht 3o Fenster ausgeätzt, und
00983 1/108 1
2G01564
dann wird die Basisdiffusion ausgeführt, um einen napfförmigen pn-übergang 46 auszubilden, der bis zur Planaröberfläche 28 reicht, so daß eine Kollektorzone Ί? und eine Basiszone 1IfI gebildet wird. Typischerweise enthält die KoI-lektorzöne 4? bereits einen n-Fremdstoff, und die Basiszone M8 wird durch Diffusion eines p-Freradstoffes durch das Fenster in dem Oxid ausgebildet.
Dann werden in dem Oxid Fenster für die Emitterzonen ausgebildet. Für einen npn-Transistor wird ein n-Fremdstoff durch die Fenster eindiffundiert, um η-Emitterzonen *J9 zu bilden, die in die Basiszone M8 eindiffundiert sind und . . napfföraige ph-Übergänge 51 bilden, die bis zur Planar-Oberi'läche "?8 reichen. Während der Emitterdiffusion wird die Oxidsemoht 3ö in den Fenstern erneut gebildet, und anschließend werden in der Oxidschicht zusätzliche Fenster ausgebildet, welche die Kollektor-, Basis- und Emitterzone . Als nächstes wird eine Metallisierung eines . Typs wie z.B. von Aluminium auf die Oxidschicht
ö in die Fenster aufgedamipft, wodurch Leitungen 52 ausgebildet werden, die an dem äußeren Umfang der integrierten Schaltung in mehrere (nicht dargestellte) Kontaktkissen auslaufen. Me integrierte Schaltung weist (nicht dargestellte) Dioden und diffundierte Widerstände auf. Wie der Fachmann weiß, können diese Dioden und diffundierten Widerstände gleichzeitig mit den Transistoren ausgebildet werden. Die diffundierten Widerstände und die Dioden können beispiels-
0 0.9 8 3 1/108 1
BADORIGiNAL
weise während der Basisdiffusion des Transistors ausgebildet werden.
Obwohl in dem Ausführungsbeispiel der Figuren 7 und 8 nur zwei Tiefenlehren dargestellt sind, lassen sich selbstverständlich auch zusätzliche Tiefenlehren zur Verbesserung der Tiefenbestiminung verwenden. Der Hauptvorteil bei der
Verwendung zusätzlicher Tiefenlehren besteht darin, daß
die zusätzlichen Tiefenlehren nach den Erreichen der Tiefenlehre für die Maximaltiefe eine Anzeige dafür liefern, um wie weit das Läppen fortgesetzt werden kann, bevor die Tiefenlehre für dit Minimaltiefe erreicht st. Wenn beispielsweise die zwei-e Tiefenlehre erreicht worden ist, weiß man, daß nur noch eine sehr kleine Strecke -1·. rhleibt, bevor die dritte Tiefenlehre erreicht wird.
Wenngleich die in den Figuren 7 ur.d B dargestellten
Tiefenlehren innerhalb abgetrennter Inrein angeordnet; sind, ist eine derartige Anordnung nicht unbedingt notwendig, und die Tiefenle;,! en könnten auch in einen f eliebigen Abschnitt des HalbleiterKüi'P' ?v -angeordnet sein, der nicht für die
integrierte C" ^a.'lung *rwendet wird.
Wie die vorr.Lehonde Beschreibung ztirl, sind ein neues und verbessertes Vr--^ -jiren und eine neue und verbesserte Ver richtung zur Bestimmung der Läpptiefe in einer dielektrisch isolierten intef?:* ·Λ>ί ;, Schaltung gesrhsi'; en worden. Durch Verwendung einer r "Peren Anzahl von 1 i.( .lelirtn läßt sich jeder /rrvünRi?'1.' : 'i;3uigkeitsgrad in; ■ '■· . "1 bestimmter Grcm
'.J Π 9 8 3 1 / 1 O 8 1
werte erzielen. Die Ausbildung der Tiefenlehren ist verträglich mit den anderen Verfahrensschritten bei der Herstellung der integrierten Schaltung, so daß die Herstellung derselben nicht kompliziert "wird. Die Tiefenlehren haben den Vorteil,
daß sie mit einem herkömmlichen Mikroskop betrachtet werden
können und daher andere und aufwendige Tiefenmesseinrichtungen überflüssig sind.

Claims (1)

  1. - 14 Patentansprüche
    1J Verfahren zur Bestimmung der Läpptiefe eines Halbleiterkörpers, dadurch gekennzeichnet, daß in dem Körper (11) wenigstens zwei allgemein V-förmige Nuten (22, 23; 31, 32, 33, 3^i 41, ^2) ausgebildet-, werden, die sich von einer Oberfläche (13, 28) des Körpers nach innen erstrecken, so daß die Nuten Scheitel aufweisen, die innerhalb vorbestimmter Grenzen in unterschiedlichen Tiefen innerhalb des Körpers liegen, und daß der Halbleiterkörper auf der anderen Seite (12) geläppt wird, bis wenigstens ein Scheitel der V-förmigen Nuten freigelegt ist.
    2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß in dem Halbleiterkörper im Qusiaermitt allgemein V-förmige Isolationsgräben (21) gleichzeitig mit der Ausbildung der V-förmigen Nuten in dem Halbleiterkörper ausgebildet werden und die Gräben auf eine Tiefe geätzt werden, die größer ist als die Tiefe irgendeiner V-förmigen Nut.
    3. Verfahren nach Anspruch 1, ladurch gekennzeichnet, daß der Halbleiterkörper aus Silizium hergestellt, eine Siliziumdioxidschicht (24) in den V-förmigen Nuten, und gleich ze. .. Lg auf dem Halbleiteraufbau ein "rä^erkörpια> (26) ausgebildet wird, der Ln die V-finnigen ν.;Λ-?η hinexr ragt,
    k. Verfahren nach Anr s "uch 1, dadurch -kennzeichnet, daß in dam Halbleiterkörper jn&nr als -//ve * Y-forrn, .·. >iuc«r dust-bildet wenden und der Läpp ν or garn.; ·ο l-ir.^e ,■ -η:ν ■; uhr·!; wirn.,
    '·"'"■■ ■ - 15 -. \ ■
    bis die Scheitel von wenigstens zwei Nuten freiliegen.
    5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dielektrisch isolierte Inseln (2?) und in den Inseln aktive und passive Vorrichtungen ausgebildet werden, und auf den Halbleiteraufbau ein Metallisierungsmuster (52) aufgebracht wird, durch welches die aktiven und passiven Vorrichtungen au einer integrierten Schaltung verbunden werden*
    6* Vorrichtung zur Bestimmung der Läpptiefe in der Form eines Halbleiteraufbaus nach dem Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch einen Trägerkörper (11), mehrere durch den Trägerkörper getragene Inseln (27) aus Halbleitermate'rial, an dem Trägerkörper angeordnete Vorrichtungen, die zur gegenseitigen dielektrischen Isolation der Inseln dienen, wenigstens z\;oi Tiefenlehren (kl s ^2) an dem Trägerkörper, die siel· durch das Halbleitermaterial erstrecken, jeweils aus einer im Querschnitt allgemein V-förmig ausgebildeten Isolationsschicht (2'Ί, 3o) bestehen und deren Scheitel sich i.i unterschiedlichen/Höhen innerhalb- des JIaIb leiter körpers befinden, so daß eine Tiefenlehre C^l) als Tiefenlehre für die Kaximaltiefe, und die andere als Tiefenlehre (42) für iie Minimaltiefe zur Ansteige der Tiefe dienen kann, bis zu welcher der Halbleiterkörper bei der Herstellung der dielektrisch isolierten Inseln geläppt worden ist.
    00 98 3 1/ 100 1
    7. Aufbau nach Anspruch 6, dadurch gekennzeichnet, daß in dem Halbleiterkörper eine integrierte Schaltung ausgebildet ist.
    8. Aufbau nach Anspruch 6, dadurch gekennzeichnet, daß. in dem Halbleiterkörper mehr als zwei Tiefenlehren (31» 32, 33, 31O ausgebildet sind.
    9. Aufbau nach Anspruch 6, dadurch gekennzeichnet, daß die Scheitel der Tiefenlehren in der Tiefe um vorbestimmte Zuwachsbeträge versetzt sind.
    10. Aufbau nach Anspruch 8, dadurch gekennzeichnet, daß die Scheitel von wenigstens zwei Tiefenlehren freigelegt sind.
    009831/1081
DE19702001564 1969-01-16 1970-01-15 Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung Pending DE2001564A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79165969A 1969-01-16 1969-01-16

Publications (1)

Publication Number Publication Date
DE2001564A1 true DE2001564A1 (de) 1970-07-30

Family

ID=25154391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702001564 Pending DE2001564A1 (de) 1969-01-16 1970-01-15 Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung

Country Status (5)

Country Link
US (1) US3623218A (de)
DE (1) DE2001564A1 (de)
FR (1) FR2030159A1 (de)
GB (1) GB1258354A (de)
NL (1) NL7000502A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755012A (en) * 1971-03-19 1973-08-28 Motorola Inc Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor
US4120744A (en) * 1971-06-25 1978-10-17 Texas Instruments Incorporated Method of fabricating a thermal display device
US3769562A (en) * 1972-02-07 1973-10-30 Texas Instruments Inc Double isolation for electronic devices
US4070748A (en) * 1972-04-10 1978-01-31 Raytheon Company Integrated circuit structure having semiconductor resistance regions
US4063271A (en) * 1972-07-26 1977-12-13 Texas Instruments Incorporated FET and bipolar device and circuit process with maximum junction control
US3902936A (en) * 1973-04-04 1975-09-02 Motorola Inc Germanium bonded silicon substrate and method of manufacture
US4047195A (en) * 1973-11-12 1977-09-06 Scientific Micro Systems, Inc. Semiconductor structure
US3911559A (en) * 1973-12-10 1975-10-14 Texas Instruments Inc Method of dielectric isolation to provide backside collector contact and scribing yield
JPS5360184A (en) * 1976-11-10 1978-05-30 Oki Electric Ind Co Ltd Production of semiconductor wafer
IT1125182B (it) * 1976-12-14 1986-05-14 Selenia Ind Elettroniche Procedimento per la realizzazione di rivelatori per infrarossi a multielementi del tipo lineare e bidimensionale aventi caratteristiche geometriche perfezionate ed alto grado di integrazione
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
US4309813A (en) * 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
US4861731A (en) * 1988-02-02 1989-08-29 General Motors Corporation Method of fabricating a lateral dual gate thyristor
EP0368584B1 (de) * 1988-11-09 1997-03-19 Sony Corporation Herstellungsverfahren eines Halbleiterwafers
US5329156A (en) * 1992-12-22 1994-07-12 Spectrian, Inc. Feed bus for RF power transistors
US5414296A (en) * 1992-12-22 1995-05-09 Spectrian, Inc. Venetian blind cell layout for RF power transistor

Also Published As

Publication number Publication date
FR2030159A1 (de) 1970-10-30
GB1258354A (de) 1971-12-30
NL7000502A (de) 1970-07-20
US3623218A (en) 1971-11-30

Similar Documents

Publication Publication Date Title
DE2001564A1 (de) Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung
DE4433330C2 (de) Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
DE3134110C2 (de)
DE4130044A1 (de) Halbleiter-drucksensor
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE4315012A1 (de) Verfahren zur Herstellung von Sensoren und Sensor
DE3825547C2 (de)
DE2516620A1 (de) Pin-diode
DE1764453B2 (de) Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4133008C2 (de) Kapazitive Drucksensoren und Herstellungsverfahren hierzu
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE1589920A1 (de) Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente
EP0028786B1 (de) Ionenimplantationsverfahren
DE2142391C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2949360A1 (de) Verfahren zur herstellung einer oxidierten isolation fuer integrierte schaltungen
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2325351C3 (de) Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung
DE19543893C1 (de) Verfahren zum Ausrichten von in einem Substrat zu erzeugenden Strukturen
DE3831086C1 (en) Method for determining the alignment of two regions formed in an integrated monolithic (semiconductor) circuit
DE2851375A1 (de) Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE3141001C2 (de) Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator enthaltenden Halbleiter-Speichervorrichtung