DE3141001C2 - Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator enthaltenden Halbleiter-Speichervorrichtung - Google Patents
Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator enthaltenden Halbleiter-SpeichervorrichtungInfo
- Publication number
- DE3141001C2 DE3141001C2 DE3141001A DE3141001A DE3141001C2 DE 3141001 C2 DE3141001 C2 DE 3141001C2 DE 3141001 A DE3141001 A DE 3141001A DE 3141001 A DE3141001 A DE 3141001A DE 3141001 C2 DE3141001 C2 DE 3141001C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- storage capacitor
- field effect
- semiconductor substrate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title claims 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000012808 vapor phase Substances 0.000 claims abstract description 8
- 230000010354 integration Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000015654 memory Effects 0.000 claims 4
- 239000000463 material Substances 0.000 claims 3
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims 1
- 239000003921 oil Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000010276 construction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Eine Halbleiter-Speichervorrichtung wird durch Ausbildung des Übertragungstransistors und des Speicherkondensators in vertikaler Anordnung hergestellt, so daß eine dreidimensionale Integration möglich wird. Über einem einzelnen Diffusionsbereich wird aus der Dampfphase eine P ↑+-Schicht erzeugt, die sich vollkommen zwischen zwei isolierenden Bereichen erstreckt, und die Gate-Elektrode befindet sich praktisch auf demselben Niveau mit diesem P ↑+-Bereich und grenzt an ihn an.
Description
ten bck;uinlen Verfahren. Jedoch weis! die letztgenannte
I lalbleiter-Spcichervornchtung den Nachteil auf, daß
für ihre Herstellung ein großer Flächenbereich benötigt wird.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren der eingangs genannten Art für eine Halbleiler-Speichervorrichtung,
insbesondere eine dynamische Halbleiter-Speichervorrichtung zu schaffen, mit dessen
Hilfe unter Vermeidung der Nachteile der bekannten Verfahren, insbesondere des Nachteils der Bildung von
V-Gräben durch anisotropes Ätzen, bei vertikalem Aufbau
eines Transistors und eines Kondensators eine Integration in drei Dimensionen durchgeführt werden kann.
Dies bedeutet, daß die drei-dimensionale Integration ohne anisotropes Ätzen erfolgen soll.
Die Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs I enthaltenen
Verfahrensmerkmale gelöst. Hieraus ergibt sich, daß der Halbleiterschichtübergang zwischen dem Substrat
und dem Diffusionsbereich den Speicherkondensator bildet und daß die erste und die zweite Schicht sowie
der Diffusionsbereich und die Gate-öbertragungselektrode
den Übertragungstransistor bilden. Insbesondere ist es "'orteühsfι, daß der Diffusionsbereich auf der Substratoberfläche
ausgebildet wird und nicht als eingegrabener Bereich und damit als Inselbereich in das Substrat
diffundiert wird. Die Kondensator- und Transistorbildung erfolgt in einfacher Weise durch aufeinanderfolgende
Schichtenbildung und Diffusion, ohne daß ein anisotroper Ätzvorgang zur Bildung von Gräben notwendig
ist. Die Gate-Isolierschicht grenzt sowohl an die erste Schicht als auch an das Halbleitersubstrat an und
isoliert die Übertragungs-Gate-Elektrode seitlich von der ersten Schicht und nach unten vom Halbleitersubstrat.
Weitere Vorteile der Erfindung ergeben sich aus den Unteransprüchen. In vorteilhafter Weise läßt man über
einem einzelnen Diffusionsbereich eine PT-Dampfphasenschicht
wachsen, die sich gänzlich zwischen zwei Isolierbereichen erstreckt. Die Übertragungs-Gate-Elektrode
befindet sich praktisch auf demselben Niveau wie der benachbarte P+-Bereich der ersten Schicht und ist
von dieser nur durch die Gate-Isolierschicht getrennt.
Im einzelnen zeigt die Zeichnung in
F i g. 1 einen Querschnitt durch eine herkömmliche Halbleiter-Speichervorrichtung und
F i g. 2 einen Querschnitt durch ein Ausführungsbeispiel einer erfinüungsgemäßen Speichervorrichtung.
Auf einem P-Si-Halbleitersubstrat 11 ist ein Feldisolator
12 ausgebildet, der die einzelnen Einheitselemente voneinander isoliert, die jeweils aus einem Transistor
und einem Kondensator bestehen, die auf dem Substrat 11 ausgebildet sind. Ein N 4 -Diffusionsbereich 13 ist auf
dem gesamten, zwischen den Feldisolatoren 12 liegenden Flächenbereich ausgebildet, und auf dem N ■'•-Diffusionsbereich
13 ist, benachbart zum Feldisolator 12, eine aus der Dampfphase gewachsene P+-Schicht 14 aufgebaut.
Eine Übertragungs-Gate-Elektrode 15, beispielsweise aus polykristallinem Silicium, ist auf dem N +-Diffusionsbereich
13, an die aus der Dampfphase gewachsene P + -Schicht 14 angrenzend, ausgebildet und mit einer
Wortleitung 18 verbunden. Diese Übertragungs-Gate-Elcktrode 15 ist vom N ♦ -Diffusionsbereich 13 und
tier P ' -Dampfphasenschicht 14 durch beispielsweise eine Gate-Isolierschicht 19 dazwischen isoliert. Mit 16 ist
eine uus der Dampfphase gewachsene N*-Schicht bezeichnet,
die auf der P4 -Dampfphasenschicht 14 gebildet
und mit einer Bitleitung 17 verbunden ist.
Mit dieser beschriebenen und in Fig. 2 gezeigten
Konstruktion ist der Übertragungstransistur hergestellt,
und die Gate-Elektrode ist vertikal angeordnet, so daß ihre Länge, die die NH -Bereiche 13 und 16 miteinander
verbindet, von der Dicke des polykristallinen SiIiciurr.s
15 abhängt Die Arbeitsweise der Vorrichtung entspricht jedoch derjenigen herkömmlicher Speichervorrichtungen
gemäß Fig. 1. Das heißt eine H- oder L-Spannung wird in den N^Speicherkondensator-Dif-
fusionsbereich 13 über die Bitleitung 17 und das Übertragungs-Gate
15 eingeschrieben. Anschließend kann die Spannung im K-ondensatorbereich 13 auf der Bitleitung
17 ausgelesen werden, indem dem Übertragungs-Gatel5 ein Signal zugeführt wird.
Bei dem beschriebenen Ausführungsbeispiel ist ein P-Si-Substrat verwendet worden, doch versteht es sich,
daß genausogut ein N-Substrat verwendet werden kann, wenn die Leitfähigkeitsarten der übrigen Bereiche
jeweils vertauscht werden. Auch ist die Erfindung nicht
auf den Einsatz von polykristallinem Silicium ah>
Übertragungs-Gate-Elektrode und einer Siliciumdioxidschicht als Gate-Isolationsschicht beschränkt. Vielmehr
können auch andere leitende Materialien und hochdielektrische Materialien, wie Siliciumnitrid, für diese Teile
verwendet werden.
Hierzu 1 Blatt Zeichnungen
Claims (10)
1. Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator enthaltenden
Halbleiter-Speichervorrichtung, bei dem der Feldeffekt-Transistor und der Speicherkondensator
übereinander gebildet werden und der Kanal des Feldeffekt-Transistors im wesentlichen vertikal
verläuft, wobei in einem Halbleitersubstrat von einem ersten Lcilfähigkcitstyp ein Diffusionsbereich
von einem zweiten Leitfähigkeitstyp zur Schaffung des Speicherkondensators gebildet wird, dadurch
gekennzeichnet, daß in einem ersten Schritt der Diffusionsbereich (13) angrenzend an die Oberfläche
des Halbleitersubstrates (11) gebildet wird, daß in einem weiteren Schritt auf dem Dirfusic*isbereich
(13) eine erste Schicht (14) eines Halbleitermaterials vom ersten Leitfähigkeitstyp erzeugt wird,
daß in einem folgenden Schritt eine durch eine Gateisolierschicht (19) sowohl von der ersten Schicht (14)
als auch vom Halbleitersubstrat (U) isolierte und mit ihrer Oberfläche bündig zu der Oberfläche der ersten
Schicht (14) liegende Übertragungs-Gate-Elektrode (15) gebildet wird, und daß in einem weiteren
Schritt auf der ersten Schicht (14) eine zweite Schicht (16) eines Halbleitermaterials vom zweiten
Leitfähigkeitstyp ausgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (14) auf einem Teil der
Oberfläche des Diffusionsbereiches (13) gebildet wird, während die Gate-Isolierschicht (19) auf dem
verbleibenden Teil der Oberfläche des Diffusionsbereiches (13) ausgebildet ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (11) P-Ieitfähig
und der Diffusionsbereich (13) sowie die zweite Schicht (16) N +-leitfähig sind.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und
zweite Schicht (14,16) aus der Dampfphase gewachsen sind.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gate-Isolierschicht
(19) ein dielektrisches Material mit hoher Dielektrizitätskonstante aufweist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Material der Gate-Isolierschicht
(19) Siliziumoxid ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Übertragungs-Gate-Elektrode
(15) polykristallines Silizium enthält.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Übertragungs-Gate-Elektrode
(15) mit einer Wortleitung (18) verbunden wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die zweite Schicht (16)
mit einer Bitleitung (17) verbunden wird.
10. Verfahren nach einem der Ansprüche 2—9, dadurch gekennzeichnet, daß auf der Oberfläche des
Halbleitersubstrates (H) Feldisolatoren (12) ausgebildet werden, die jeweils an den auf dem Halbleitersubstrat
(11) ausgebildeten Diffusionsbereich (13) angrenzen.
Die Erfindung betrifft ein Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator
enthaltenden Halbleiter-Speichervorrichtung, bei dem der Feldeffekt-Transistor und der Speicherkondensator
übereinander gebildet werden und der Kanal des Feldeffekt-Transistors im wesentlichen verti
kai verläuft, wobei in einem Halbleitersubstrat von einem
ersten Leitfähigkeitstyp ein Diffusionsbereich von einem zweiten Leitfähigkeitstyp zur Schaffung des Speicherkondensators
gebildet wird.
Aus der IEEE Trans, on Electron Devices, VoL ED-26,
Nr. 6. Juni 1979, Seiten 839 und 849 ist ein Verfahren zur Herstellung von dynamischen Schreib- und Lesespeichern
(RAM) bekannt, mit dem VMOS-Speichcr crzeugt werden, bei denen der Speicherkondensator unterhalb
eines MOS-Feldeffekttransistors gebildet wird. Die Speicherbereiche dieser RAM-Zellen sind als eingegrabene
Regionen in einem Halbleitersubstrat gebildet. Bei der Herstellung der Speicherzellen ist zunächst eine
suksessive Schichtbildung erforderlich, die von einem
anisotropen Ätzen abgelöst wird, um sogenannte V-Gräben zu erzeugen. Ein solches Herstellungsverfahren
ist aufwendig und weist hinsichtlich der Schaffung der in sich abgeschlossenen und eingegrabenen Rcgionen
(Diffusion) einige Probleme auf. Ein weiterer Nachteil ist darin zu sehen, daß bei der Ausbildung der V-Gräben
durch Ätzen die Gefahr besteht, daß diese Gräben sich zu weit in die jeweiligen Speicherregionen erstrecken.
Andererseits sind Speichervorrichtungen bekannt, bei denen ein Kondensator, ein Transistor und eine Bitleitung
horizontal auf einem Substrat angeordnet werden. Eine solche bekannte Ausbildung einer Halbleiter-Speichervorrichtung
ist der F i g. 1 zu entnehmen.
Fig. 1 zeigt einen Querschnitt durch ein Ausführungsbeispiel einer herkömmlichen Speichervorrichtung
dieser Art. In einem P-Si-Halbleitersubstrat 1 ist
ein Feldisolator 2 ausgebildet, um Speichereinhcitsclcmente
voneinander zu isolieren, wobei jedes Speichcrelement einen Kondensator und einen Transistor aufweist.
Eine Speicherkondcnsatorplattc 10 vom N ' -Typ ist auf einer Seite des Einheitselementcnbereiehs ausgebildet.
Eine Kondensatoreleklrode 4 überdeckt die Speicherkondensatorplatte 10 und ist mit einer Energiequelle
9 verbunden. Angrenzend an die Kondensatorelektrode 4 befindet sich eine Elektrode 5 über dem
Substrat 1, die als Gate-Elektrode für den Übertragungstransistor dient und mit einer Wortleitung 8 in
Verbindung ist Ein Gate-Isolator 3 trennt die Speicherkondensatorplatte 10 und das Substrat 1 von der Kondensatorelektrode
4 und der Gate-Elektrode 5. Ein N+ -Diffusionsbereich 6, der mit einer Bitleitung 7 verbunden
ist, ist angrenzend an die Gate-Elektrode 5 auf der anderen Seite des Einheitselementenbereichs ausgebildet.
Bei dieser Vorrichtung wird eine H- oder L-Spannung in die Speicherkondensatorplatte 10 eingeschrieben. Im
Anschluß daran wird die in die Speicherkondensatorplatte 10 eingeschriebene Spannung an der Bitleitung 7
ausgelesen, indem dem Übertragungs-Gate 5 ein Signal zugeführt wird.
Diese bekannte Speichervorrichtung weist den Nachteil auf, daß nämlich der Kondensator, der Transistor
und die Bitleitung seitlich nebeneinander auf dem Sub-
h5 strat angeordnet sind, wodurch eine Integration nur in
zwei Richtungen bzw. Dimensionen möglich ist. Zwar ist das Herstellungsverfahren dieser bekannten Halbleiicr-Spcieheivorrichtung
einfacher als beim erstgcnann-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55145481A JPS5834946B2 (ja) | 1980-10-16 | 1980-10-16 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3141001A1 DE3141001A1 (de) | 1982-07-08 |
DE3141001C2 true DE3141001C2 (de) | 1985-06-27 |
Family
ID=15386246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3141001A Expired DE3141001C2 (de) | 1980-10-16 | 1981-10-15 | Verfahren zur Herstellung einer einen Feldeffekt-Transistor und einen Speicherkondensator enthaltenden Halbleiter-Speichervorrichtung |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5834946B2 (de) |
DE (1) | DE3141001C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920010461B1 (ko) * | 1983-09-28 | 1992-11-28 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 메모리와 그 제조 방법 |
JP4884425B2 (ja) * | 2008-05-28 | 2012-02-29 | 本田技研工業株式会社 | 車両用内装部材 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4003036A (en) * | 1975-10-23 | 1977-01-11 | American Micro-Systems, Inc. | Single IGFET memory cell with buried storage element |
US4214312A (en) * | 1979-01-08 | 1980-07-22 | American Microsystems, Inc. | VMOS Field aligned dynamic ram cell |
-
1980
- 1980-10-16 JP JP55145481A patent/JPS5834946B2/ja not_active Expired
-
1981
- 1981-10-15 DE DE3141001A patent/DE3141001C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5834946B2 (ja) | 1983-07-29 |
JPS5769772A (en) | 1982-04-28 |
DE3141001A1 (de) | 1982-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4201004C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE3788499T2 (de) | Halbleiter-Grabenkondensator-Struktur. | |
EP0024311B1 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
DE3856143T2 (de) | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff | |
DE3851649T2 (de) | Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff. | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE2619713C2 (de) | Halbleiterspeicher | |
DE3527502C2 (de) | ||
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
DE4323363A1 (de) | Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement | |
DE3513034C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE2730202A1 (de) | Halbleiterspeicher | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
DE3787687T2 (de) | Halbleiterspeicher. | |
DE19746448A1 (de) | DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle | |
EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19706533A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE3543937C2 (de) | ||
DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE3642234C2 (de) | Verfahren zum Herstellen einer Halbleiterspeichereinrichtung | |
DE19832095C1 (de) | Stapelkondensator-Herstellungsverfahren | |
DE3840559A1 (de) | Halbleiterspeichervorrichtung und herstellungsverfahren | |
DE19726069A1 (de) | Halbleitereinrichtung und zugehöriges Herstellungsverfahren | |
DE2342923C2 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |