DE1589920B2 - Verfahren zum herstellen einer integrierten halbleiter schaltung - Google Patents
Verfahren zum herstellen einer integrierten halbleiter schaltungInfo
- Publication number
- DE1589920B2 DE1589920B2 DE19671589920 DE1589920A DE1589920B2 DE 1589920 B2 DE1589920 B2 DE 1589920B2 DE 19671589920 DE19671589920 DE 19671589920 DE 1589920 A DE1589920 A DE 1589920A DE 1589920 B2 DE1589920 B2 DE 1589920B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- oxide
- pattern
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
Bereits in den Anfängen der Halbleitertechnik, die 20 den konnten, ist es doch für Schaltungen, die mit exetwa
kurz nach der Entwicklung des Transistors zu trem hohen Geschwindigkeiten arbeiten und außerdatieren
sind, wurden große Anstrengungen gemacht, dem reproduzierbar und zuverlässig sein sollen,
mikrominiaturisierte bzw. mikroelektronische Schal- höchst wünschenswert, daß die einzelnen Schaltungstungen
herzustellen, wobei eine Vielzahl von einzel- elemente elektrisch völlig voneinander isoliert sind,
nen Halbleiterbauelementen in umfassenderen Ge- 25 obwohl, wie bereits oben erwähnt, alle Einzelvorrichsamtanordnungen
zusammenzufassen waren. tungen innerhalb eines gemeinsamen monolithischen
Obwohl die einzelnen Halbleiterbauelemente selbst Blockes aus Halbleitermaterial angeordnet sind und
weitgehend bis auf sehr kleine Abmessungen miniatu- daher vom physikalischen Standpunkt aus eine Einrisiert
wurden, die in der Größenordnung von einigen heit bilden.
25 μΐη lagen, so hielt doch die gleichzeitige Verkleine- 30 Die gewünschte elektrische Isolation der Schalrung
der Gesamtkonfiguration von Schaltungen nicht tungselemente untereinander läßt sich nach einem
Schritt mit der Miniaturisierung der Halbleiterbau- anderen bekannten Verfahren auch dadurch erreielemente
selbst. Gedruckte Schaltungen und andere chen, daß zwischen den isolierenden Bereichen Ver-Verfahren
wurden bisher dazu benutzt, eine mög- tiefungen oder kanalartige Einschnitte hergestellt und
liehst hohe Packungsdichte der Gesamtschaltungen 35 mit isolierendem Material, z. B. mit Siliziumdioxyd
zu erreichen. Erst in der letzten Zeit jedoch wurden (SiO2), ausgefüllt werden. Die bisher hiermit erzielten
sogenannte integrierte Schaltungen auch für die Her- Ergebnisse sind aber relativ unbefriedigend und nicht
stellung größerer Gesamtschaltungsanordnungen rea- besonders gut reproduzierbar, auch ergeben sich
lisiert'und praktisch benutzt. Schwierigkeiten beim Einhalten gleicher Tiefenab-
Eine Herstellungsmethode für integrierte Schaltun- 4° messungen für die isolierenden Kanäle,
gen ging so vor, daß zunächst die aktiven Halbleiter- Ein bekanntes, das soeben erwähnte alternative
bauelemente selbst in weitgehend konventioneller Vorgehen der sogenannten dielektrischen Isolations-Weise
in einer Folge von Diffusionsschritten herge- methode betreffendes Verfahren geht aus von einem
stellt wurden, bei denen die verschiedenen gewünsch- rnit einer Oxydmasse versehenen Halbleiterplättchen,
ten Dotierungsmaterialien in ein Halbleiterplättchen 45 in das ein Kanalmuster eingebracht wird, welches
eindiffundiert wurden. Durch Zerteilen der in großer den Halbleiterisolationsbereichen entspricht, innerAnzahl
gleichzeitig auf einem Halbleiterplättchen halb derer die gewünschten Schaltungselemente herhergestellten
Bauelemente erhielt man Einzelele- gestellt werden sollen. Auf die mit Kanälen durchmente,
welche »Chips« genannt werden. Diese zogenen Oberflächen des Plättchens wird nunmehr
»Chips« wurden dann in die Schaltung bzw. in ein 5° eine Schicht aus dielektrischem Material und darauf
Modul eingefügt und die verschiedenen, manchmal wiederum Halbleitermaterial aufgebracht, das monoin
komplizierter Weise durchzuführenden Verbindun- oder polykristallin sein kann. Schließlich wird die
gen untereinander mit Hilfe des Verfahrens der ge- Rückseite des monokristallinen Ausgangshalbleiterdruckten
Schaltungen realisiert. Passive Elemente plättchens so lange abgeätzt, bis die am tiefsten gewie
Widerstände, die bei den Schaltungen erforder- 55 legenen Stellen der dielektrischen Schicht sichtbar
lieh sind, wurden einfach durch Niederschlagen von werden.
Material mit geeigneten spezifischen Widerständen Es hat sich nun gezeigt, daß bei gleichförmiger
auf das Modul hergestellt. In ähnlicher Weise wurden Ausbildung der Kanäle sich an den Stellen, an denen
andere, passive Komponenten auf das Modul aufge- zwei Kanäle sich kreuzen oder miteinander eine Ecke
bracht. , 6o bilden, eine Überätzung stattfindet, so daß an den
Die fortgeschrittenste Form der integrierten Schal- ^ genannten Stellen es nicht möglich ist, ohne besondere
zusätzliche Maßnahmen einen gleichförmigen Kanalverlauf zu gewährleisten.
Der vorliegenden Erfindung liegt daher die Aufoder aktiver Natur, in einem einzigen Block oder in 65 gäbe zugrunde, ein Verfahren anzugeben, das es geeinem
Monolithen aus Halbleitermaterial hergestellt. stattet, eine Vielzahl örtlich getrennter Bereiche in-Im
allgemeinen werden sämtliche passiven oder ak- nerhalb eines monolithischen Blockes ausreichend
tiven Komponenten an ihrem Platz innerhalb des gegeneinander zu isolieren, wobei die obengenannten
g g
tungen ist in dem sogenannten monolithischen Ver- , fahren zu erblicken. Bei diesem wird eine große Anzahl
von Schaltungselementen, seien diese nun passiver 1
d ki i i ii
3 4
Nachteile der bisher bekannten Verfahren vermieden Nach dem oben bereits beschriebenen Fotoätzwerden
sollen. schritt wird eine weitere Ätzung durchgeführt, wobei
Das Verfahren nach der Lehre der vorliegenden diese speziell an den offengelegten Stellen der Oxyd-Erfindung
ist eine Weiterbildung des eingangs er- schicht 18 wirken soll,, um die Vertiefungen 20 und
wähnten Verfahrens und bedient sich der oben skiz- 5 22, wie sie in F i g. 3 und 4 gezeigt sind, hervorzuzierten
dielektrischen Isolationsmethode; es besteht rufen. Hierzu wird eine chemische Ätzlösung in der
darin, daß bei der Herstellung der Oxydmaske die Form einer 5:2:1-Mischung aus Salpeter-, Essig-Oxydschicht
an den Schnittpunkten der kanalartigen und Fluorwasserstoffsäure in der genannten Reihen-Linienführung
nicht völlig entfernt wird, sondern folge benutzt bzw. auch eine Lösung im Verhältnis
zwischen den verschiedenen Linienführungen Oxyd- 10 95:5 aus Salpeter- und Fluorwasserstoffsäure in der
material als Ätzsperre belassen wird, und in der genannten Reihenfolge benutzt.
Oxydschicht zur Einhaltung einer definierten Kanal- Aus F i g. 1 ist weiter zu ersehen, daß Abstände 15 tiefe ein zweites, mit dem ersten nicht örtlich zusam- innerhalb der Linienführung des Ätzmusters 14 einmenfallendes Muster eingebracht wird, daß dieses gehalten sind, d. h., die Vertiefungen der Linienzüge Tiefenlehremuster zusammen mit dem ersten Kanal- 15 stoßen nicht aneinander, und zwischen den aneinanmuster daraufhin geätzt wird, daß nach dem Entfer- dergrenzenden Bereichen dieser Peilkanäle verbleibt nen der Oxydschicht die Rückseite des Halbleiter- Oxydmaterial.
Oxydschicht zur Einhaltung einer definierten Kanal- Aus F i g. 1 ist weiter zu ersehen, daß Abstände 15 tiefe ein zweites, mit dem ersten nicht örtlich zusam- innerhalb der Linienführung des Ätzmusters 14 einmenfallendes Muster eingebracht wird, daß dieses gehalten sind, d. h., die Vertiefungen der Linienzüge Tiefenlehremuster zusammen mit dem ersten Kanal- 15 stoßen nicht aneinander, und zwischen den aneinanmuster daraufhin geätzt wird, daß nach dem Entfer- dergrenzenden Bereichen dieser Peilkanäle verbleibt nen der Oxydschicht die Rückseite des Halbleiter- Oxydmaterial.
plättchens bis zu einer Plänarität von etwa 0,5 μΐη Da die obengenannten chemischen Ätzlösungen
geläppt wird und daß gleichzeitig mit dem Aufbrin- zur Behandlung des Halbleitermaterials des Halblei-
gen von Halbleitermaterial auf die dielektrische 20 terkörpers ihre Ätzwirkung nach allen Richtungen
Schicht eine periphere Kante aus Halbleitermaterial hin entfalten, ergibt sich bei der Behandlung mit
an der Rückseite des Plättchens angebracht wird. diesen Agenzien ein geschlossenes Muster, d. h., das
Im folgenden wird an Hand eines bevorzugten Muster der Vertiefungen oder Kanäle 20 innerhalb
Ausführungsbeispieles die Erfindung unter Zugrunde- der Oberfläche des Plättchens 12, wie sie in den
legung der Figuren näher beschrieben. 35 F i g. 3 und 4 gezeigt sind, werden nach dem Ätzen
Die Fig. 1 bis 7 veranschaulichen verschiedene einen kontinuierlichen bzw. zusammenhängenden
Zwischenstufen des Verfahrens nach der Lehre der Verlauf aufweisen.
Erfindung. Das oben beschriebene Verfahren zum Ätzen der
Fig. 1 zeigt die Oberfläche eines.Halbleiterplätt- Kanäle 20, die ihrerseits eine elektrische Isolation
chens 10, die ein aus geätzten Kanälen bestehendes 30 innerhalb des monolithischen Blocks bewerkstelligen
Muster 14 und 16 aufweist. Dieses Ätzmuster wird sollen, ist so auszuführen, daß eine gleichförmige
durch Offenlegung von Teilgebieten innerhalb einer Ätztiefe erreicht wird, was für die Realisierung des
das Plättchen bedeckenden Oxydschicht mittels eines Erfindungsgedankens von Bedeutung ist.
Fotolackverfahrens in bekannter Weise hergestellt. Würde man nämlich nicht in der beschriebenen
Hierzu wird die Oberfläche 12 zunächst völlig mit 35 Weise vorgehen, so würden sich Ätztiefen ergeben,
einer Oxydschicht 18 bedeckt. Für den Fall, daß als die an den Punkten tiefer ausfallen, an denen die
Halbleitergrundmaterial Silizium benutzt wird, kann Linienführungen der geätzten Kanäle in Form von
diese Oxydschicht aus Siliziumdioxyd (SiO0) be- Vertiefungen einander schneiden. Mit Hilfe der vielstehen.
Das gewünschte Kanalmuster 14 wird da- leicht am besten mit Ätzschranke oder Ätzinhibitor
durch hergestellt, daß eine Abdeckschicht aus einem 40 zu bezeichnenden Abständen in Form von stehenge-Fotolack
über die gesamte Oxydschicht aufgebracht bliebenem Material 15 erreicht man in effektiver
wird. Hierbei werden alle Oberflächenteile der Oxyd- Weise, daß gerade an diesen Punkten eine schnellere
schicht durch die Maskierung abgedeckt, ausgenom- Ätzrate verhindert wird. Will man z. B. eine allgemen
diejenigen Teile, an denen eine Ätzwirkung er- meine Ätztiefe des Kanals von etwa 13 μΐη erreichen,
wünscht ist. Das vorgesehene kreisförmige Kanal- 45 so wird eine günstige Abmessung einer solchen Ätzrhuster
16 wird ebenfalls auf die genannte Weise in barriere etwa 4 μτη betragen.
die Oxydschicht 18 eingebracht. Die nicht zusam- Entsprechend der F i g. 3 wurde die Oxydschicht
menhängenden Kanalbereiche des Linienmusters 14 18 von der Oberfläche des Plättchens entfernt. Es sei
sind mit 14 a, 14 b, 14c, 14 d, 14 e und 14/ bezeich- ebenfalls angemerkt, daß die Tiefe der Aussparung
net. Die Oxydabdeckung verbleibt auf der Oberfläche 50 22 in F i g. 3, welche durch Ätzen an der Stelle des
12, ausgenommen im Bereich der Muster 14 und 16. früheren Durchbruchs entsteht, etwas größer ist, als
An diesen Stellen erfolgt eine Entfernung der Oxyd- es derjenigen der Kanäle 20 entspricht. Diese Ein-
schicht, was in bekannter Weise durch Ätzen mit kerbung 22 kann später als Tiefenmaß innerhalb des
Fluorwasserstoffsäure erfolgt. Anschließend kann die Gesamtverfahrens (Tiefenlehre) benutzt werden,
noch vorhandene Fotolackschicht entfernt werden. 55 Wie aus F i g. 3 hervorgeht, wird die Dicke des
Das Plättchen 10, auf welches die obengenannten Plättchens 10 weiterhin bis auf eine Dicke von etwa
Verfahrensschritte anzuwenden sind, wird zunächst 75 μΐη reduziert. Dies wird dadurch erreicht, daß das
in die Grundform geschnitten, mittels Läppung zu behandelnde Plättchen auf einen ebenen Polier-
u. dgl. so behandelt, daß die Dicke etwa 35 μΐη be- block aufgebracht wird, wobei die geätzte, mit Ka-
trägt. Anschließend wird die Dicke dieser Plättchen 60 nälen durchzogene Oberfläche 12 zum Block hinge-
auf einen Wert zwischen 14 und 16 μΐη reduziert. wandt ist. Die Montage selbst wird durch Aufpressen
Die Oberfläche 12 wird größtenteils bis zu einer des Plättchens 10 auf den mit Klebmasse bestriche-
Oberflächengüte von etwa 1 μπα poliert, d.h., absolute nen Block bewirkt. Die Oberfläche 24 des Plättchens
Plänarität ist nicht wesentlich bei diesem Prozeß, 10 wird mit hoher Präzision auf eine Plänarität von
weil eine Parallelität der beiden Oberflächen in einem 65 0,5 μπα unter hoher Paralleltoleranz geläppt,
späteren Verfahrensschritt erzielt wird. Die auf der Die oben beschriebene Prozedur zum präzisen Läp-
Plättchenfläche 12 ■ aufliegende Oxydschicht 18 ist pen des Plättchens 10 hat den Zweck, eine möglichst
etwa 0,5 bis 1 μηι dick. gleichförmige Plättchendicke und Ebenheit zu be-
kommen, was von besonderer Wichtigkeit für die Realisierung des Erfindungsgedankens ist. Würde
man nicht in der oben beschriebenen Weise verfahren, so würde eine gleichförmige Tiefe an den Enden
der Kanäle 20 und 22 zwischen den Kanalböden und der Oberfläche 24 nicht erzielbar sein, und damit
wären die Voraussetzungen für eine gleichförmige Kanalätzung und eine gleichförmige chemische
Polierung der freigelegten Stellen an den Kanälen nicht mehr erfüllt.
Nach Abmontieren und Reinigung wird die zu ätzende Oberfläche 12 des Plättchens 10 mit einer
Schicht 26 aus Siliziumoxyd oder Siliziumdioxyd bedeckt, was durch bekannte Verfahren erreicht werden
kann, wobei die einzuhaltende Dicke bei etwa 3 μΐη
liegt. Der erste Teil der Schicht 26 wird durch thermische Oxydation von etwa 0,5 μπι Dicke hergestellt.
Die Schichtdicke wird weiterhin durch Wasserdampfniederschlag auf das Siliziumdioxyd vergrößert.
Hierdurch wird verhindert, daß die dünne, aktive Siliziumdioxydschicht 34 und 36, die in F i g. 5 gezeigt
ist, beschädigt wird.
Die Bedeckung der Oberfläche 12 einschließlich der Vertiefungen 22 und 24 mit der Schicht 26 ist
gleichfalls in F i g. 5 dargestellt.
In den Fig. 6 und 7 sind weitere Verfahrensschritte dargestellt, welche auf die Herstellung der
Oxydschicht 26 folgen. Eine Schicht 28 aus polykristallinem Silizium wird auf - die Oxydschicht 26
aufgebracht. Dies wird durchgeführt durch Benutzung eines der vielen bekannten Verfahren zum
Niederschlagen von Silizium auf ein Substrat. Dies kann z. B. geschehen durch eine Reduktion von Siliziumtetrachlorid.
Die untere Fläche 24, welche geläppt wurde und welche mit einer Oxydschicht bedeckt
ist, ist während des Niederschiagens durch ein Quarzplättchen 30 abgeschirmt, welches einen etwas
kleineren Durchmesser hat als das Plättchen 1Ö. Auf diese Weise wird erreicht, daß eine Rinne oder Rille
32 aus Silizium auf der Oberfläche 24 gebildet wird.
Das ursprüngliche Plättchen 10, welches ein Teil der Struktur der F i g. 6 bildet, wird nun mit Fluorwasserstoffsäure
geätzt und anschließend mit einer chemischen Lösung etwa im Verhältnis 5:2:1 von
Salpeter-, Essig- und Fluorwasserstoffsäure oder einer 95 :5-Mischung von Salpeter- und Fluorwasserstoffsäure
behandelt, nachdem das Quarzplättchen 30 entfernt wurde. Die Rille 32 aus Silizium verhütet
einen Effekt, welcher normalerweise eintritt, wenn eine Ätzung durchgeführt wird, d. h., die geätzte
Oberfläche wird normalerweise eine konvexe Gestalt annehmen, und die Kanten an der Außenseite werden
abgerundet werden," so daß die aufzubringende Schicht' des isolierenden Oxydes nicht gleichförmig
ausfallen wird. Ist jedoch die Kante 32 aus Silizium vorhanden, so wird die untere Oberfläche 24 in planarer
Weise geätzt. Wie man herausgefunden hat, ist diese ringförmige Aussparung 32 bei der endgültigen
Konfiguration nicht erwünscht und kann durch mit Ultraschall arbeitenden Schneideverfahren oder durch
Schleifen der Peripherie entfernt werden. Wie bereits erwähnt, wird das ursprüngliche Plättchen 10 so lange
heruntergeätzt, bis die isolierende Oxydschicht 26 an ihrem untersten Punkt angekommen ist. Dieser Ätzschritt
wird durchgeführt in einem rotierenden Teflongefäß, welches etwa den doppelten Durchmesser
des Plättchens 10 besitzt, wobei mit einer starken Ätzung so lange gearbeitet wird, bis das kreisförmige
Muster, d. h. der Teil der Oxydbedeckung 26, innerhalb der Aussparung 22 freigelegt ist. Anschließend
wird eine schwächere Ätzung gebraucht, um das vollständige Isolationsmuster herzustellen. Das Plättchen
ist während dieses Ätzschrittes mit schwarzem Wachs auf einer Quarzscheibe montiert, so daß lediglich
die Oberfläche 24 von dem Ätzmittel angegriffen wird. Durch diese Maßnahme erhält man eine bessere
Planarität beim Ätzen. Wie es in F i g. 7 dargestellt ist, wird der tiefere Teil der Oxydschicht 26 durchbrochen
sein, und die Oxydschichtbereiche, welche nicht die gleiche Tiefe aufweisen, werden gerade von
dem weniger starken Ätzvorgang erreicht werden. Die monokristallinen Zonen 34 und 36, die in F i g. 7
gezeigt sind, sind nun völlig voneinander isoliert und fertig für weitere in konventioneller Weise durchzuführende
Verfahrensschritte zur Herstellung der gewünschten integrierten Halbleitervorrichtung innerhalb
der isolierten Inseln.
Claims (4)
1. Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit gegenseitig elektrisch isolierten
Bereichen für verschiedene in der integrierten Halbleiterschaltung zusammengefaßte
Schaltungselemente, bei dem unter Verwendung einer Oxydmaske auf der Oberfläche eines Ausgangs-Halbleiterplättchens
ein den Halbleiterisolationsbereichen, innerhalb der die gewünschten Schaltungselemente hergestellt werden, entsprechendes
erstes Kanalmuster in das Halbleiterplättchen eingeätzt wird, danach auf die mit den
Kanälen durchsetzte Oberfläche des Plättchens eine Schicht aus dielektrischem Material aufgebracht
wird, dann nach dem Abscheiden von Halbleitermaterial auf die dielektrische Schicht
die Rückseite des Plättchens abgeätzt wird, bis die tiefsten Stellen der isolierenden dielektrischen
Schicht erscheinen, und schließlich in den so erhaltenen isolierten Bereichen die Schaltungselemente
hergestellt werden, dadurch gekennzeichnet,
daß bei der Herstellung der Oxydmaske die Oxydschicht an den Schnittpunkten der kanalartigen Linienführung nicht
völlig entfernt wird, sondern zwischen den verschiedenen Linienführungen Oxydmaterial als
Ätzsperre belassen wird, und in der Oxydschicht zur Einhaltung einer definierten Kanaltiefe ein
zweites, mit dem ersten nicht örtlich zusammenfallendes Muster eingebracht wird, daß dieses
Tiefenlehremuster zusammen mit dem ersten Kanalmuster daraufhin geätzt wird, daß nach dem
Entfernen der Oxydschicht die Rückseite des Halbleiterplättchens bis zu einer Planarität von
etwa 5 μπα geläppt wird und daß gleichzeitig mit dem Aufbringen von Halbleitermaterial auf die
dielektrische Schicht eine periphere Kante aus Halbleitermaterial an der Rückseite des Plättchens
angebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die auf die Schicht aus
dielektrischem Material aufzubringende Schicht polykristallines Halbleitermaterial gewählt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleiterausgangsmaterial
Silizium und als Material für die Oxydmaske sowie für die dielektrische Schicht Siliziumdioxyd
benutzt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein kreisförmiges Tiefenlehremuster
benutzt wird, dessen Durchmesser in einem definierten Verhältnis zu der gewünschten
Kanaltiefe steht.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US520245A US3357871A (en) | 1966-01-12 | 1966-01-12 | Method for fabricating integrated circuits |
US522278A US3419956A (en) | 1966-01-12 | 1966-01-21 | Technique for obtaining isolated integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1589920A1 DE1589920A1 (de) | 1970-09-17 |
DE1589920B2 true DE1589920B2 (de) | 1971-02-18 |
Family
ID=27060085
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671589918 Withdrawn DE1589918B2 (de) | 1966-01-12 | 1967-01-12 | Verfahren zum Herstellen integrierter Halbleiterschaltungen |
DE19671589920 Withdrawn DE1589920B2 (de) | 1966-01-12 | 1967-01-17 | Verfahren zum herstellen einer integrierten halbleiter schaltung |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671589918 Withdrawn DE1589918B2 (de) | 1966-01-12 | 1967-01-12 | Verfahren zum Herstellen integrierter Halbleiterschaltungen |
Country Status (8)
Country | Link |
---|---|
US (2) | US3357871A (de) |
BE (2) | BE691802A (de) |
CH (2) | CH451325A (de) |
DE (2) | DE1589918B2 (de) |
FR (2) | FR1509408A (de) |
GB (2) | GB1137577A (de) |
NL (2) | NL154062B (de) |
SE (1) | SE326504B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696402A (en) * | 1965-09-28 | 1997-12-09 | Li; Chou H. | Integrated circuit device |
US3440498A (en) * | 1966-03-14 | 1969-04-22 | Nat Semiconductor Corp | Contacts for insulation isolated semiconductor integrated circuitry |
US3471922A (en) * | 1966-06-02 | 1969-10-14 | Raytheon Co | Monolithic integrated circuitry with dielectric isolated functional regions |
US3575740A (en) * | 1967-06-08 | 1971-04-20 | Ibm | Method of fabricating planar dielectric isolated integrated circuits |
US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
US3753803A (en) * | 1968-12-06 | 1973-08-21 | Hitachi Ltd | Method of dividing semiconductor layer into a plurality of isolated regions |
US3844858A (en) * | 1968-12-31 | 1974-10-29 | Texas Instruments Inc | Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate |
US3755012A (en) * | 1971-03-19 | 1973-08-28 | Motorola Inc | Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor |
US3969749A (en) * | 1974-04-01 | 1976-07-13 | Texas Instruments Incorporated | Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide |
US3928094A (en) * | 1975-01-16 | 1975-12-23 | Fairchild Camera Instr Co | Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern |
JPS5351970A (en) * | 1976-10-21 | 1978-05-11 | Toshiba Corp | Manufacture for semiconductor substrate |
US4502913A (en) * | 1982-06-30 | 1985-03-05 | International Business Machines Corporation | Total dielectric isolation for integrated circuits |
US6927073B2 (en) * | 2002-05-16 | 2005-08-09 | Nova Research, Inc. | Methods of fabricating magnetoresistive memory devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2967344A (en) * | 1958-02-14 | 1961-01-10 | Rca Corp | Semiconductor devices |
FR1217793A (fr) * | 1958-12-09 | 1960-05-05 | Perfectionnements à la fabrication des éléments semi-conducteurs | |
NL252131A (de) * | 1959-06-30 | |||
US3179543A (en) * | 1961-03-30 | 1965-04-20 | Philips Corp | Method of manufacturing plates having funnel-shaped cavities or perforations obtained by etching |
GB967002A (en) * | 1961-05-05 | 1964-08-19 | Standard Telephones Cables Ltd | Improvements in or relating to semiconductor devices |
US3290753A (en) * | 1963-08-19 | 1966-12-13 | Bell Telephone Labor Inc | Method of making semiconductor integrated circuit elements |
-
1966
- 1966-01-12 US US520245A patent/US3357871A/en not_active Expired - Lifetime
- 1966-01-16 FR FR8304A patent/FR1509408A/fr not_active Expired
- 1966-01-21 US US522278A patent/US3419956A/en not_active Expired - Lifetime
- 1966-11-29 GB GB53268/66A patent/GB1137577A/en not_active Expired
- 1966-12-21 GB GB54901/66A patent/GB1096484A/en not_active Expired
- 1966-12-27 BE BE691802D patent/BE691802A/xx unknown
-
1967
- 1967-01-01 CH CH38167A patent/CH451325A/de unknown
- 1967-01-05 FR FR8271A patent/FR1507802A/fr not_active Expired
- 1967-01-06 NL NL676700219A patent/NL154062B/xx not_active IP Right Cessation
- 1967-01-12 DE DE19671589918 patent/DE1589918B2/de not_active Withdrawn
- 1967-01-17 DE DE19671589920 patent/DE1589920B2/de not_active Withdrawn
- 1967-01-19 BE BE692869D patent/BE692869A/xx unknown
- 1967-01-20 SE SE00880/67A patent/SE326504B/xx unknown
- 1967-01-20 NL NL676700993A patent/NL154060B/xx not_active IP Right Cessation
- 1967-01-20 CH CH88067A patent/CH451326A/de unknown
Also Published As
Publication number | Publication date |
---|---|
NL6700993A (de) | 1967-07-24 |
FR1507802A (fr) | 1967-12-29 |
DE1589920A1 (de) | 1970-09-17 |
GB1137577A (en) | 1968-12-27 |
NL6700219A (de) | 1967-07-13 |
US3357871A (en) | 1967-12-12 |
NL154062B (nl) | 1977-07-15 |
BE691802A (de) | 1967-05-29 |
US3419956A (en) | 1969-01-07 |
GB1096484A (en) | 1967-12-29 |
DE1589918B2 (de) | 1971-01-14 |
BE692869A (de) | 1967-07-03 |
CH451325A (de) | 1968-05-15 |
DE1589918A1 (de) | 1970-06-04 |
SE326504B (de) | 1970-07-27 |
CH451326A (de) | 1968-05-15 |
NL154060B (nl) | 1977-07-15 |
FR1509408A (fr) | 1968-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611158C2 (de) | Verfahren zum Verformen eines einkristallinen Siliciumkörpers | |
DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2745857C2 (de) | ||
DE3334624C2 (de) | ||
DE1764453B2 (de) | Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind | |
DE1080697B (de) | Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung | |
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
DE1614999B2 (de) | Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE2429026A1 (de) | Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens | |
DE2624832A1 (de) | Verfahren zum herstellen von lackmustern | |
DE1589920B2 (de) | Verfahren zum herstellen einer integrierten halbleiter schaltung | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE1963162C3 (de) | Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe | |
DE2740757C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE102006060800A1 (de) | Verfahren zum Bilden eines Grabens | |
DE2705468A1 (de) | Verfahren zur herstellung von transistoren durch ionenimplantation | |
DE1589076B2 (de) | Verfahren zum Herstellen von Halbleiteranordnungen | |
EP0028786B1 (de) | Ionenimplantationsverfahren | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE1589920C (de) | Verfahren zum Herstellen einer inte gnerten Halbleiterschaltung | |
DE3015101C2 (de) | ||
DE2900747A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE1965408B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |