DE1614999B2 - Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material - Google Patents

Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material

Info

Publication number
DE1614999B2
DE1614999B2 DE19671614999 DE1614999A DE1614999B2 DE 1614999 B2 DE1614999 B2 DE 1614999B2 DE 19671614999 DE19671614999 DE 19671614999 DE 1614999 A DE1614999 A DE 1614999A DE 1614999 B2 DE1614999 B2 DE 1614999B2
Authority
DE
Germany
Prior art keywords
layer
silicon oxide
silicon
etching
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19671614999
Other languages
English (en)
Other versions
DE1614999A1 (de
Inventor
Arpad Albert Bethlehem Gel der Willem van Allentown Pa Bergh (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1614999A1 publication Critical patent/DE1614999A1/de
Publication of DE1614999B2 publication Critical patent/DE1614999B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/113Nitrides of boron or aluminum or gallium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/114Nitrides of silicon

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Maskierungsschicht durch selektive Ätzung von Flächenmustern in eine dielektrische Schicht auf der. Oberfläche eines Halbleiterkörpers.
Die Verwendung von dielektrischen Überzügen zur Maskierung, d. h. Abschirmung bestimmter Flächenbereiche zum Zweck der Eindiffundierung und zum Schichtauftrag an Halbleiterkörpern wie auch zum Schutz des Halbleiters während und nach dem Herstellungsprozeß, ist allgemein bekannt. Diese Verfahren sind besonders zur Herstellung von Planar- und Feldeffekt-Halbleitervorrichtungen der verschiedenen Typen entwickelt worden. Längere Zeit hindurch wurde allgemein Siliciumoxid als dielektrischer Überzug auf verschiedenen Halbleitern als Unterlage ver- wendet. Siliciumoxid hat für diesen Zweck den besonderen Vorteil der Ätzbarkeit durch Fluorwasserstoffsäure, welche die zur Festlegung des Flächenmusters der dielektrischen Schicht durch photographische Ätzung üblicherweise verwendeten Substanzen nicht angreift.
Neuerdings haben einige andere dielektrische Stoffe zur Verwendung an Stelle von Siliciumoxid beträchtliches Interesse gewonnen. Insbesondere Siliciumnitrid, Aluminiumoxid und gewisse Mischoxide, insbesondere Aluminiumsilikate, bieten hier einige Vorteile für die Maskierung sowohl beim Eindiffundieren wie auch beim Schichtauftrag, ferner für den Langzeitschutz und hinsichtlich erhöhter Anfangskennwerte der hergestellten Halbleitervorrichtungen.
Keine der genannten Substanzen' ist "jedoch im wesentlichen Maße in der von Siliciumoxid bekannten Weise mit Fluorwasserstoffsäure ätzbar. Statt dessen kann für diesen Zweck bei höherer Temperatür einwirkende Phosphorsäure verwendet werden, wobei jedoch insofern ein neues Problem auftritt, als das Ätzmittel die üblichen organischen photographischen Maskierungsüberzüge zur Bestimmung des Ätzmusters angreift.
Aufgabe der Erfindung ist die Schaffung eines Verfahrens der eingangs genannten Art, mit dem sich auf einfache Weise Flächenmuster zur Maskierung in dielektrischen Überzügen aus Siliciumnitrid, Aluminiumoxid oder Aluminiumsilikat erzeugen lassen. Bei einem Verfahren der eingangs genannten Art sieht die Erfindung zur Lösung dieser Aufgabe hauptsächlich folgende Verfahrensschritte vor:
a) Auf der Oberfläche des Halbleiterkörpers wird eine erste Schicht Siliciumnitrid, Aluminiumoxid oder Aluminiumsilikat aufgebracht;
b) über der ersten Schicht wird nach einem vorgegebenen Flächenmuster eine zweite Schicht aus Siliciumoxid, Molybdän oder Platin aufgebracht;
c) die Schichten werden mit einer Lösung von Phosphorsäure behandelt, wodurch nur die nicht durch das Flächenmuster der zweiten Schicht abgedeckten Flächenbereiche der ersten Schicht entfernt werden.
Die Verwendung von Phosphorsäure zum Ätzen von Halbleitervorrichtungen ist an sich bekannt (deutsche Auslegeschrift 1194 064). Hierbei handelte es sich aber um die Ätzung von in ihrem Aufbau bereits fertigen Halbleitervorrichtungen, und zwar von Germanium-Transistoren mit bleihaltigen Anschlußelektroden, die durch Phosphorsäure unter geeigneten Verfahrensbedingungen nicht wesentlich angegriffen werden. Eine Maskenätzung für die Bildung von Halbleiterstrukturen wurde hierbei weder beabsichtigt noch durchgeführt, insbesondere nicht die Bildung von mehrschichtigen und hinsichtlich ihrer Einzelschichten unterschiedlich ätzbaren Masken.
Geschichtete Masken sind zwar andererseits ebenfalls bekannt (französische Patentschrift 1373 468), indessen handelt es sich hier nur um das Problem, das Abtragen der Maskenschichten in ihrem Kantenbereich, d. h. in seitlicher Richtung, mit der entsprechenden Veränderung und Genauigkeitseinbuße des vorgesehenen Flächenmusters zu vermindern, wobei die zuoberst befindliche, photolithographische Maske in entwickeltem und fixiertem Zustand gegen alle anschließend aufgebrachten Ätzmittel beständig sein muß. Die Aufgabenstellung der vorliegenden Erfindung bezieht sich demgegenüber auf spezielle, durch Phosphorsäure auflösbare unterste Maskenschichten, bei deren Ätzung durch Phosphorsäure die aus organischem Material bestehende lithographische Maske (Photoresist-Maske) zerstört wird. Die spezielle Kombination von dielektrischen Maskenschichten mit den zugehörigen Ätzschritten gemäß vorliegender Erfindung ist daher durch diesen Stand der Technik nicht nahegelegt.
Wesentlich für die Erfindung ist die Aufbringung einer zusätzlichen Schicht auf den Halbleiter, deren Formgebung nach einem üblichen photographischen Maskierungs- und Ätzverfahren erfolgt und die wiederum als Maske für die Ätzung der unteren dielektrischen Schicht dient.
Unter Bezugnahme auf die Zeichnungen wird die Erfindung an Hand einiger Ausführungsbeispiele näher erläutert.
Die Fig. 1, 2 und 3 geben schematische Querschnitte einer Halbleiteranordnung in aufeinanderfolgenden Herstellungszuständen bei der Durchführung des Verfahrens nach der Erfindung wieder.
Gemäß F i g. 1 besteht die Halbleiteranordnung 10 aus einer halbleitenden Siliciumoxid-Einkristallscheibe H als Grundkörper, welcher eine durch epitaxiale Ablagerung erzeugte Oberflächenschicht umfassen kann. Auf einer Oberfläche des Grundkörpers wird in bekannter Verfahrensweise mit einer Schicht 12 aus Siliciumnitrid versehen. Solche Überzüge werden vorzugsweise dadurch aufgebracht, daß Siliciumwasserstoff (SiH4) und Ammoniak (NH3) in einem als Trägergas dienenden Wasserstoffstrom gemischt und bei einer Temperatur von etwa 850 bis 900° C in eine den Siliciumkörper enthaltende Kammer eingeführt wird. Bei der hier ablaufenden Reaktion zerfällt der Siliciumwasserstoff unter Bildung von Siliciumnitrid, welches sich auf der Siliciumoberfläche ablagert. Typische Werte für die Stärke der Siliciumnitridschicht liegen bei etwa 1000 Angstrom.
Bei einer anderen Ausführungsweise des Verfahrens wird in ebenfalls an sich bekannter Weise eine Schicht 12 aus Aluminiumoxid aufgebracht. Hierbei wird z. B. ein Wasserstroff strom mit einer Beimengung von Aluminiumtrichlorid bei etwa 1000° C mit Kohlendioxid gemischt und zur Einwirkung auf den Halbleiter gebracht. Für die Zwecke der Erfindung kommen Schichtstärken von etwa 2000 bis 3000 Angström in Betracht. In weiterer Abwandlung des Verfahrens wird eine Schicht 12 aus einem Mischoxid wie Aluminiumsilikat aufgebracht, welches z. B. durch Beimengung von Siliciumtetrachlorid zu dem gemäß vorangehendem Ausführungsbeispiel für den
Auftrag von Aluminiumoxid verwendeten Aluminiumtrichlorid erzeugt wird.
Eine zweite, gegen Phosphorsäure beständige, jedoch mit den für organische Photomasken üblichen Ätzmitteln versetzbare Schicht 13 wird anschließend über der Schicht 12 aufgebracht. Bevorzugt wird hierfür erfindungsgemäß Siliciumoxid mit einer Schichtstärke von 2000 bis 3000 Angström aufgetragen. Hierfür kommen an sich übliche Verfahren in Betracht, die auf der Reaktion eines Gemischs von Wasserstoff, Siliciumtetrachlorid und Kohlendioxid beruhen. Auf der Oberfläche der Siliciumoxidschicht wird eine photographische Maske 14 aufgebracht, deren dem vorgegebenen Flächenmuster entsprechende Aussparungen in den Figuren mit 15 bezeichnet sind. Anschließend wird die Halbleiteranordnung 10 mit einer gepufferten FluorwasserstofHösung behandelt, wobei die von der Photomaske nicht abgedeckten Flächenbereiche der Siliciumoxidschicht 13 gemäß Fig. 2 innerhalb der Aussparungen 15 bis zur Oberfläche der Schicht 12 abgetragen werden. Da die verwendete Fluorwasserstoffsäure weder Siliciumnitrid noch Aluminiumoxid und Aluminiumsilikat wesentlich angreift, bleibt diese Ätzung auf die Tiefe der Siliciumoxidschicht beschränkt. Molybdän und Platin, beide an Stelle von Siliciumoxid für die Schicht 13 verwendbar, bilden wirksame Schutzschichten gegen den Angriff von Phosphorsäure und können zur selektiven Ätzung in Verbindung mit Photomasken herangezogen werden. Ätzmittel für Molybdän bzw. Platin sind Salpetersäure bzw. Mischungen von Königswasser.
Zur Fertigstellung der Maskierung des Halbleiterkörpers wird dieser mit einer Lösung von heißer Phosphorsäure behandelt, welche die von dem SiIiciumoxid der Schicht 13 nicht abgedeckten Flächenbereiche der dielektrischen Schicht 12 gemäß Fig. 3 abträgt. Gleichzeitig wird die nicht mehr benötigte Photomaske 14 durch das letztgenannte Ätzmittel abgetragen. Auch das Siliciumoxid der Schicht 13 wird von diesen Ätzmitteln angegriffen, jedoch mit einer im Vergleich zu der dielektrischen Schicht 12 wesentlich geringeren Reaktionsgeschwindigkeit, so daß die von der Siliciumoxidschicht gebildete Maske während des letzten Ätzvorganges ausreichend wirksam bleibt.
Entsprechend wird die selektive Ätzung bei Verwendung von Masken aus Siliciumnitrid, Aluminiumoxid und Aluminiumsilikat durchgeführt. Solche Schichten brauchen nicht in unmittelbarer Berührung mit der Halbleiteroberfläche zu stehen. Diese können vielmehr insbesondere über eine unmittelbar auf der Halbleiteroberfläche angeordnete Siliciumoxidschicht aufgebracht werden. Die Durchätzung des Flächenmusters wird bei einer solchen Zwischenschicht ebenfalls mit Fluorwasserstoffsäure ausgeführt, wobei die dielektrische Schicht 12 als Maske wirkt.

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer Maskierungsschicht durch selektive Ätzung von Flächenmustern in eine dielektrische Schicht auf der Oberfläche eines Halbleiterkörpers, gekennzeichnet durch folgende Verfahrensschritte:
a) Auf der Oberfläche des Halbleiterkörpers wird eine erste Schicht (12) aus Siliciumnitrid, Aluminiumoxid oder Aluminiumsilikat aufgebracht;
b) über der ersten Schicht wird nach einem vorgegebenen Flächenmuster eine zweite Schicht (13) aus Siliciumoxid, Molybdän, oder Platin aufgebracht;
c) die Schichten werden mit einer Lösung von Phosphorsäure behandelt, wodurch nur die nicht durch das Flächenmuster der zweiten Schicht abgedeckten Flächenbereiche der ersten Schicht entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Herstellung des Flächenmusters in der zweiten Schicht durch photographische Maskierung und Ätzung erfolgt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Oberfläche des Halbleiterkörpers unter der ersten Schicht eine Zwischenschicht aus Siliciumoxid aufgebracht wird.
Hierzu 1 Blatt Zeichnungen
DE19671614999 1966-04-08 1967-04-03 Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material Ceased DE1614999B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US54117366A 1966-04-08 1966-04-08

Publications (2)

Publication Number Publication Date
DE1614999A1 DE1614999A1 (de) 1971-01-14
DE1614999B2 true DE1614999B2 (de) 1971-07-29

Family

ID=24158477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614999 Ceased DE1614999B2 (de) 1966-04-08 1967-04-03 Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material

Country Status (10)

Country Link
US (1) US3479237A (de)
BE (1) BE689341A (de)
DE (1) DE1614999B2 (de)
ES (1) ES339478A1 (de)
FR (1) FR1516347A (de)
GB (1) GB1178180A (de)
IL (1) IL27509A (de)
NL (1) NL141329B (de)
NO (1) NO119149B (de)
SE (1) SE313624B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605830A1 (de) * 1975-02-15 1976-09-02 Sony Corp Verfahren zur herstellung von halbleiterbauelementen

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979768A (en) * 1966-03-23 1976-09-07 Hitachi, Ltd. Semiconductor element having surface coating comprising silicon nitride and silicon oxide films
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
US3635774A (en) * 1967-05-04 1972-01-18 Hitachi Ltd Method of manufacturing a semiconductor device and a semiconductor device obtained thereby
US3640782A (en) * 1967-10-13 1972-02-08 Gen Electric Diffusion masking in semiconductor preparation
USRE28653E (en) * 1968-04-23 1975-12-16 Method of fabricating semiconductor devices
JPS4813986B1 (de) * 1968-06-12 1973-05-02
DE1764759C3 (de) * 1968-07-31 1983-11-10 Telefunken Patentverwertungsgesellschaft Mbh, 6000 Frankfurt Verfahren zum Kontaktieren einer Halbleiterzone einer Diode
US3923562A (en) * 1968-10-07 1975-12-02 Ibm Process for producing monolithic circuits
FR2020020B1 (de) * 1968-10-07 1974-09-20 Ibm
US3607448A (en) * 1968-10-21 1971-09-21 Hughes Aircraft Co Chemical milling of silicon carbide
JPS492512B1 (de) * 1969-02-14 1974-01-21
US3807038A (en) * 1969-05-22 1974-04-30 Mitsubishi Electric Corp Process of producing semiconductor devices
BE753245A (fr) * 1969-08-04 1970-12-16 Rca Corp Procede pour la fabrication de dispositifs semiconducteurs
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
FR2134172B1 (de) * 1971-04-23 1977-03-18 Radiotechnique Compelec
US3964940A (en) * 1971-09-10 1976-06-22 Plessey Handel Und Investments A.G. Methods of producing gallium phosphide yellow light emitting diodes
US3941905A (en) * 1971-10-12 1976-03-02 Pavena Ag Method of continuously impregnating a textile fiber arrangement with liquids
US3860466A (en) * 1971-10-22 1975-01-14 Texas Instruments Inc Nitride composed masking for integrated circuits
US3725150A (en) * 1971-10-29 1973-04-03 Motorola Inc Process for making a fine geometry, self-aligned device structure
US3725151A (en) * 1971-10-29 1973-04-03 Motorola Inc Method of making an igfet defice with reduced gate-to- drain overlap capacitance
US3787106A (en) * 1971-11-09 1974-01-22 Owens Illinois Inc Monolithically structured gas discharge device and method of fabrication
JPS5538823B2 (de) * 1971-12-22 1980-10-07
US3961414A (en) * 1972-06-09 1976-06-08 International Business Machines Corporation Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3926694A (en) * 1972-07-24 1975-12-16 Signetics Corp Double diffused metal oxide semiconductor structure with isolated source and drain and method
US3885994A (en) * 1973-05-25 1975-05-27 Trw Inc Bipolar transistor construction method
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
US3873372A (en) * 1973-07-09 1975-03-25 Ibm Method for producing improved transistor devices
US3900352A (en) * 1973-11-01 1975-08-19 Ibm Isolated fixed and variable threshold field effect transistor fabrication technique
US3904454A (en) * 1973-12-26 1975-09-09 Ibm Method for fabricating minute openings in insulating layers during the formation of integrated circuits
US3947298A (en) * 1974-01-25 1976-03-30 Raytheon Company Method of forming junction regions utilizing R.F. sputtering
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
FR2288392A1 (fr) * 1974-10-18 1976-05-14 Radiotechnique Compelec Procede de realisation de dispositifs semiconducteurs
DE2452289A1 (de) * 1974-11-04 1976-05-06 Siemens Ag Halbleiterbauelement
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
US4021270A (en) * 1976-06-28 1977-05-03 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4140547A (en) * 1976-09-09 1979-02-20 Tokyo Shibaura Electric Co., Ltd. Method for manufacturing MOSFET devices by ion-implantation
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
DE2658124C3 (de) * 1976-12-22 1982-05-06 Dynamit Nobel Ag, 5210 Troisdorf Verfahren zur Herstellung von Elektroschmelzkorund
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
US4360900A (en) * 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4226932A (en) * 1979-07-05 1980-10-07 Gte Automatic Electric Laboratories Incorporated Titanium nitride as one layer of a multi-layered coating intended to be etched
US4394406A (en) * 1980-06-30 1983-07-19 International Business Machines Corp. Double polysilicon contact structure and process
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
FR2535525A1 (fr) * 1982-10-29 1984-05-04 Western Electric Co Procede de fabrication de circuits integres comportant des couches isolantes minces
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
US4745089A (en) * 1987-06-11 1988-05-17 General Electric Company Self-aligned barrier metal and oxidation mask method
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5880036A (en) 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5523590A (en) * 1993-10-20 1996-06-04 Oki Electric Industry Co., Ltd. LED array with insulating films
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
US6444592B1 (en) 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
CN100539035C (zh) * 2004-09-10 2009-09-09 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
TWI534247B (zh) * 2013-01-31 2016-05-21 An etch paste for etching an indium tin oxide conductive film

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3406043A (en) * 1964-11-09 1968-10-15 Western Electric Co Integrated circuit containing multilayer tantalum compounds

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605830A1 (de) * 1975-02-15 1976-09-02 Sony Corp Verfahren zur herstellung von halbleiterbauelementen

Also Published As

Publication number Publication date
DE1614999A1 (de) 1971-01-14
GB1178180A (en) 1970-01-21
ES339478A1 (es) 1968-05-01
NL141329B (nl) 1974-02-15
US3479237A (en) 1969-11-18
NL6704958A (de) 1967-10-09
SE313624B (de) 1969-08-18
FR1516347A (fr) 1968-03-08
NO119149B (de) 1970-03-31
IL27509A (en) 1970-09-17
BE689341A (de) 1967-04-14

Similar Documents

Publication Publication Date Title
DE1614999B2 (de) Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material
DE2822901C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3420347C2 (de)
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE1621477B2 (de) Waessrige aetzloesung zum selektiven aetzen von silicium dioxid und phosphatglasschichten auf halbleiterkoerpern und verwendung der loesung zur reinigenden aetzung von halbleiterkoerpern
DE69935576T2 (de) Quarzglas-Haltevorrichtung mit großen Oberflächenunregelmäßigkeiten
DE3038185C2 (de) Verfahren zum Ätzen eines Musters aus einer Schicht
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2646300A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
DE60104395T2 (de) Verfahren zum Recycling eines Dummy-Wafers aus Silizium
DE69737880T2 (de) Oberflächenbehandlung für mikrobearbeitung
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE10306310B4 (de) Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2453528C2 (de) Maskierungsverfahren
DE2225366A1 (de) Verfahren zum Entfernen von Vor Sprüngen an Epitaxie Schichten
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614569A1 (de) Verfahren zum Herstellen einer aus Silisiumnitrid bestehenden Schutzschicht an der Oberflaeche eines Halbleiterkoerpers
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit

Legal Events

Date Code Title Description
8235 Patent refused