DE60104395T2 - Verfahren zum Recycling eines Dummy-Wafers aus Silizium - Google Patents

Verfahren zum Recycling eines Dummy-Wafers aus Silizium Download PDF

Info

Publication number
DE60104395T2
DE60104395T2 DE60104395T DE60104395T DE60104395T2 DE 60104395 T2 DE60104395 T2 DE 60104395T2 DE 60104395 T DE60104395 T DE 60104395T DE 60104395 T DE60104395 T DE 60104395T DE 60104395 T2 DE60104395 T2 DE 60104395T2
Authority
DE
Germany
Prior art keywords
silicon
layer
silicon nitride
wafer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60104395T
Other languages
English (en)
Other versions
DE60104395D1 (de
Inventor
Terry Breeden
Mike MD 3786 Dallas Tucker
Stefan Ottow
Wolfram Koestler
Dan Wissel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies SC300 GmbH and Co KG
Qimonda AG
NXP USA Inc
Original Assignee
Infineon Technologies AG
Infineon Technologies SC300 GmbH and Co KG
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Infineon Technologies SC300 GmbH and Co KG, Freescale Semiconductor Inc filed Critical Infineon Technologies AG
Publication of DE60104395D1 publication Critical patent/DE60104395D1/de
Application granted granted Critical
Publication of DE60104395T2 publication Critical patent/DE60104395T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Bearbeiten eines Siliziumwafers, der während eines Siliziumnitridabscheidungsprozesses als ein Dummy-Wafer verwendet wird.
  • Genauer gesagt betrifft die vorliegende Erfindung einen Recyclingvorgang für 300 mm Nitrid-Dummy-Wafer, die zuvor mit einer speziellen, aus Siliziumdioxid hergestellten Stabilisierungsschicht versehen worden sind. Der Recyclingvorgang basiert im wesentlichen auf dem selektiven Naßätzen des abgeschiedenen Siliziumnitrids relativ zu der Siliziumdioxid-Stabilisierungsschicht, bevorzugt mit heißer Phosphorsäure bei 160°C.
  • Im folgenden Text wird auf einen Siliziumnitrid-Abscheidungsprozeß sowie eine Siliziumnitridschicht Bezug genommen. Wie jedoch eindeutig zu verstehen ist, sollen diese Ausdrücke genauso auch die Abscheidung von Siliziumoxinitrid sowie eine Siliziumoxinitridschicht beinhalten. Die vorliegende Erfindung bezieht sich außerdem nicht nur auf Dummy-Wafer, die während eines LPCVD-Prozesses (Low-Pressure Chemical Vapour Deposition) verwendet werden, sondern auch auf Dummy-Wafer in einem beliebigen Siliziumnitrid-Abscheidungsprozeß, insbesondere PECVD (Plasma-Enhanced Chemical Vapour Deposition). Im Siliziumnitrid-Abscheidungsprozeß verwendete Dummy-Wafer aus Silizium sind aus JP-A-04061331 bekannt.
  • Während eines Siliziumnitrid-Abscheidungsprozesses wie etwa LPCVD wird eine bestimmte Anzahl (üblicherweise mindestens 100) Siliziumwafer, die mit der Siliziumnitridschicht beschichtet werden sollen, in einem mit Schlitzen versehenen Quarzschiffchen vertikal gehalten und in den CVD-Reaktor gefahren. An den Enden dieses Reaktors herrschen normalerweise inhomogene Reaktionsbedingungen vor.
  • Die Endpositionen des mit Schlitzen versehenen Quarzschiffchens werden deshalb von Dummy-Wafern eingenommen, die mit der Siliziumnitridschicht beschichtet sind, aber nicht für die Chipherstellung verwendet werden, wie aus US-A-5658833 bekannt.
  • Diese Dummy-Wafer werden über mehrere Siliziumnitrid-Abscheidungszyklen verwendet und dann recycelt, indem die Siliziumnitridschicht mit Fluorwasserstoffsäure geätzt wird.
  • Das Recycling wird erforderlich, da die Stabilität der Dummy-Wafer, wenn die Schichtdicke einen bestimmten Wert erreicht hat, aufgrund von Beanspruchung, Gleitlinien usw. stark abnimmt. Infolgedessen wird es sehr wahrscheinlich, daß es zu einem Waferbruch kommt. Ein Waferbruch ist jedoch eindeutig unerwünscht, weil die erzeugten Teilchen das Beschichtungswerkzeug und die Produktionswafer verunreinigen. Gebrochene Wafer blockieren größtenteils die Siliziumnitridabscheidung auf diejenigen Wafer, die für die Chipproduktion verwendet werden.
  • Dummy-Wafer werden gegenwärtig recycelt, indem sie in konzentrierter Fluorwasserstoffsäure geätzt werden, wenn die Siliziumnitridschicht eine Dicke von mindestens 700 nm erreicht hat. Gegebenenfalls kann ein Reinigungsschritt für Teilchen und Metallverunreinigung durchgeführt werden, bevor die Wafer in den Ofen zurückgeführt werden. Dann werden die Dummy-Wafer wieder für die Siliziumnitridabscheidung verwendet. Dieser Zyklus wird so lange wiederholt, bis die ganze Anzahl der Zyklen siebenmal durchgeführt worden ist. Danach hat sich die Qualität der Dummy-Wafer stark verschlechtert, so daß die Wahrscheinlichkeit von Waferbruch zunimmt.
  • Eine Aufgabe der vorliegenden Erfindung besteht dementsprechend in der Bereitstellung eines Recyclingprozesses für einen Dummy-Wafer, durch den die Lebensdauer des Dummy-Wafers verlängert werden kann.
  • Gemäß der vorliegenden Erfindung wird die Aufgabe durch ein Verfahren nach Anspruch 1 zum Bearbeiten eines Siliziumwafers erreicht, der während eines als Dummy-Wafer Nitridabscheidungsprozesses verwendet wird, mit den folgenden Schritten: Abscheiden einer Siliziumdioxidschicht auf der Waferoberfläche, Ausführen des Nitridabscheidungsprozesses auf dem Wafer, um Siliziumnitrid oder Siliziumoxinitrid auf der Waferoberfläche abzuscheiden, bis eine vorbestimmte Schichtdicke erreicht ist, und Ätzen des Siliziumnitrids oder der Siliziumoxinitridschicht selektiv zu der Siliziumdioxidschicht.
  • Diese neue Vorgehensweise gestattet es, die Anzahl der Zyklen von Nitrid-Dummys im Vergleich zum bisher verwendeten Recyclingprozeß fast zu verdoppeln. Da die Erhöhung der Dummy-Wafer-Zyklen wegen der hohen Waferkosten einen hohen Beitrag zur Reduzierung von Kosten bei der 300-mm-Herstellung darstellt, eignet sich die vorliegende Erfindung insbesondere zur Reduzierung der Kosten, wenn anstelle von 200-mm-Wafern 300-mm-Wafer bearbeitet werden.
  • Die bevorzugten Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Wie die Erfinder der vorliegenden Erfindung überraschenderweise herausgefunden haben, kann die Lebensdauer eines Dummy-Wafers stark verlängert werden, wenn der Dummy-Wafer vor dem Abscheiden der Siliziumnitridschichten mit einer Siliziumdioxidschicht beschichtet wird, weil eine Siliziumdioxidschicht eine Art von Beanspruchung induziert, die eine Krümmung des Wafers verursacht, die der entgegengesetzt ist, die durch die Siliziumnitridschicht hervorgerufen wird. Sowohl die Beanspruchung der Siliziumdioxidschicht als auch die Beanspruchung der Siliziumnitridschicht oder der Oxinitridschicht kompensieren einander bevorzugt.
  • Die Dicke der Siliziumdioxidschicht muß angemessen gewählt werden, weil ihr Effekt zu schwach ist, wenn die Schicht zu dünn ist. Genauer gesagt kann die Dicke der Siliziumnitridschicht von verschiedenen Wafern aufgrund inhomogener Abscheidungsbedingungen variieren. Folglich wird auch die Siliziumdioxidschicht geätzt, wenn die Siliziumnitridschicht vollständig geätzt worden ist, da das verwendete Ätzmittel üblicherweise auch die Siliziumdioxidschicht ätzt, aber mit einer viel langsameren Ätzrate. Wenn die Siliziumdioxidschicht zu dünn gewählt wird, kann dementsprechend die Siliziumdioxidschicht von einigen der Dummy-Wafer angegriffen werden, weshalb sich die Stabilität des Dummy-Wafers verschlechtern kann.
  • Falls die Schicht andererseits zu dick ist, fällt der Effekt der Siliziumdioxid-Stabilisierungsschicht zu stark aus und verursacht deshalb eine unerwünscht große Beanspruchung in der umgekehrten Richtung. Es wird dementsprechend bevorzugt, daß die Siliziumdioxid- und die Siliziumnitridschicht ein Dickenverhältnis von etwa 1 : 5 bis 1 : 10 aufweisen. Es hat sich herausgestellt, daß eine Schichtdicke der Siliziumdioxidschicht von 70 bis 150 nm angemessen ist.
  • Wenn gemäß der vorliegenden Erfindung eine vorbestimmte Schichtdicke der Siliziumnitridschicht erreicht ist, wird das Siliziumnitrid selektiv zu der Siliziumdioxidschicht geätzt. Am Ende des Ätzschritts wird die Siliziumnitridschicht vollständig entfernt, während die Siliziumdioxidschicht nicht oder nur zu einem geringen Grad geätzt wird.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird somit heiße Phosphorsäure (H3PO4, 85 Gew.-%) bei etwa 160°C dazu verwendet, die Siliziumnitridschicht selektiv zu ätzen.
  • Gemäß einer besonders bevorzugten Ausführungsform werden die Dummy-Wafer vor dem Ätzen in heißer Phosphorsäure in Fluorwasserstoffsäure geätzt. Da in diesem Fall die Fluorwasserstoffsäure das Siliziumnitrid nicht selektiv zu Siliziumdioxid ätzt, muß die Ätzzeit in Fluorwasserstoffsäure entsprechend gewählt werden, so daß nur der überwiegende Teil der Siliziumnitridschicht mit Fluorwasserstoffsäure geätzt wird. Die Ätzzeit wird dementsprechend so gewählt, daß nach dem Ätzschritt mit Fluorwasserstoffsäure eine Siliziumnitridschichtdicke von etwa 100 nm zurückbleibt oder eine Dicke, die gleich der der Siliziumdioxidschicht ist. Indem der Ätzschritt in Fluorwasserstoffsäure hinzugefügt wird, kann die Ätzzeit der Siliziumnitridschicht im Vergleich zu der Ausführungsform, gemäß der die Siliziumnitridschicht nur in heißer Phosphorsäure geätzt wird, bemerkenswert reduziert werden.
  • Zusammengefaßt wird durch die vorliegende Erfindung ein stark verbesserter Recyclingprozeß für Nitrid-Dummy-Wafer bereitgestellt, durch den die Anzahl der Zyklen sowie die Waferstabilität stark erhöht werden können.
  • Dadurch können die Dummy-Wafer über einen längeren Zeitraum hinweg unter Reduzierung der Kosten verwendet werden, und es ist weniger wahrscheinlich, daß sie brechen. Genauer gesagt können, wie sich herausgestellt hat, die Kosten des Recyclingprozesses der Dummy-Wafer beim gegenwärtigen Waferpreis und den gegenwärtigen Abscheidungsbedingungen für Wafer mit einem Durchmesser von 300 mm (Millimeter) um mindestens 30% reduziert werden.
  • Falls insbesondere gemäß einer bevorzugten Ausführungsform der überwiegende Teil der Siliziumnitridschicht vor dem Ätzen im Bad aus heißer Phosphorsäure in Fluorwasserstoffsäure geätzt wird, erreicht man außerdem eine kurze Prozeßzeit. Das Verfahren der vorliegenden Erfindung beinhaltet infolgedessen alle Vorteile des bisher verwendeten Verfahrens, und außerdem werden die Kosten des Recyclingprozesses bemerkenswert reduziert, und die Stabilität der Dummy-Wafer wird bemerkenswert verbessert.
  • Die vorliegende Erfindung wird unter Bezugnahme auf die beiliegenden Zeichnungen näher beschrieben.
  • 1 zeigt einen Dummy-Wafer, der durch den Prozeß der vorliegenden Erfindung behandelt wird, und
  • 2 zeigt den Prozeßfluß gemäß einer bevorzugten Ausführungsform.
  • Der Siliziumwafer, der während des Nitridabscheidungsprozesses als Dummy-Wafer verwendet wird, ist in 1 mit der Bezugszahl 1 bezeichnet. Ehe die erste Nitridschicht abgeschieden wird, wird auf dem Dummy-Wafer auf seinen beiden Oberflächen eine zusätzliche 100-nm-Siliziumdioxidschicht 2 (SiO2) aufgebaut. Die Abscheidung von Siliziumdioxid auf beiden Oberflächen des Dummy-Wafers ist auf die vertikale Position des Dummy-Wafers im Reaktor zurückzuführen. Diese Siliziumdioxidschicht 2 kann beispielsweise durch thermische Oxidierung hergestellt werden. Die Schichtdicke der Siliziumdioxidschicht 2 kann wie oben erwähnt am besten in Beziehung zu der Siliziumditridschicht 3 (Si3N4) gewählt werden, die abgeschieden werden soll. Bei der vorliegenden Ausführungsform wird eine Schichtdicke von 100 nm gewählt, die der typischen Schichtdicke entspricht, die während eines normal durchgeführten thermischen Oxidierungsprozesses abgeschieden wird.
  • Der Zweck der Siliziumdioxidschicht 2 besteht in der Beanspruchungskompensation und Stabilisierung von Wafern gegenüber Bruch. Insbesondere induziert die Abscheidung einer Siliziumditridschicht eine mechanische und thermische Beanspruchung des Wafers. Wenn der Dummy-Wafer in heißer Phosphorsäure bei etwa 160°C recycelt wird, wird außerdem eine thermische Beanspruchung induziert, so daß es sehr leicht zu einem Waferbruch kommen könnte, wenn die Siliziumdioxidschicht 2 nicht vorliegt. Außerdem dient die Siliziumdioxidschicht 2 während des Ätzschritts in heißer Phosphorsäure, der später durchgeführt wird, als Ätzstoppschicht.
  • Danach wird der Nitridabscheidungsprozeß, beispielsweise LPCVD (Low-Pressure Chemical Vapour Deposition) durchgeführt, und der Dummy-Wafer wird auf seinen beiden Oberflächen mit einer Siliziumditridschicht 3 beschichtet, weil beide Oberflächen freiliegen, wenn der Dummy-Wafer im CVD-Reaktor vertikal gehalten wird. Bei einer typischen Schichtdicke des während eines Standardabscheidungsprozesses abgeschiedenen Nitrids von 200 bis 220 nm kann der Dummy-Wafer 1 bei drei aufeinanderfolgenden Abscheidungsprozessen verwendet werden, bis eine Siliziumnitridschichtdicke von 700 nm erreicht ist. Bei einer Siliziumnitridschichtdicke von höchstens 1000 nm sollte der Dummy-Wafer recycelt werden, da es ansonsten zu einem Waferbruch aufgrund von Beanspruchung kommen könnte.
  • Wenn die Siliziumnitridschicht auf dem Dummy-Wafer eine bestimmte Dicke erreicht hat, wird gemäß einer ersten Ausführungsform der Erfindung das Siliziumnitrid in einem Bad aus heißer Phosphorsäure 4 (HOT PHOS) mit einer Konzentration von 85 Gew.-% (Gewichtsprozent) mit einer Ätzrate von etwa 5 nm/min bei 160°C entfernt. Die Siliziumdioxidschicht dient als eine Ätzstoppschicht, da die Selektivität von Si3N4/SiO2 in heißer Phosphorsäure mindestens 40 : 1 beträgt. Dies bedeutet, daß die Ätzzeit derart gewählt wird, daß die Siliziumoberfläche des Dummy-Wafers immer von dem Oxid bedeckt ist und deshalb vor einem Ätzen mit Phosphorsäure geschützt ist.
  • Danach kann der Dummy-Wafer wahlweise einem Reinigungsschritt mit H2O2, NH3 und H2O bei 35°C oder 65°C unterzogen werden, um von dem Ätzprozeß zurückgebliebene Verunreinigungen und Teilchen zu entfernen, bevor die Dummy-Wafer für weitere Siliziumnitrid-Abscheidungsprozesse zum Ofen zurückgeführt werden.
  • Die im Vergleich mit Fluorwasserstoffsäure niedrigere Ätzrate, die mit dem Ätzen in heißer Phosphorsäure erreicht wird, führt im Vergleich zu dem Recyclingprozeß mit Fluorwasserstoffsäure zu längeren Prozeßzeiten. Es hat sich jedoch gezeigt, daß es möglich ist, Wafer mit diesem Prozeß mindestens 12mal wiederzuverwenden, was fast das Doppelte dessen ist, was mit dem nur Fluorwasserstoffsäure verwendenden Prozeß erreicht wird. In einigen Fällen wurden Wafer 15mal oder erheblich häufiger wiederverwendet, ohne daß sich die Waferqualität verschlechterte.
  • Ein weiteres mit der Verwendung von heißer Phosphorsäure als Ätzmittel verbundenes Problem besteht darin, daß aufgrund der großen Menge an Ätzprodukten, die während des Ätzprozesses der dicken Siliziumnitridschichten erzeugt werden, eine Kristallisierung des Ätzprodukts eintritt, wodurch die zum Ätzen in heißer Phosphorsäure verwendeten Filter blockiert werden. Dieses Problem kann jedoch, wie sich herausstellt, gelöst werden, wenn die Filter aus dem Ätztank entfernt werden.
  • Gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung, deren Prozeßfluß in 2 dargestellt ist, wird der überwiegende Teil der Siliziumnitridschicht auf dem Dummy-Wafer vor dem Ätzen mit heißer Phosphorsäure 4 mit Fluorwasserstoffsäure 5 (HF) geätzt. In der Regel wird eine 49%ige Fluorwasserstoffsäure 5 mit einer Ätzrate von 17 nm/min bei 25°C und einer Ätzrate von 34 nm/min bei 35°C verwendet. Durch Ändern der Temperatur des Bads 5 aus Fluorwasserstoffsäure kann die Ätzrate eingestellt werden. Da die Ätzrate von Siliziumnitrid in Fluorwasserstoffsäure viel höher ist als die in heißer Phosphorsäure, können gemäß der zweiten bevorzugten Ausführungsform die Ätzzeit und somit der Durchsatz der Dummy-Wafer wesentlich erhöht werden.
  • Nachdem die Dummy-Wafer mit einer bestimmten Häufigkeit von etwa 12 bis 15 Zyklen gemäß einer beliebigen Ausführungsform der vorliegenden Erfindung wiederverwendet worden sind, können sie in einem zweiten Umlauf mit einer neuen Oxidschicht verwendet werden. Dementsprechend wird die Siliziumdioxidschicht vollständig von dem Dummy-Wafer entfernt, und es wird eine neue Siliziumdioxidschicht abgeschieden. Danach kann der recycelte Wafer wieder wie ein neuer Dummy-Wafer in einem Nitridabscheidungsprozeß verwendet werden.
  • Dadurch kann die komplette Anzahl von Zyklen, über die die Dummy-Wafer verwendet werden, weiterhin erhöht werden, und somit können die Kosten effizienter reduziert werden.
  • Der Dummy-Wafer kann aber auch nach 12 bis 15 Zyklen einem Wiedergewinnungsprozeß zugeführt werden.
  • Wie oben beschrieben unterscheiden sich die erste und zweite Ausführungsform der Erfindung hinsichtlich der Verwendung eines Recyclingschritts mit Fluorwasserstoffsäure. Während die erste Ausführungsform den HF-Schritt nicht enthält, enthält ihn die zweite Ausführungsform. Somit kann ein Prozeßfluß für die erste Ausführungsform von 2 abgeleitet werden, indem der HF-Recyclingschritt 10 entfällt.

Claims (7)

  1. Verfahren zum Bearbeiten eines Siliziumwafers (1), der während eines Nitridabscheidungsprozesses als ein Dummy-Wafer verwendet wird, mit den folgenden Schritten: – Abscheiden einer Siliziumdioxidschicht (2) auf der Waferoberfläche (1), – Ausführen des Nitridabscheidungsprozesses auf dem Wafer, um Siliziumnitrid oder Siliziumoxinitrid (3) auf der Waferoberfläche abzuscheiden, bis eine vorbestimmte Schichtdicke erreicht ist, und – Ätzen des Siliziumnitrids oder der Siliziumoxinitridschicht (3) selektiv zu der Siliziumdioxidschicht (2).
  2. Verfahren nach Anspruch 1, wobei die Siliziumnitrid- oder Siliziumoxinitridschicht (3) in einem Bad (4) aus heißer Phosphorsäure geätzt wird.
  3. Verfahren nach Anspruch 2, wobei ein Teil der Siliziumnitrid- oder Siliziumoxinitridschicht (3) vor dem Ätzen in einem Bad (4) aus heißer Phosphorsäure in Fluorwasserstoffsäure (5) geätzt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verhältnis der Dicke der Siliziumdioxidschicht (2) zu der vorbestimmten Schichtdicke der Siliziumnitrid- oder Siliziumoxinitridschicht (3) zwischen 1 : 5 und 1 : 10 liegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Siliziumnitrid- oder Siliziumoxinitridschicht (3) geätzt wird, wenn ihre Dicke zwischen 700 nm und 1000 nm liegt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schritte des Ausführens des Nitridabscheidungsprozesses auf dem Dummy-Wafer bis zum Erreichen einer vorbestimmten Schichtdicke und des Ätzens der Siliziumnitrid- oder Siliziumoxinitridschicht (3) mehrmals wiederholt werden.
  7. Verfahren nach Anspruch 4, wobei, nachdem die Siliziumnitrid- oder Siliziumoxinitridschicht (3) mindestens 10mal, bevorzugt mindestens 13mal und ganz besonders bevorzugt zwischen 12- und 15mal in dem Bad (4) aus heißer Phosphorsäure geätzt worden ist, die Siliziumdioxidschicht (2) entfernt und eine weitere Siliziumdioxidschicht (2) abgeschieden wird, ehe die Schritte des Ausführens des Nitridabscheidungsprozesses auf dem Dummy-Wafer und des Ätzens der Siliziumnitrid- oder Siliziumoxinitridschicht (3) nochmals wiederholt werden.
DE60104395T 2001-04-19 2001-04-19 Verfahren zum Recycling eines Dummy-Wafers aus Silizium Expired - Lifetime DE60104395T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01109698A EP1251553B1 (de) 2001-04-19 2001-04-19 Verfahren zum Recycling eines Dummy-Wafers aus Silizium

Publications (2)

Publication Number Publication Date
DE60104395D1 DE60104395D1 (de) 2004-08-26
DE60104395T2 true DE60104395T2 (de) 2005-07-21

Family

ID=8177183

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60104395T Expired - Lifetime DE60104395T2 (de) 2001-04-19 2001-04-19 Verfahren zum Recycling eines Dummy-Wafers aus Silizium

Country Status (3)

Country Link
US (1) US6663674B2 (de)
EP (1) EP1251553B1 (de)
DE (1) DE60104395T2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498495B1 (ko) * 2003-05-07 2005-07-01 삼성전자주식회사 반도체 소자의 세정 시스템 및 이를 이용한 세정방법
DE10338504A1 (de) * 2003-08-21 2004-10-07 Infineon Technologies Ag Dummy-Wafer für Ofenprozesse, insbesondere Schichtabscheidungs-Ofenprozesse, und entsprechendes Herstellungsverfahren
KR100598260B1 (ko) * 2003-12-31 2006-07-07 동부일렉트로닉스 주식회사 질화막 제조 방법
FR2880471B1 (fr) * 2004-12-31 2007-03-09 Altis Semiconductor Snc Procede de nettoyage d'un semiconducteur
EP1772901B1 (de) * 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Waferhalter und Verfahren zur Halbleiterverarbeitung
US8409997B2 (en) 2007-01-25 2013-04-02 Taiwan Semiconductor Maufacturing Co., Ltd. Apparatus and method for controlling silicon nitride etching tank
US8460478B2 (en) * 2007-05-29 2013-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Wet processing apparatuses
US20080315310A1 (en) * 2007-06-19 2008-12-25 Willy Rachmady High k dielectric materials integrated into multi-gate transistor structures
US7910014B2 (en) * 2007-09-28 2011-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for improving wet chemical bath process stability and productivity in semiconductor manufacturing
CN102443395B (zh) * 2010-09-30 2016-01-20 韩国泰科诺赛美材料株式会社 用于湿法蚀刻二氧化硅的组合物
CN105047528B (zh) * 2015-05-04 2018-08-21 华北电力大学 一种用于制备大面积柔性超薄单晶硅片的湿法化学腐蚀法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063116B2 (ja) * 1990-06-29 2000-07-12 松下電器産業株式会社 化学的気相成長方法
US5658833A (en) * 1996-01-30 1997-08-19 United Microelectronics Corporation Method and dummy disc for uniformly depositing silicon nitride
JPH10189782A (ja) * 1996-12-20 1998-07-21 Ricoh Co Ltd 不揮発性半導体メモリ装置とその製造方法
TW350090B (en) 1997-12-31 1999-01-11 Macronix Int Co Ltd Method for recycling wafers a method for recycling wafers

Also Published As

Publication number Publication date
EP1251553B1 (de) 2004-07-21
DE60104395D1 (de) 2004-08-26
US6663674B2 (en) 2003-12-16
EP1251553A1 (de) 2002-10-23
US20020173154A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
DE10056541B4 (de) Verfahren zum Reinigen von Quarzsubstraten unter Verwendung von leitenden Lösungen
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE69912712T2 (de) Zusammensetzung und Verfahren zum selektiven Ätzen eines Siliciumnitrid-Films
DE60104395T2 (de) Verfahren zum Recycling eines Dummy-Wafers aus Silizium
DE19680590B4 (de) Verfahren zur Herstellung von Beschleunigungssensoren
DE102006020823B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19706763B4 (de) Verfahren zum Ätzen einer Metallschicht
DE69935576T2 (de) Quarzglas-Haltevorrichtung mit großen Oberflächenunregelmäßigkeiten
DE112010004602B4 (de) Verfahren zur Herstellung einer feinen Struktur unter Einsatz einer Verarbeitungsflüssigkeit zur Verhinderung eines Musterzusammenbruchs
WO1999063582A2 (de) Verfahren zum herstellen von halbleiterbauelementen
DE3035379A1 (de) Verfahren zum reinigen eines reaktors
DE10304851A1 (de) Ätzverfahren
DE102014117276A1 (de) Verfahren und Vorrichtung zur unterseitigen Behandlung eines Substrats
DE3625597A1 (de) Aetzmittel zum entfernen abgeschiedener materialien von geraeten und zubehoer zur chemischen dampfabscheidung und reinigungsverfahren fuer diese gegenstaende
DE2226264C2 (de) Verfahren zum zweistufigen Ätzen einer Ausnehmung
DE102004059616B4 (de) Verfahren zum Reinigen einer Halbleitervorrichtungs-Herstellungsvorrichtung
DE102013004848B4 (de) Behandlungsflüssigkeit zur Hemmung eines Musterzusammenbruchs in einer Mikrostruktur und Verfahren zur Herstellung einer Mikrostruktur, bei der diese eingesetzt wird.
EP0499830A2 (de) Ätzlösung für nasschemische Prozesse der Halbleiterherstellung
EP0230903A2 (de) Verfahren zur Reinigung von Aluminiumbehältern
DE4101564A1 (de) Aetzloesung fuer nasschemische prozesse der halbleiterherstellung
DE10115492B4 (de) Verfahren zur Aufbereitung einer Reaktionskammer

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Owner name: FREESCALE SEMICONDUCTOR, INC., AUSTIN, TEX., US

Owner name: INFINEON TECHNOLOGIES SC300 GMBH & CO. OHG, 01099

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FREESCALE SEMICONDUCTOR, INC., AUSTIN, TEX., US

Owner name: INFINEON TECHNOLOGIES SC300 GMBH & CO. OHG, 01, DE

Owner name: QIMONDA AG, 81739 MUENCHEN, DE