NO119149B - - Google Patents

Download PDF

Info

Publication number
NO119149B
NO119149B NO167625A NO16762567A NO119149B NO 119149 B NO119149 B NO 119149B NO 167625 A NO167625 A NO 167625A NO 16762567 A NO16762567 A NO 16762567A NO 119149 B NO119149 B NO 119149B
Authority
NO
Norway
Prior art keywords
layer
silicon dioxide
silicon
silicon nitride
aluminum oxide
Prior art date
Application number
NO167625A
Other languages
English (en)
Inventor
A Bergh
W Van Gelder
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of NO119149B publication Critical patent/NO119149B/no

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/113Nitrides of boron or aluminum or gallium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/114Nitrides of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

Fremgangsmåte ved fremstilling av en halvlederanordning.
Foreliggende oppfinnelse angår en halvleder og spesielt dannelsen av dielektriske lag på overflaten av halvledende legemer i overensstemmelse med spesielle monstre.
.Anvendelse av dielektriske. belegg for å maskere diffusjoner og avsetninger og'for å gi beskyttelse under og etter fremstilling er kjent. Denne teknikk er spesielt godt utviklet ved fremstilling av planære halvledere og for felteffekthalvledere av forskjellig typé. Siliciumdioxyd er i lang tid blitt Utstrakt benyttet som dl-elektrisk belegg på fle .re halvledende underlag. Siiiciumdioxyd er
spesielt fordelaktig for denne anvendelse fordi det etses av fluss-syre som ikke. angriper de vanlige, organiske fotoresistente materialer som anvendes for dannelse, av etsemonstre på ét'dielektrisk
belegg. Flere nye materialer har i den senere tid tiltrukket seg stor interesse for denne anvendelse istedenfor siliciumdioxyd. Spesielt har det vist seg at siliciumnitrid, aluminiumoxyd og visse blandede oxyder, spesielt aluminiumsilikat,gir visse fordeler både for maskering av diffusjon og avsetning, for varige beskyttelser og forbedrede startegenskper..
Ingen av disse materialer vil imidlertid etses i nevneverdig grad av flussyre på den måte som siliciumflioxyd etses. De etses lett med varm fosforsyre, men bruk av fosforsyre bevirker at også
de vanlige organiske, fotoresistente belegg som brukes ved fremstilling av etsemonstrene, vil etses.
Det tas derfor ved oppfinnelsen sikte på å tilveiebringe en enkel fremgangsmåte ved fremstilling av masker.ingsmonstre på dielektriske belegg av siliciumnitrid, aluminiumoxyd eller aluminiumsilikat.
Ved foreliggende fremgangsmåte fremstilles en halvlederanordning med et dielektrisk lag på overflaten av et halvledende legeme i overensstemmelse med et spesielt monster,og fremgangsmåten er sær-preget ved at det på overflaten dannes et forste lag av siliciumnitrid, aluminiumoxyd eller alminiumsilikat, at det på dette forste lag dannes et annet lag av sHiciumdioxyd, molybden eller platina i overensstemmelse med det spesielle monster og at disse lag behandles med en fosforsyreopplosning for å fjerne bare de deler av det forste lag som ikke er dekket av monsteret av det annet lag.'
Foreliggende oppfinnelse angår spesielt en fremgangsmåte hvor-ved et lag av siliciumdioxyd avsettes på et lag av siliciumnitrid. En fotoresistent etsemaskering anbringes så på toppen av siliciumdioxydlaget for å gi det onskede dielektriske monster. Gjenstanden behandles så med vailig flussyreopplosning som fjerner det umaskerte siliciumdioxyd, og underliggende deler av siliciumnitridlaget vil da eksponeres. Flussyren angriper selvsagt ikke det underliggande dielektriske belegg i nevneverdig grad.
Deretter behandles gjenstanden med varm fosforsyre som angriper det underliggande nitridbelqgg på de steder som ikke er dekket av siliciumdioxyd. Der hvor siliciumdioxyd dekker det underliggende lag, oppstår ingen vesentlig etsing, og det monster som opprinnelig ble trukket opp ved hjelp av det fotoresistenetmateriale, fåes i siliciumnitridbelegget.
Ifolge en annen fremgangsmåte benyttes et molybden- eller pla-tinalag istedenfor siliciumdioxyd og etses med henholdsvis salpetersyre eller kongevann. Også ved denne fremgangsmåte fåes det intet angrep av det fotoresistente materiale eller det underliggende dielektriske belegg.
Det er et særpreg ved fremgangsmåten ifolge foreliggende oppfinnelse av et ytterligere lag tilveiebringes som formes ved den vanlige fotoresistente fremgangsmåte, og som så virker som maskering for etsning av det underliggende dielektriske lag.
Fremgangsmåten vil nærmere forklares under henvisning til tegningene. Av tegningene viser fig. 1,2 og 3 i tverrar! tt de for-skjellige trinn ved den maskerte etsemetode ifolge foreliggende oppfinnelse .
På fig. 1 er elementet 10 en del av en halvledende silicium-skive hvor substratet 11 er en ®nkeltkrystall av silicium som kan omfatte et lag dannet ved epitaxialavsetning. Et lag 12 av siliciumnitrid dannes på en overflate av siliciumlegemet ved kjente av-ssbningsmetoder. Siliciumnitridbelegg dannes spesielt ved en behan-ling hvor silan (SiH^) og ammoniakk (NH^) blandes i en bæregass-strdm av hydrogen og innfores i et kammer inneholdende siliciumlegemet ved en temperatur av ca. 850-900°C. Det inntrer en reaksjon som omfatter dekomponering av silanet og syntese av siliciumnitrid som avsettes på siliciumoverflaten. Ved en annen metode kan en lav-temperaturplasmareaksjon benyttes. Et siliciumnitridlag med en tykkelse av ca. 1000 Å dannes som regel.
Ved an annen fremgangsmåte kan laget 12 bestå av aluminium-oxjid som kan avsettes på en kjent, egnet måte. En måte for avsetning av aluminiunrxyd omfatter innfbring av en hydrogengasstrom inneholdende en mengde aluminiumtriklorid i et kammer hvor den blandes med carbondioxyd ved eh temperatur av ca. 1000°C. Egnede belegg av aluminiumoxyd avsettes på halvlederlegemet innen kammeret, og egnede tykkelser for de avsatte aluminiumoxydbelegg ifolge foreliggende oppfinnelse er ca. 2000-3000 Å.
Laget 12 kan også bestå av et blandet oxyd som aluminiumsilikat fremstilt ved tilsetning av en siliciumtetrakloridmengde til aluminiumtrikloridet benyttet ved den ovenfor beskrevne fremgangsmåte for avsetning av aluminiumoxyd.
Et annet lag 13 bestående av et materiale som ermotstands-dyktig overfor etsemidlet fosforsyre, men som etses av de vanlige etsemidler brukt innen den organiske, fotoresistente teknikk, avsettes på laget 12. Ved en foretrukket fremgangsmåte består laget 13 av siliciumdioxyd med en tykkelse av 2000 - 3000 Å. Et egnet aliciumdioxydlag kan avsettes ved hjelp av en kjent fremgangsmåte basert på å reagere en blanding av hydrogen, siliciumtetraklorid og carbondioxyd.
På toppen av siliciumdioxydlaget anbringes tilslutt en fotoresistent maskering lh ved fremgangsmåter som beskrevet i US patent nr. 3.122.817. På fig. 1 er det fotoresistente lag lh vist i utviklet tilstand slik at åpningen 15 i maskeringen eksponeres.
Under henvisning til fig. 2 behandles det halvledende element 10 i en opplosning av pufferert Hussyre for å fjerne de umaskerte deler av siliciumdioxydlaget 13 for derved å utvide åpningen av vin-duet 15 ned til overflaten av det dielektriske lag 12. Da flussyre-opplosningen ikke i vesentlig grad angriper siliciumnitrid, aluminiumoxyd eller aluminiumsilikat, opphorer etsingen etter fjernelse av det umaskerte siliciumdioxyd.
Istedenfor å anvende et lag 13 av siliciumdioxyd, kan det anvendes lag av molybden og platina. Begge disse materialer er effektive maskeringsmaterialer overfor fosforsyre og kan selektivt etses under anvendelse av fotoresistente belegg. Molybden etses av salpetersyre og platina av kongevann.
Under henvisning til fig. 3 fullstendiggjores dannelsen av maskeringen ved å behandle legemet med en opplosning av varm fosforsyre som angriper den del av dét dielektriske lag 12 som ikke er dekket av siliciumdioxydlaget 13. Dette etsemiddel angriper det fotoresistente belegg lh som ikke lenger virker som en effektiv etsemaskering ved dette trinn. Etsemidlet angriper også siliciumdioxy-det, men med en meget lavere hastighet slik at det opprettholder sin effektivitet som maskering. Det fåes derfor en saLektiv etse-prosess som på en enkel måte gir maskeringer i siliciumnitrid, aluminiumoxyd og aluminiumsilikat. Det bor spesielt<nevnes at det forbedrede, dielektriske lag 12 bestående av siliciumnitrid, aluminiumoxyd eller et blandet oxyd som aluminiumsilikat, ikke behover å anvendes i umiddelbar kontakt med-halvlederens overflate. Dette belegg kan spesielt benyttes til å dekke et lag av siliciumdioxyÉL anbrakt på halvlederens overflate. Maskeringsmonsteret kan så fores gjennom til dette underliggende siliciumdioxydlag ved anvendelse av flussyre som etsemiddel og det dielektriske lag 12 som maskering.

Claims (3)

1. Fremgangsmåte ved fremstilling av ai halvlederanordning med et dielektrisk lag på overflaten av et halvledende legeme i overensstemmelse med et spesielt monster, karakterisert ved at det på overflaten dannes et forste lag (12) av siliciumnitrid, aluminiumoxyd eller aluminiumsilikat, at det på dette forste lag dannes et annet lag (13) av siliciumdioxyd, molybden eller platina i overensstemmelse med oet spesielle monster og at disse lag behandles med en fosforsyreopplosning for å fjerne bare de deler av det forste lag som ikke er dekket av monsteret av det annet lag..
2. Fremgangsmåte ifolge krav 1, karakterisert ved at det annet lag (13) dannes i overensstemmelse med et spesielt monster ved fotoresistent maskering (l^) og etsing.
3. Fremgangsmåte ifolge krav 1 eller 2, karakterisert ved at det anbringes et lag av siliciumdioxyd under det forste lag (12) på overflaten.
NO167625A 1966-04-08 1967-04-07 NO119149B (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US54117366A 1966-04-08 1966-04-08

Publications (1)

Publication Number Publication Date
NO119149B true NO119149B (no) 1970-03-31

Family

ID=24158477

Family Applications (1)

Application Number Title Priority Date Filing Date
NO167625A NO119149B (no) 1966-04-08 1967-04-07

Country Status (10)

Country Link
US (1) US3479237A (no)
BE (1) BE689341A (no)
DE (1) DE1614999B2 (no)
ES (1) ES339478A1 (no)
FR (1) FR1516347A (no)
GB (1) GB1178180A (no)
IL (1) IL27509A (no)
NL (1) NL141329B (no)
NO (1) NO119149B (no)
SE (1) SE313624B (no)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979768A (en) * 1966-03-23 1976-09-07 Hitachi, Ltd. Semiconductor element having surface coating comprising silicon nitride and silicon oxide films
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
GB1190893A (en) * 1967-05-04 1970-05-06 Hitachi Ltd A Method of Manufacturing a Semiconductor Device and a Semiconductor Device Obtained Thereby
US3640782A (en) * 1967-10-13 1972-02-08 Gen Electric Diffusion masking in semiconductor preparation
USRE28653E (en) * 1968-04-23 1975-12-16 Method of fabricating semiconductor devices
JPS4813986B1 (no) * 1968-06-12 1973-05-02
DE1764759C3 (de) * 1968-07-31 1983-11-10 Telefunken Patentverwertungsgesellschaft Mbh, 6000 Frankfurt Verfahren zum Kontaktieren einer Halbleiterzone einer Diode
US3923562A (en) * 1968-10-07 1975-12-02 Ibm Process for producing monolithic circuits
FR2020020B1 (no) * 1968-10-07 1974-09-20 Ibm
US3607448A (en) * 1968-10-21 1971-09-21 Hughes Aircraft Co Chemical milling of silicon carbide
JPS492512B1 (no) * 1969-02-14 1974-01-21
US3807038A (en) * 1969-05-22 1974-04-30 Mitsubishi Electric Corp Process of producing semiconductor devices
BE753245A (fr) * 1969-08-04 1970-12-16 Rca Corp Procede pour la fabrication de dispositifs semiconducteurs
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
FR2134172B1 (no) * 1971-04-23 1977-03-18 Radiotechnique Compelec
US3964940A (en) * 1971-09-10 1976-06-22 Plessey Handel Und Investments A.G. Methods of producing gallium phosphide yellow light emitting diodes
US3941905A (en) * 1971-10-12 1976-03-02 Pavena Ag Method of continuously impregnating a textile fiber arrangement with liquids
US3860466A (en) * 1971-10-22 1975-01-14 Texas Instruments Inc Nitride composed masking for integrated circuits
US3725150A (en) * 1971-10-29 1973-04-03 Motorola Inc Process for making a fine geometry, self-aligned device structure
US3725151A (en) * 1971-10-29 1973-04-03 Motorola Inc Method of making an igfet defice with reduced gate-to- drain overlap capacitance
US3787106A (en) * 1971-11-09 1974-01-22 Owens Illinois Inc Monolithically structured gas discharge device and method of fabrication
JPS5538823B2 (no) * 1971-12-22 1980-10-07
US3961414A (en) * 1972-06-09 1976-06-08 International Business Machines Corporation Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3926694A (en) * 1972-07-24 1975-12-16 Signetics Corp Double diffused metal oxide semiconductor structure with isolated source and drain and method
US3885994A (en) * 1973-05-25 1975-05-27 Trw Inc Bipolar transistor construction method
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
US3873372A (en) * 1973-07-09 1975-03-25 Ibm Method for producing improved transistor devices
US3900352A (en) * 1973-11-01 1975-08-19 Ibm Isolated fixed and variable threshold field effect transistor fabrication technique
US3904454A (en) * 1973-12-26 1975-09-09 Ibm Method for fabricating minute openings in insulating layers during the formation of integrated circuits
US3947298A (en) * 1974-01-25 1976-03-30 Raytheon Company Method of forming junction regions utilizing R.F. sputtering
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
FR2288392A1 (fr) * 1974-10-18 1976-05-14 Radiotechnique Compelec Procede de realisation de dispositifs semiconducteurs
DE2452289A1 (de) * 1974-11-04 1976-05-06 Siemens Ag Halbleiterbauelement
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
US4021270A (en) * 1976-06-28 1977-05-03 Motorola, Inc. Double master mask process for integrated circuit manufacture
US4140547A (en) * 1976-09-09 1979-02-20 Tokyo Shibaura Electric Co., Ltd. Method for manufacturing MOSFET devices by ion-implantation
US4092211A (en) * 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
DE2658124C3 (de) * 1976-12-22 1982-05-06 Dynamit Nobel Ag, 5210 Troisdorf Verfahren zur Herstellung von Elektroschmelzkorund
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
US4360900A (en) * 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4226932A (en) * 1979-07-05 1980-10-07 Gte Automatic Electric Laboratories Incorporated Titanium nitride as one layer of a multi-layered coating intended to be etched
US4394406A (en) * 1980-06-30 1983-07-19 International Business Machines Corp. Double polysilicon contact structure and process
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
FR2535525A1 (fr) * 1982-10-29 1984-05-04 Western Electric Co Procede de fabrication de circuits integres comportant des couches isolantes minces
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
US4745089A (en) * 1987-06-11 1988-05-17 General Electric Company Self-aligned barrier metal and oxidation mask method
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5286344A (en) * 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5523590A (en) * 1993-10-20 1996-06-04 Oki Electric Industry Co., Ltd. LED array with insulating films
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
US6444592B1 (en) 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
CN100539035C (zh) * 2004-09-10 2009-09-09 中芯国际集成电路制造(上海)有限公司 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
TWI534247B (zh) * 2013-01-31 2016-05-21 An etch paste for etching an indium tin oxide conductive film

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3406043A (en) * 1964-11-09 1968-10-15 Western Electric Co Integrated circuit containing multilayer tantalum compounds

Also Published As

Publication number Publication date
ES339478A1 (es) 1968-05-01
US3479237A (en) 1969-11-18
NL141329B (nl) 1974-02-15
NL6704958A (no) 1967-10-09
SE313624B (no) 1969-08-18
DE1614999A1 (de) 1971-01-14
BE689341A (no) 1967-04-14
FR1516347A (fr) 1968-03-08
IL27509A (en) 1970-09-17
DE1614999B2 (de) 1971-07-29
GB1178180A (en) 1970-01-21

Similar Documents

Publication Publication Date Title
NO119149B (no)
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US4269654A (en) Silicon nitride and silicon oxide etchant
KR970011134B1 (ko) 반도체 소자 제조 공정
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
US5814545A (en) Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
US20130306599A1 (en) Radical etching apparatus and method
US5312781A (en) Flash EEPROM fabrication process that uses a selective wet chemical etch
US3573096A (en) Silane method for making silicon nitride
US3751314A (en) Silicon semiconductor device processing
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
US3657030A (en) Technique for masking silicon nitride during phosphoric acid etching
US4125427A (en) Method of processing a semiconductor
US4040893A (en) Method of selective etching of materials utilizing masks of binary silicate glasses
Ahmed et al. Borophosphosilicate glass crystal induction and suppression
US3436285A (en) Coatings on germanium bodies
US3592707A (en) Precision masking using silicon nitride and silicon oxide
CA1096136A (en) Phosphorus-nitrogen-oxygen composition and method for making such composition and applications of the same
KR100497474B1 (ko) 반도체소자의 게이트전극 형성방법
US4289539A (en) Phosphorus-nitrogen-oxygen composition and method for making such composition and applications of the same
US5977608A (en) Modified poly-buffered isolation
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
KR940010245A (ko) 반도체소자의 콘택홀 및 그 제조방법
KR101006512B1 (ko) 엠이이엘 소자의 제조방법
JPH07263547A (ja) 半導体装置の製造方法