KR940010245A - 반도체소자의 콘택홀 및 그 제조방법 - Google Patents
반도체소자의 콘택홀 및 그 제조방법 Download PDFInfo
- Publication number
- KR940010245A KR940010245A KR1019920019736A KR920019736A KR940010245A KR 940010245 A KR940010245 A KR 940010245A KR 1019920019736 A KR1019920019736 A KR 1019920019736A KR 920019736 A KR920019736 A KR 920019736A KR 940010245 A KR940010245 A KR 940010245A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- oxide film
- film
- bpsg
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체소자의 콘택홀의 측벽에서 노출되는 게이트 산화막을 통해 금속모빌이온(Na+, K+) 이 침투되는 것을 방지하기 위해, BPSG막과 로드 산화막 및 인터폴리 산화막을 식각하여 형성되는 콘택홀의 측벽에 BPSG막을 형성시켜, 반도체 소자의 오염을 방지함으로써, 반도체소자의 특성을 향상시키고, 수율도 증가시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본발명에 따라 반도체 기판 상부의 콘택홀 측벽에 보호막이 형성되어 있는 상태를 나타내는 반도체소자의 단면도.
Claims (5)
- 반도체소자의 콘택홀의 형성방법에 있어서, 실리콘기판(1)을 제공하는 단계와, 상기 실리콘기판(1) 상부에 게이트 산화막(3)을 형성하는 단계와, 상기 게이트 산화막(3) 상부에 폴리게이트를 형성하는 단계와, 상기 폴리게이트 상부에 인터폴리 산화막(5)을 형성하는 단계와, 상기 인터폴리 산화막(5) 상부에 포드 산화막(7)을 형성하는 단계와, 상기 로드 산화막(7) 상부에 BPSG막(9)을 형성하는 단계와, 상기 BPSG막(9)상부에 포토레지스트층을 이용하여 마스크패턴을 형성하는 단계와, 상기 마스크패턴을 이용하여 BPSG막(9)과 로드 산화막(7) 및 인터폴리 산화막(5)을 식각하여 콘택홀(11)를 형성하는 단계와, 상기 콘택홀(11) 내부에 BPSG를 플로우시킨후 식각공정으로 측벽보호막(15)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항에 있어서, 측벽보호막(15)을 형성하기 위해 콘택홀(11)내에 플로우되어 증착되는 BPSG막(9)의 보론농도는 1.2±0.l5WT%이며, 인 농도는 5.3±0.3WT%이며 두께는 2000Å인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 제1항 또는 2항에 있어서, 콘택홀(11)내에 BPSG를 플로우시킬때의 온도는 900℃이며, 사용가스는 H2와 O2이며, 소우킹시간은 3시간정도인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항 또는 2항에 있어서, 측벽보호막(15)을 형성하기 위해, 콘택홀(11)내에 증착되어 있는 BPSG막(9)은 RIE(Reactive Ion Etch)방법으로 식각되며. 에칭타겟은 2700Å인 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
- 반도체소자의 콘택홀에 있어서, 상기 콘택홀(11) 내부에 BPSG를 플로우시킨후 식각공정을 거쳐 형성되는 측벽보호막(15)을 구비하는 것을 특징으로 하는 반도체소자의 콘택홀.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920019736A KR940010245A (ko) | 1992-10-26 | 1992-10-26 | 반도체소자의 콘택홀 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920019736A KR940010245A (ko) | 1992-10-26 | 1992-10-26 | 반도체소자의 콘택홀 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940010245A true KR940010245A (ko) | 1994-05-24 |
Family
ID=67210475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920019736A KR940010245A (ko) | 1992-10-26 | 1992-10-26 | 반도체소자의 콘택홀 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940010245A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990078843A (ko) * | 1999-08-12 | 1999-11-05 | 최운용 | 참숯을 이용한 콩나물의 재배방법 |
KR20010001176A (ko) * | 1999-06-02 | 2001-01-05 | 나종귀 | 왕겨와 볏짚을 이용한 콩나물 재배방법 |
KR100307741B1 (ko) * | 1999-06-08 | 2001-09-24 | 조익수 | 대나무 숯 콩나물 재배방법 |
KR100307740B1 (ko) * | 1999-06-08 | 2001-09-24 | 조익수 | 참나무 숯 콩나물 재배방법 |
-
1992
- 1992-10-26 KR KR1019920019736A patent/KR940010245A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010001176A (ko) * | 1999-06-02 | 2001-01-05 | 나종귀 | 왕겨와 볏짚을 이용한 콩나물 재배방법 |
KR100307741B1 (ko) * | 1999-06-08 | 2001-09-24 | 조익수 | 대나무 숯 콩나물 재배방법 |
KR100307740B1 (ko) * | 1999-06-08 | 2001-09-24 | 조익수 | 참나무 숯 콩나물 재배방법 |
KR19990078843A (ko) * | 1999-08-12 | 1999-11-05 | 최운용 | 참숯을 이용한 콩나물의 재배방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4285761A (en) | Process for selectively forming refractory metal silicide layers on semiconductor devices | |
NO119149B (ko) | ||
US4292156A (en) | Method of manufacturing semiconductor devices | |
US3632438A (en) | Method for increasing the stability of semiconductor devices | |
US3574010A (en) | Fabrication of metal insulator semiconductor field effect transistors | |
US4046606A (en) | Simultaneous location of areas having different conductivities | |
US4525733A (en) | Patterning method for reducing hillock density in thin metal films and a structure produced thereby | |
US4374699A (en) | Method of manufacturing a semiconductor device | |
KR940010245A (ko) | 반도체소자의 콘택홀 및 그 제조방법 | |
US4125427A (en) | Method of processing a semiconductor | |
US3434896A (en) | Process for etching silicon monoxide and etchant solutions therefor | |
JP3077760B2 (ja) | 固相拡散方法 | |
JPS5750429A (en) | Manufacture of semiconductor device | |
US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
JPS603158A (ja) | 電界効果トランジスタの形成方法 | |
EP0066675B1 (en) | Processes for the fabrication of field effect transistors | |
JPS57145340A (en) | Manufacture of semiconductor device | |
JPS5785246A (en) | Semiconductor device | |
JPS6027180B2 (ja) | 半導体装置の製造方法 | |
JPS5679446A (en) | Production of semiconductor device | |
JPS63300563A (ja) | Mos電界効果トランジスタの製造方法 | |
ATE32805T1 (de) | Verfahren zum herstellen von integrierten mosfeldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene. | |
KR970013090A (ko) | 구리막 식각방법 | |
KR860002146A (ko) | 불휘발성 반도체 기억장치의 제조방법 | |
RU2099817C1 (ru) | Способ изготовления мдп ис |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |