DE1614135C2 - Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit - Google Patents

Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit

Info

Publication number
DE1614135C2
DE1614135C2 DE1614135A DEM0073228A DE1614135C2 DE 1614135 C2 DE1614135 C2 DE 1614135C2 DE 1614135 A DE1614135 A DE 1614135A DE M0073228 A DEM0073228 A DE M0073228A DE 1614135 C2 DE1614135 C2 DE 1614135C2
Authority
DE
Germany
Prior art keywords
silicon dioxide
dioxide layer
etching
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614135A
Other languages
English (en)
Other versions
DE1614135B2 (de
DE1614135A1 (de
Inventor
Shigeru Sakai Arita
Ichizo Kobe Kamei
Tomisaburo Kyoto Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1614135B2 publication Critical patent/DE1614135B2/de
Publication of DE1614135A1 publication Critical patent/DE1614135A1/de
Application granted granted Critical
Publication of DE1614135C2 publication Critical patent/DE1614135C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer aus zwei übereinanderliegenden Siliciutndioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit auf einer Oberfläche eines Siliciumeinkristall-PIättchens durch Aufbringen einer ersten, langsam ätzbaren Siliciumdioxid-Schicht auf der Oberfläche des Siliciumeinkristall-PIättchens, öffnen von Fenstern in dieser ersten Siliciumdioxid-Schicht durch Photolackmaskierung und Ätzung, Aufbringen einer zweiten, schneller ätzbaren Siliciumdioxid-Schicht auf die gesamte erste Siliciumdioxid-Schicht und die freigelegten Bereiche des Siliciumeinkristall-PIättchens und durch öffnen der gleichen Fenster wie in der ersten Siliciumdioxid'Schicht auch in der zweiten Siliciumdioxid-Schicht durch erneute Anwendung der Photolackmaskierung und Ätzung.
Bei der Herstellung von Halbleiterbauelementen werden gelegentlich Ätzmasken von überdurchschnittlicher Genauigkeit verlangt. Zu diesem Zweck ist es bekannt (FR-PS 13 73 468), die Schichten mit unterschiedlichen Lösungsgeschwindigkeiten mit Hilfe der Photo/naskierung durch aufeinanderfolgende Anwendung verschiedener Ätzlösungen zu formen. Jedoch kann auch die damit erzielte Genauigkeit noch nicht alle Bedürfnisse befriedigen.
Ein Verfahren der eingangs genannten Art ist bereits Gegenstand des älteren Patents 16 14 358; bei ihm ist die Ätzgeschwindigkeit der zweiten Schicht mindestens zweimal so hoch wie die der ersten Schicht. Dabei können eine oder beide Schichten eine Substanz enthalten, die als Dotierungsstoff für Halbleiter wirkt, die Dotierung ist also nicht schichtspezifisch.
Hiervon ausgehend ist es daher Aufgabe der
Erfindung, nicht nur noch genauere Ätzmasken unter Vermeidung der in dem Patent 16 14 358 geschilderten Schwierigkeiten herstellen zu können, sondern dabei auch die Ätzgeschwindigkeit ganz erheblich zu steigern, Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art gelöst, das sich dadurch auszeichnet, daß die erste Siliciumdioxid-Schicht durch Erhitzen des Siliciumeinkristall-Plättchens in einer trockenen Sauerstoff-Atmosphäre und die zweite Siliciumdioxid-Schicht
ίο durch Erhitzen in einer Phosphoroxide enthaltenden Sauerstoff-Atmosphäre erzeugt werden oder daß die erste Siliciumdioxid-Schicht durch Pyrolyse von Organooxysilan und die zweite Siliciumdioxid-Schicht durch Pyrolyse von bordotiertem Organooxysilan aufgebracht werden.
Auf diese Weise werden unter Wahrung der angestrebten, extrem hohen Genauigkeit Ätzmasken bei hoher Ätzgeschwindigkeit erhalten. Anhand der Zeichnung werden Ausführungsbeispiele
Μ für beide Lösungsalternativen des Verfahrens nach der Erfindung nachstehend erläutert, und zwar zeigen
Fig. I bis 4 eine Ätzmaske nach aufeinanderfolgenden Verfahrensschritten ihrer Herstellung.
Bei Herstellung einer Ätzmaske aus einer Schicht 2
aus einem langsam ätzbaren Siliciumdioxid und aus einer auf dieser aufgebrachten Schicht 3 eines anderen, schnell ätzbaren Siliuumdioxids wird zunächst die Schicht 2 aus langsam ätzbarem Siliciumdioxid in einem bestimmten Muster auf der Oberfläche des Siliciumein-
to kristall-Plättchens 1 abgeschieden. Zur Durchführung dieses Verfahrensschrittes wird die langsam ätzbare Schicht 2 über der gesamten Oberfläche des Plättchens 1 abgeschieden. Danach wird die Schicht 2 mit Ausnahme des vorbestimmten Teils mit Hilfe eines
J5 beliebigen Ätzverfahrens unter Anwendung der Photolackmaskicrung entfernt. Auf diese Weise erhält man das in Fi g. 1 dargestellte Muster der Schicht 2.
Daraufhin wird die Schicht 3 aus schnell ätzbarem Siliciumdioxid auf der Schicht 2 aus Lügsam ätzbarem
•to Siliciumdioxid und der frei liegenden Oberfläche des Siliciumeinkristall-Plättchens 1 abgeschieden; vgl. F i g. 2. Alternativ wird ein Teil des langsam ätzbaren Siliciumdioxids und des Siliciumeinkristall-Plättchens 1 in schnell ätzbares Siliciumdioxid umgewandelt. Dann wird eine Photolack-Maske 4 in genau dem gleichen Muster wie die Schicht 2 ausgebildet, wie in Fig.3 gezeigt. Danach wird nur derjenige.Teil der Schicht 3 aus schnell ätzbarem Siliciumdioxid geätzt, der sich in engem Kontakt mit dem Siliciumeinkristall-Plättchen 1
befindet und in der Öffnung der Photolack-Maske 4 frei liegt, und schließlich wird die Photolack-Maske 4 entfernt, wodurch man das gewünschte Ätzmasken-Muster mit großer Genauigkeit erhält; vgl. F i g. 4.
AusfUhrungsform I
Ein p-Siliciumeinkristall-Plältchen mit einem spezifischen Widerstand von 500 Sicm wurde 2,5 h lang in einer trockenen Sauerstoffatmosphäre auf 1200° C erhitzt, wodurch die erste Schicht aus reinem Silicium dioxid einer Dicke von etwa 0,3 μπι auf dem Silicium-Plättchen erzeugt wurde. Diese erste Siliciumdioxid-Schicht wurde in dem Bereich des gewünschten Fensters mit Hilfe einer Photolack-Maskierung und Ätzung entfernt. Als dann dieses Plättchen in einer Phosphoroxide enthaltenden Sauerstoff-Atmosphäre erhitzt wurde, diffundierte Phosphor in die erste Siliciumdioxid-Schicht ein, und der sich von der Oberfläche bis etwa 0,05 μηι unter die Oberfläche
erstreckende Teil der Schicht wurde in phosphorhaltiges Siliciumdioxid umgewandelt. Diese Schicht ist schnell ätzbar. Ein Teil des in dem Fenster, in dem die erste Siliciumdioxid-Schicht entfernt worden war, frei liegenden Silicjums wurde beim Erhitzen in der ϊ phosphorhaltigen Sauerstoff-Atmosphäre in eine dünne phosphorhaltige Siliciumdioxid-Schicht von etwa 0,07 μιη umgewandelt
Die gewünschit Photolack-Maske auf diesen Schichten wurden durch Verwendung einer Photolacklösung in erzeugt. Dieses mit einer Photolack-Maske versehene Plättchen wurde dann unter Verwendung einer sogenannten P-Ätz!ösung, bestehend aus 15 Teilen Flußsäure, 10 Teilen Salpetersäure und 300 Teilen Wasser im Gemisch, geätzt.
Bei einem weiteren bekannten Verfahren, bei dem in der öffnung der Photolack-Maske die dünne phosphorhaltige Siliciumdioxid-Schicht frei liegt, und bei dem — anders als bei dem Verfahren nach der Erfindung — unmittelbar darunter sich noch die keinen Phosphor enthaltende Siliciumdioxid-Schicht befindet, wird anfänglich die phosphorhaltige Siliciumdioxid-Schicht allein geätzt Bei Fortsetzung der Ätzung werden, dann jedoch beide Siliciumdioxid-Schichten gleichzeitig geätzt. Das Ätzen mit der P-Ätzlösung erfolgt in einer Geschwindigkeit von etwa 60 nm/s durch das phosphorhaltige Siliciumdioxid hindurch und mit 0,2 nm/s durch das reine Siliciumdioxid. Daher tritt während der Fortsetzung des Ätzens ein merkliches Seitenätzen der zwischen der Photolack-Maske und der Schicht aus so reinem Siliciumdioxid befindlichen phosphorhaltigen Siliciumdioxid-Schicht auf. Während beispielsweise die keinen Phosphor enthallende Siliciumdioxid-Schicht auf etwa 0,25 μπι Tiefe seitlich geätzt wird, wird die phosphorhaltige Siliciumdioxid-Schicht bis zu einer )5 Tiefe von etwa 75 μπι seitlich geätzt.
Wenn jedoch bei dem Verfahren nach der Erfindung nur das phosphorhaltige Siliciumdioxid einer Dicke von etwa 0,07 μιη, das aus Silicium umgewandelt wurde und das in der öffnung der Photolack-Maske frei liegt, unter Anwendung der Photolack-Maskierung und Ätzung entfernt worden ist, erfolgte das Seitenätzen der phosphorhaltigen Siliciumdioxid-Schicht nur in einer Ausdehnung von etwa 0,07 μιη, wodurch eine außerordentlich gute Genauigkeit des Fensters in der Ätzmaske erzielt wurde.
Ausführungsform 2
Auf einem n-Siliciumeinkristall-Plättchen mit einem spezifischen Widerstand von 20 Ω cm wurde eine Schicht aus reinem Siliciumdioxid einer Dicke von etwa 0,5 μπι durch Pyrolyse von Organooxysilan abgelagert, und ferner wurde auf deren Oberfläche eine borhaltige Siliciumdioxid-Schicht einer Dicke von etwa 0,1 μπι durch Pyrolyse von mit Bor dotiertem Organooxysilan aufgebracht.
Diese Schichten wurden wiederum mit P-Ätzlösung geätzt. Während das Ätzen mit der P-Ätzlösung durch das reine Siliciumdioxid hindurch mit rJner Geschwindigkeit von etwa 0,2 nm/s erfolgte, betrug die Geschwindigkeit durch das borhaltige Siliciumdioxid hindurch etwa 3 nm/s. Bei dem weiteren bekannten Verfahren, bei dem das Ätzen eines Fensters in der borhaltigen Siliciumdioxid-Schicht und dann in der darunterliegenden Schicht aus reinem Siliciumdioxid durchgeführt wurde, wobei die beiden Siliciumdioxid-Schichten eine Zeitlang gleichzeitig geätzt wurden, betrug das Seitenätzen der borhaltigen Siliciumdioxid-Schicht während der Zeit, in der die Schicht aus reinem Siliciumdioxid bis zu einer Tiefe von 0,5 μπι geätzt wurde, etwa 75 μπι.
Wenn dagegen Ätz-Masken nach dem Verfahren nach der Erfindung hergestellt wurden, erfolgte das seitliche Ätzen der borhaltigen Siliciumdioxid-Schicht während der Zeit in der nur eine 0,1 μπι dicke, borhaltige Siliciumdioxid-Schicht weggeätzt wurde, bis zu einer Tiefe von nur etwa 0,1 μπι, wodurch eine hinreichend genaue Fensterabmessung erzielt wurde.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen einer aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit auf einer Oberfläche eines Siliciumeinkristall-Plättchens durch Aufbringen einer ersten, langsam ätzbaren Siliciumdioxid-Schicht auf der Oberfläche des Siliciumeinkristall-PIättchens, öffnen von Fenstern in dieser ersten Siliciumdioxid-Schicht durch Photolackmaskierung und Ätzung, Aufbringen einer zweiten, schneller ätzbaren Siliciumdioxid-Schicht auf die gesamte erste Siliciumdioxid-Schicht und die freigelegten Bereiche des Siliciumeinkristall-Plätichens und durch öffnen der gleichen Fenster wie in der ersten Siliciumdioxid-Schicht auch in der zweiten Siliciumdioxid-Schicht durch erneute Anwendung der Photolackmaskierung und Ätzung, dadurch gekennzeichnet, daß die erste Siliciumdioxid-Schicht (2) durch Erhitzen des Siliciumeinkristall-PIättchens (1) in einer trockenen Sauerstoff-Atmosphäre und die zweite Siliciumdioxid-Schicht (3) durch Erhitzen in einer Phosphoroxide enthaltenden Sauerstoff-A/aiosphäre erzeugt werden, oder daß die erste Siliciumdioxid-Schicht (2) durch Pyrolyse von Organooxysilan und die zweite Siliciumdioxid-Schicht (3) durch Pyrolyse von bordotiertem Organooxysilan aufgebracht werden.
DE1614135A 1966-03-23 1967-03-17 Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit Expired DE1614135C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1837066 1966-03-23

Publications (3)

Publication Number Publication Date
DE1614135B2 DE1614135B2 (de) 1971-12-23
DE1614135A1 DE1614135A1 (de) 1971-12-23
DE1614135C2 true DE1614135C2 (de) 1979-12-20

Family

ID=11969804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614135A Expired DE1614135C2 (de) 1966-03-23 1967-03-17 Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit

Country Status (8)

Country Link
US (1) US3658610A (de)
BE (1) BE695963A (de)
CH (1) CH474859A (de)
DE (1) DE1614135C2 (de)
GB (1) GB1187611A (de)
NL (1) NL6704160A (de)
SE (1) SE324186B (de)
SU (1) SU517279A3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2157633C3 (de) * 1971-11-20 1980-01-24 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen von Zonen einer monolithisch integrierten Festkörperschaltung
FR2388410A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede de realisation de transistors a effet de champ de type mos, et transistors realises selon un tel procede
DK171954B1 (da) * 1980-11-04 1997-08-25 Eagle Ind Co Ltd Mekanisk taetning og fremgangsmaader ved fremstilling af en i taetningen indgaaende glideflade
US9012322B2 (en) * 2013-04-05 2015-04-21 Intermolecular, Inc. Selective etching of copper and copper-barrier materials by an aqueous base solution with fluoride addition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components
USB381501I5 (de) * 1964-07-09
GB1050409A (de) * 1964-09-04
US3372063A (en) * 1964-12-22 1968-03-05 Hitachi Ltd Method for manufacturing at least one electrically isolated region of a semiconductive material

Also Published As

Publication number Publication date
NL6704160A (de) 1967-09-25
DE1614135B2 (de) 1971-12-23
SE324186B (de) 1970-05-25
US3658610A (en) 1972-04-25
BE695963A (de) 1967-09-01
GB1187611A (en) 1970-04-08
DE1614135A1 (de) 1971-12-23
CH474859A (de) 1969-06-30
SU517279A3 (ru) 1976-06-05

Similar Documents

Publication Publication Date Title
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2856147C2 (de) Verfahren zum Herstellen einer Elektrode
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE3402629A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE1963162B2 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1814029C3 (de) Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen
DE2727788C2 (de) Verfahren zum Herstellen eines Musters in einer Oberflächenschicht eines scheibenförmigen Körpers
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2944180A1 (de) Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht
DE2453528C2 (de) Maskierungsverfahren
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE1614358C3 (de) Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern
DE1614691A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen nach der Planartechnik unter Verwendung von Bor als Dotierungsmaterial
DE1619973A1 (de) Verfahren zur Herstellung von Silicium
DE2250989A1 (de) Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente
DE1948923C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564849C3 (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper
DE4321686C2 (de) Verfahren zur Herstellung einer Maske für ein Molekularstrahl-Epitaxie-Verfahren
DE2046872A1 (de) Verfahren zur Herstellung einer Halb leitervornchtung Soieta Generale Semicondutton SpA SGS, Agrate, Mailand (Italien)
DE1614691C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2644940A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee