DE1814029C3 - Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen

Info

Publication number
DE1814029C3
DE1814029C3 DE1814029A DE1814029A DE1814029C3 DE 1814029 C3 DE1814029 C3 DE 1814029C3 DE 1814029 A DE1814029 A DE 1814029A DE 1814029 A DE1814029 A DE 1814029A DE 1814029 C3 DE1814029 C3 DE 1814029C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor substrate
substrate
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1814029A
Other languages
English (en)
Other versions
DE1814029B2 (de
DE1814029A1 (de
Inventor
Isamu Yokohama Kobayashi (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1814029A1 publication Critical patent/DE1814029A1/de
Publication of DE1814029B2 publication Critical patent/DE1814029B2/de
Application granted granted Critical
Publication of DE1814029C3 publication Critical patent/DE1814029C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/10Lift-off masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/969Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Quick-Acting Or Multi-Walled Pipe Joints (AREA)
  • Element Separation (AREA)

Description

55
Die Erfindung betrifft ein Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem einkristallinen Halbleitersubstrat, wie im Oberbegriff des Patentanspruches 1 ausgeführt ist.
Ein derartiges Verfahren ist aus dem IBM-Technical Disclosure Bulletin, Vol. 9, Juli 1966, Nr. 2, S. 195-196 bekannt.
Bislang sind verschiedene Methoden zur selektiven i,r> Ausbildung von polykristallinen Bereichen und einkristallinen Bereichen auf einem einkristallinen Halbleitersubstrat durch Aufdampfen bekanntgeworden. Diese Methoden kommen in Anwendung, wenn die polykristallinen Bereiche als Bahnen für die Störstoffdiffusion oder zu Isolierzwecken dienen sollen. Zur wahlweisen Ausbildung der polykristallinen Bereiche und der einkri.staliinen Bereiche auf einem einkristallinen Halbleitersubstrat werden zunächst auf dem Halbleitersubstrat selektiv an denjenigen Flächenteilen, an denen hernach die polykristallinen Bereiche entstehen sollen, Keimstellen vorgesehen, und hierfür wird auf dem Substrat durch Aufdampfen eine Halbleiterschicht abgelagert. Hierbei entstehen unmittelbar auf dem einkristallinen Halbleitersubstrat einkristalline Halbleiterschichten und auf den Keimstellen werden polykristalline Halbleiterschichten gebildet, so daß die Halbleiter-Aufdampfschicht aus einkristallinen und polykristallinen Bereichen besteht.
Die Keimstellen können durch selektive Ablagerung eines Oxyds wie beispielsweise Siliziumdioxyd oder durch Abscheidung von Siliziumnitrid und dergleichen oder von Natriumchlorid, Silizium, Kohlenstoff, Germanium und dergleichen, ferner durch Aufrauhen der Substratoberfläche an den hierfür vorgesehenen Stellen mit Hilfe eines Sandstrahls oder durch Ankratzen zum Hervorrufen von Störungen in der Regelmäßigkeit des Gitteraufbaus in dem Substrat oder auch durch selektives Einlegieren eines Fremdstoffes wie beispielsweise etwa Aluminium, Indium, Gallium, Antimon, Phosphor, Arsen oder eines ähnlichen Metalls gebildet werden.
Aus der Zeitschrift Nature, Vol. 195 (1962) S. 485—486 ist es bekannt, als Maske für das selektive Aufwachsen einkristalliner Halbleiterbereiche Siliziumoxid zu verwenden. Dabei wird beschrieben, wie auf einem Siliziumsubstrat selektiv einkristallines Silizium aus einer Gasphase abgeschieden wird: Die Strömungsgeschwindigkeit des Gases kann so niedrig eingestellt werden, daß sich auf der Maske kein Material, d. h. kein polykristallines Silizium, abscheidet, während auf den nicht maskierten Substratbereichen Silizium einkristallin aufwächst.
Bei dem aus der Druckschrift IBM Techn. Disclosure Bull., Vol. 9, No. 2 (1966) S. 195-196 bekannten Verfahren für die Herstellung einer Halbleiteranordnung wird auf einem Siliziumsubstrat, welches teilweise mit einer Siliziumoxidschicht als Keimstellenschicht für das Aufwachsen polykristalliner Bereiche bedeckt ist, Silizium ganzflächig aufgebracht. An Stellen, wo das Silizium das einkristalline Siliziumsubstrat berührt, d. h. wo zwischen dem polykristallinen Silizium und dem Substrat keine Siliziumoxid-Schicht liegt, bildet sich in der Siliziumschicht an der Grenzfläche zum Substrat ein einkristalliner Bereich, der im polykristallinen Silizium eingebettet ist und vom polykristallinen Silizium abgedeckt wird. Vor dem Aufbringen der Siliziumschicht, die über dem Siliziumoxyd polykristallin aufwächst, dient das Siliziumoxid als Maske bei einer selektiven Dotierung des Substrates mit Fremstoffen.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so weiter auszugestalten, daß die selektive Ausbildung von Keimstellen für das Aufwachsen polykristalliner Halbleiterbereiche auf einem einkristallinen Substrat ermöglicht ist, die ein leichtes Hindurchtreten von Fremdstoffen gestatten und gleichzeitig eine hohe Oberflächengüte des Substrates gewährleistet ist.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die Merkmale des Kennzeichens des Patentanspruches 1
gelost.
Da die Keimstellen somit aus dem gleichen Material wie das Substrat bestehen, ist ein leichtes Hindurchtreten der Fremdstoffe, z. B. Aluminium, Indium, Gallium, Antimon, Phosphor, Arsen oder ein ähnliches Metall, vorieilhafterweise in besonderem Maße gewährleistet.
Gemäß einer Ausgestaltung der Erfindung wird die Keimstellenschicht durch Aufdampfen gebildet Andere Ausgestaltungen der Erfindung sind in den weiteren Unteransprüchen gekennzeichnet
Abweichend von dem obigen Verfahren ist es an sich möglich, eine Keimstellenschicht ganzflächig auf dem Substrat aufzubringen und dann selektiv zu ätzen, um die Keimstellen nur auf vorbestimmten Flächenbereichen des Substrates zu belassen. Da jedoch das Halbleitersubstrat und die Keimstellen aus dem gleichen Material bestehen, so läßt sich dieser Ätzvorgang auf optischem Wege nicht überwachen, d. h. es kann nicht ohne weiteres festgestellt werden, ob eine selektive Keimstellenausbildung gemäß einem vorbestimmten Schema ausnahmslos erreicht wurde, da sich das einkristalline Halbleitersubstrat und das Keimstellenmaterial stofflich nicht unterscheiden. Läßt man den Ätzvorgang etwas langer andauern, um sicherzustellen, daß die Keimstellenschicht an den nicht zu beschichtenden Stellen auch tatsächlich restlos entfernt wird, so kann es leicht zu einer zu starken Abätzung kommen, so daß die Substratoberfläche uneben wird. Wird nun auf das Halbleitersubstrat eine Halbleiterschicht aufgedampft, so wird diese Aufdampfschicht unvermeidlicherweise uneben, dies wirft aber bei der Herstellung einer integrierten Schaltung die Schwierigkeit auf, daß eine Beschallung in einer unebenen Fläche nicht möglich ist.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß außerordentlich ebene Substratoberflächen erreicht werden, die Keimstellen auf dem Halbleitersubstrat nur an den hierfür vorgesehenen Flächenbereichen gebildet werden, daß das auf dem Halbleitersubstrat Keimstellen in exakter Anordnung an vorbestimmten Flächenbereichen ausgebildet werden, und daß die an diese Keimstellen angrenzenden polykristallinen Bereiche gleichzeitig mit einkristallinen Bereichen im Rahmen eines Aufdampfvorganges gebildet werden können.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
F i g. 1A bis 11 Querschnittsansichten in einem stark vergrößerten Maßstab, in denen beispielartig eine Folge von Verfahrensschritten veranschaulicht ist, wie sie für die Ausbildung von Keimstellen auf einem Halbleitersubstrat in Betracht kommen.
Zunächst wird ein einkristallines Halbleitersubstrat, beispielsweise ein einkristallines Siliziumsubstrat 1, in der Weise hergerichtet, wie dies in F i g. 1 A gezeigt ist. Eine Oberfläche la des einkristallinen Siliziumsubstrats 1 wird durch Dampfätzung oder mit ähnlichen Hilfsmitteln poliert, so daß ein spiegelglatte Fläche entsteht. Die Fläche la wird hierauf in ihrer Gesamheit, bo wie in F i g. 1 B gezeigt, mit einer als Ätzmaske dienenden Schicht 2 überzogen, die bei der Anwendung eines Ätzmittels zur anschließenden Ausbildung von Keimstellen von diesem nicht angegriffen wird und die das Substrat I vor der Einwirkung des Ätzmittels h> schützt. Die als Maske dienende Schicht 2 kann durch Aufdampfen oder thermische Zersetzung von Siliziumoxid, Siliziumnitrid und dergleichen oder durch Oxidation des Substrats gebildet v/erden, wobei sich die Stärke der Maskenschicht dann auf annähernd 600 nm beläuft
Die Maskenschicht 2 wird dann nach einem der üblichen Photoätzverfahren selektiv entfernt, so daß sich in dieser Schicht Fenster 2a bilden, die jene Flächenteile der Substratfläche la freigeben, auf denen hernach die Keimstellen ausgebildet werden sollen, wie dies auch aus der Darstellung der F i g. IC zu entnehmen ist Falls die Maskenschicht 2 aus Siliziumoxid besteht kann es sich bei dem Ätzmittel um eine Lösung handeln, die sich aus Flußsäure (50prozentige Lösung) und Ammoniumfluorid (lOOprozentige Lösung) im Volumverhältnis 15 zu 100 zusammensetzt
Nach dem selektiven Entfernen der Maskenschicht 2 wird in diesem Fall im Vakuum Silizium zu einer Schichtstärke von 5-200 nm auf eine Fläche aufgedampft, die zumindest auch die durch die Fenster 2a der Maskenschicht 2 freigelegten Flächenteile der Substratfläche la einbegreift, so daß eine Schicht 3 entsteht, die als Keimstellenmaterial für die Polykristallbildung dienen soll, wie dies in ID gezeigt wird.
Hiernach wird die aufgedampfte Schicht 3 in ihrer Gesamtfläche in der in F i g. 1E dargestellten Weise mit einer zweiten, als Ätzmaske dienenden Schicht 2' ähnlich der unter Bezugnahme auf F i g. 1B beschriebenen Schicht 2 überzogen, die durch ein beim darauffolgenden Abätzen der Schicht 3 benutztes Ätzmittel nicht angegriffen wird.
Im Anschluß hieran wird die Maskenschicht 2' selektiv abgeätzt so daß nur die über der aufgedampften Schicht 3 liegenden Flächenteile übrigbleiben, auf denen hernach die Keimstellen ausgebildet werden sollen, wie aus der Darstellung der F i g. 1F zu entnehmen ist. Die im Verfahrensschritt der Fig. IC fertig ausgebildete Maskenschicht 2 kann nun in dieser Form nutzbar gemacht werden.
Die Maskenschicht 2' ist also nun entfernt und die jetzt unmittelbar freiliegenden Teile der aufgedampften Schicht 3 werden hierauf abgeätzt, wie dies in Fig. IG dargestellt ist. Falls die aufgedampfte Schicht 3 aus Silizium besteht, kommt hierbei als Ätzmittel eine Lösung in Betracht, die sich aus Flußsäure (50prozentige Lösung von HF) und Salpetersäure (70prozentige Lösung von HNO3) im Volumverhältnis 1 zu 6 zusammensetzt.
Wie in F i g. 1H gezeigt ist, werden sodann die Maskenschichten 2 und 2' durch Abätzen entfernt. Falls die Schichten 2 und 2' aus Siliziumoxid bestehen, kann hierbei Flußsäure als Ätzmittel benutzt werden. Damit sind also nun die Keimstellen 3 selektiv in einer vorbestimmten Anordnung auf die Fläche la des Halbleitersubstrats 1 aufgebracht.
Schließlich wird ein Material wie beispielsweise Silizium über die gesamte Oberfläche la des Halbleitersubstrats 1, auf der jetzt also auch die Keimstellen 3 ausgebildet sind, auf dieses aufgedampft, wobei unmittelbar auf der Fläche la des Substrats 1 eine einkristalline Halbleiterschicht 4Λ entsteht, während sich auf den Keimstellen 3 polykristalline Bereiche AB bilden, so daß man insgesamt eine Halbleiterschicht 4 erhält, die aus einkristallinen und polykristallinen Bereichen besteht, wie sie in Fig. 11 wiedergegeben sind.
Der Grund dafür, daß die Keimstellfcnschicht 3 im Verfahrensschritt der Fig. ID zu einer Stärke in dem Bereich von 5-20Ontn ausgebildet wird.
ist dann zu erblicken, daß nach der selektiven Ausbildung der Maskenschirht 2' gemäß dem Verfahrensschritt der Fig. IF die Maskenschicht 2' und die unterhalb von Teilen d.τ Reimstellenschicht 3 liegende Schicht 7 auf optischem Wege schwer voneinander zu untersuieidtn vriii, iaii:> die Stärke der Schicht 2 weniger als 5 nm beträgt.
Bei dem Verfahrensschritt der K ι g. 1 C läßt sich die selektive Anordnung der Maskensciiicht 2 auf dem Substrat 1 an vorbestimmten Stellen auf optischem Wege kontrollieren, da die Maskenschicht 2 und das Substrat 1 aus unterschiedlichen Materialien bestehen. Auch bei dem Verfahrensschritt der F i g. 1 F kann man sich in ähnlicher Weise auf optischem Wege der selektiven Ausbildung der Maskenschicht 2' vergewissern, da sich die Maskenschicht 2' und die Keimstellenschicht 3 stofflich voneinander unterscheiden.
Da im übrigen die Keimstellenschicht 3 nur im Bereich der Fenster 2a der Maskenschicht 2 unmittelbar auf der Fläche la des Substrats Γ abgelagert wird, läßt sich eine Anordnung der Schicht 3 auf dem Substrat 1 vorsehen, bei der diese ausnahmslos nur auf vorbe stimmte rinchenbereiche aufgebracht ist.
Wie aus der obigen Beschreibung hervorgeht, wire die Möglichkeit geschaffen, die Keimstellen genau ai den hierfür vorgesehenen Stcllenbereichen gemäl einem vorbestimmten Anordnungssc'iema auf da Halbleitersubstrat 1 aufzubringen, dabei handelt es siel bei dem Keimsteilenmaterial und bei dem Substrat 1 un den gleichen Stofl.
·' Wenngleich bei dem obigen Ausführungsbcispie davon ausgegangen wurde, daß das Substrat 1 au Silizium bestehe und zur Bildung der Keimstellen di< Siliziumschicht 3 auf das Substrat aufgedampft werden so versteht es sich aber von selbst, daß gleichwertig!
Resultate auch erzielt werden können, wenn da: Halbleitersubstrat aus Germanium besteht und di< Keimstellenschicht 3 durch Aufdampfen von Germani um auf das Substrat gebildet wird. Ein geeignete: Ätzmittel für die aus Germanium bestehende Keimstel lenschicht 3 wäre in diesem Fall Natriumphypochlorit.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem einkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen, bei dem auf dem Halbleitersubstrat unter Aussparung ausgewählter, vorbestimmter, und unbedeckt bleibender Oberflächenteile des Halbleitersubstrats eine erste Maskenschicht ausgebildet wird, anschließend auf den unbedeckten Oberflächenteilen des Halbleitersubstrats eine Keimstellenschicht für das Aufwachsen der polykristallinen Halbleiterbereiche erzeugt wird und bei dem die erste Maskenschicht zum Freilegen der mit der Keimstellenschicht nicht bedeckten Oberflächenteile des Halbleitersubstrats abgeätzt wird and anschließend auf die freigelegte Oberfläche eine Halbleiterschicht so aufgebracht wird, daß sich in den an die Keimstellenschicht angrenzenden Teilen der Halbleiterschicht polykristalline Bereiche und in den an die unbedeckte Oberfläche des Halbleitersubstrats angrenzenden Teilen der Halbleiterschicht einkristalline Halbleiterbereiche ausbilden, dadurch gekennzeichnet, daß zur Erzeugung der Keimstellenschicht (3) das gleiche Halbleitermaterial, das auch für das Halbleitersubstrat (1) verwendet worden ist, mindestens auf die unbedeckten Oberflächenteile (2a) des Halbleitersubstrats (1) aufgebracht wird, daß danach die auf den unbedeckten Oberflächenteilen (2a) des Halbleitersubstrats (1) liegenden Bereiche der Keimstellenschicht (3) mit einer zweiten Maskenschicht (2') abgedeckt werden, daß darauf die nicht von der zweiten Maskenschicht (2') abgedeckten Teile der Keimstellenschicht (3) abgeätzt werden, wobei die erste Maskenschicht (2) und die zweite Maskenschicht (2') nicht angegriffen werden und daß anschließend sowohl die erste Maskenschicht (2) als auch die zweite Maskenschicht (2') abgeätzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Keimstellenschicht (3) durch Aufdampfen gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das einkristalline Halbleitersubstrat (1) und die Keimstellenschicht (3) aus Silizium bestehen.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste Maskenschicht (2) und die zweite Maskenschicht (2') aus Siliziumoxid bestehen.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das einkristalline Halbleitersubstrat (1) und die Keimstellenschicht (3) aus Germanium bestehen.
DE1814029A 1967-12-12 1968-12-11 Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen Expired DE1814029C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7996167 1967-12-12

Publications (3)

Publication Number Publication Date
DE1814029A1 DE1814029A1 (de) 1969-08-14
DE1814029B2 DE1814029B2 (de) 1978-02-09
DE1814029C3 true DE1814029C3 (de) 1979-08-23

Family

ID=13704886

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1814029A Expired DE1814029C3 (de) 1967-12-12 1968-12-11 Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen

Country Status (10)

Country Link
US (1) US3692574A (de)
AT (1) AT283448B (de)
BE (1) BE725244A (de)
CH (1) CH486774A (de)
DE (1) DE1814029C3 (de)
FR (1) FR1593881A (de)
GB (1) GB1246294A (de)
NL (1) NL140101B (de)
NO (1) NO123439B (de)
SE (1) SE354382B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
US3928092A (en) * 1974-08-28 1975-12-23 Bell Telephone Labor Inc Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices
US4022928A (en) * 1975-05-22 1977-05-10 Piwcyzk Bernhard P Vacuum deposition methods and masking structure
GB1520925A (en) * 1975-10-06 1978-08-09 Mullard Ltd Semiconductor device manufacture
EP0009910B1 (de) * 1978-09-20 1985-02-13 Fujitsu Limited Halbleiter-Speichervorrichtung und Verfahren zum Herstellen dieser Vorrichtung
FR2525389A1 (fr) * 1982-04-14 1983-10-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4477308A (en) * 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
GB2228617A (en) * 1989-02-27 1990-08-29 Philips Electronic Associated A method of manufacturing a semiconductor device having a mesa structure
US5256594A (en) * 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법

Also Published As

Publication number Publication date
NL6817602A (de) 1969-06-16
SE354382B (de) 1973-03-05
DE1814029B2 (de) 1978-02-09
DE1814029A1 (de) 1969-08-14
AT283448B (de) 1970-08-10
NL140101B (nl) 1973-10-15
CH486774A (de) 1970-02-28
US3692574A (en) 1972-09-19
GB1246294A (en) 1971-09-15
BE725244A (de) 1969-05-16
FR1593881A (de) 1970-06-01
NO123439B (de) 1971-11-15

Similar Documents

Publication Publication Date Title
DE2839535C2 (de) Verfahren zur Herstellung eines Meßkörpers für Interferenzmessungen von Schichtdicken eines einkristallinen Körpers und Verwendung dieses Meßkörpers für die Herstellung eines Halbleiterkörpers
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1814029C3 (de) Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen
DE3219441C2 (de)
DE3177317T2 (de) Verfahren zur Herstellung von Blättern aus kristallinem Material
DE2737686A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3204602C2 (de)
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE69500941T2 (de) Herstellungsverfahren für Röntgenstrahlenfenster
DE3425063A1 (de) Maske fuer die roentgenlithographie
DE2654945A1 (de) Verfahren zur herstellung von im wesentlichen einkristallinen baendern zur verwendung bei der herstellung elektronischer festkoerperanordnungen, insbesondere bei der herstellung von solarzellen
DE3634140C2 (de)
DE2641024A1 (de) Verfahren zur herabsetzung der fehlstellendichte einer integrierten schaltung
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE3300716C2 (de)
DE102011102594A1 (de) Strukturierter Monokristall
DE2239687B2 (de) Verfahren zum aetzen eines mehrschichtigen halbleiterkoerpers mit einem fluessigen aetzmittel
DE2654946C2 (de)
DE2404276C3 (de) Verfahren zum Aufwachsen einer einkristallinen Schicht aus Halbleitermaterial auf ein Substrat
DE19515346C2 (de) Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat
DE4427715C1 (de) Komposit-Struktur mit auf einer Diamantschicht und/oder einer diamantähnlichen Schicht angeordneter Halbleiterschicht sowie ein Verfahren zu deren Herstellung
DE69215165T2 (de) Diamantschicht und Verfahren zu ihrer Herstellung
DE69517727T2 (de) Verfahren zur Verschiebung der Wellenlänge eines Halbleiterquantumwells
DE4316114C2 (de) Röntgenstrahlen-Maske und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee