DE2239687B2 - Verfahren zum aetzen eines mehrschichtigen halbleiterkoerpers mit einem fluessigen aetzmittel - Google Patents
Verfahren zum aetzen eines mehrschichtigen halbleiterkoerpers mit einem fluessigen aetzmittelInfo
- Publication number
- DE2239687B2 DE2239687B2 DE19722239687 DE2239687A DE2239687B2 DE 2239687 B2 DE2239687 B2 DE 2239687B2 DE 19722239687 DE19722239687 DE 19722239687 DE 2239687 A DE2239687 A DE 2239687A DE 2239687 B2 DE2239687 B2 DE 2239687B2
- Authority
- DE
- Germany
- Prior art keywords
- etching
- layer
- silicon
- silicon layer
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims description 57
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 19
- 239000007788 liquid Substances 0.000 title claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 32
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000000758 substrate Substances 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- WECBSQZGFPFDBC-UHFFFAOYSA-N [Si].[B]=O Chemical compound [Si].[B]=O WECBSQZGFPFDBC-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/115—Orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen
Ätzmittel, bei dem der Ätzabtrag in seiner Tiefe durch eine der Halbleiterschichten des Halbleiterkörpers
begrenzt wird, in welcher die Ätzgeschwindigkeit gegenüber der Ätzgeschwindigkeit in der abzutragenden
Halbleiterschicht klein ist.
Ein derartiges Verfahren ist aus der US-Patentschrift 34 29 756 bekannt.
Weiterhin ist es aus der US-Patentschrift 35 06 509 bekannt, daß eine Kaliumhydroxid-Ätzlösung eine
anisotrope Ätzwirkung ergibt. Es wurde bisher angenommen, daß das Ätzen von Silizium und insbesondere
von bordotiertem Silizium mit einem anisotrop angreifenden Ätzmittel wie Kaliumhydroxidlösung mit einer
für alle Dotierungskonzentrationen gleichen Geschwindigkeit abläuft.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Begrenzen des Ätzabtrages beim Ätzen
mit einem flüssigen Ätzmittel zu schaffen, so daß eine dreidimensionale Steuerung der Ätzwirkung ermöglicht
wird.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß als flüssiges Ätzmittel eine Kaliumhydroxidlösung
und als den Ätzabtrag begrenzende Halbleiterschicht eine Siliziumschicht mit einer Bor-Dotierungskonzentration
von mindestens 5 · 1019 Atome/cm3 verwendet
werden.
Nach einer vorteilhaften Weiterbildung dieses Verfahrens wird als den Ätzabtrag begrenzende Halbleiterschicht
eine vergrabene Halbleiterschicht verwendet.
Die Erfindung bedient sich der Erkenntnis, daß innerhalb bestimmter Grenzen der Bor-Oberflächenkonzentration
im Silizium, die etwa bei 3 χ 108 bis
3 χ 1020 Atome/cm3 liegen, die Ätzgeschwindigkeit sehr
unterschiedlich ist. Zum Beispiel ergibt sich bei einer Borkonzentration von etwa 3 χ 1018 Atome/cm3 eine
Ätzgeschwindigkeit von etwa 0,95 μπι/min, wogegen für
eine Borkonzentration von etwa 3 χ ΙΟ20 Atome/cm3
die Ätzgeschwindigkeit etwa 0,02 μπι/min beträgt. Letzteres bedeutet, daß im Bereich eines Mischkristalles
die Atzgeschwindigkeit nahezu Null ist. Diese Erscheinung kann dazu benutzt werden, um eine anisotrop
angreifende Ätzung mit Kaliumhydroxidlösung zu begrenzen, wenn z. B. dünne Siliziumschichten beliebiger
Form und Gestalt auf einem Träger gebildet werden sollen. Als praktische Größe für die Borkonzentration
ergibt sich ein Wert von etwa 5 χ 1019 Atome/cmJ und
mehr, damit eine brauchbare Differenz der Ätzgeschwindigkeit in der abzutragenden Siliziumschicht und
in der den Ätzabtrag begrenzenden Siliziumschicht entsteht.
Ein wesentlicher Vorteil des Verfahrens nach der Erfindung besteht darin, daß es eine einfachere, billigere
und genauere Herstellung von Halbleiterbauelementen unter Verwendung von sich selbst begrenzenden
Ätzschritten ermöglicht, als dies unter Verwendung von herkömmlichen bekannten mechanischen oder elektrolytischen
Verfahrensschritten möglich ist.
Weiterhin ist es bei dem Verfahren nach der Erfindung von Vorteil, daß die Begrenzung der Ätzung
durch eine Siliciumschicht hoher Bordotierung mit an Begrenzung der Ätzung durch die bekannte anisotrope
Ätzgeschwindigkeit der KOH-Äizlöung verbunden werden kann. Anders als bei dem aus der US-PS
34 29 756 bekannten Verfahren kann bei dem Verfahren nach der Erfindung die Ätzgeschwindigkeit in dem
Halbleitersubstrat beliebig sein, wenn zwischen der abzutragenden Halbleiterschicht und dem Halbleitersubstrat
die die Ätzung begrenzende Halbleiterschicht angeordnet wird. Weiterhin ist eine Kaliumhydroxidlösung
auch viel einfacher zu handhaben und in der Anwendung leichter zu steuern als die Ätzflüssigkeit,
welche bei dem genannten bekannten Verfahren verwendet wird.
Ein Ausführungsbeispiel des Verfahrens nach der Erfindung wird nachstehend an Hand der Zeichnung
näher erläutert. Es zeigt
Fig. 1 ein P-- oder N~-leitendes Siliciumsubstrat in
vergrößerter Darstellung;
Fig.2 das Siliciumsubstrat nach Fig. 1 nach dem Aufbringen einer P+-dotierten (bordotierten) Siliciumschicht;
Fig.3 den Schichtenaufbau nach Fig.2 nach dem
Aufbringen einer epitaktischen Siliciumschicht;
Fig.4 den Schichtenaufbau nach Fig.3 nach dem
Anbringen einer dielektrisch isolierenden Schicht aus Siliciumdioxid (SiO2) auf den freiliegenden Oberflächen;
Fig.5 den Schichtenaufbau nach Fig.4 nach dem
Beschichten mit einer polykristallinen Siiiciumschicht und einer weiteren Siliciumdioxidschicht über der
polykristallinen Siliciumschicht;
F i g. 6 den Schichtenaufbau nach F i g. 5 nach einer Drehung um 180°;
F i g. 7 den Schichtenaufbau nach F i g. 6, bei dem das Substrat aus P-- oder N--leitendem Silicium wegätzt
ist;
F i g. 8 den Schichtenaufbau nach F i g. 7 nach dem Entfernen der außenliegenden Schichten aus Siliciumdioxid
und polykristallinem Silicium;
Fig.9 den Schichtenaufbau nach Fig.8 nach dem
Entfernen der unteren Siliciumdioxidschicht sowie der P+-dotierten Siliciumschicht;
Fig. 10 eine graphische Darstellung, aus der die Änderung der Ätzgeschwindigkeit in Abhängigkeit von
der Konzentration der Bordotierung hervorgeht.
Bei dem Ausführungsbeispiel wird — vgl. Fig. 1 —
von einem monokristallinen Siliciumsubstrat 10 ausgegangen, das P-- oder N--leitend sein kann. Das
Siliciumsubstrat 10 kann in seiner Hauptoberfläche, z. B. die Kristallorientierung 100 aufweisen und von beliebiger
Dicke sein, jedoch soll es ausreichende mechanische Festigkeit für die nachfolgende Behandlung bieten.
Entsprechend Fig. 2 wird das Siliciumsubsirai 10 mit
einer Siliciumschicht U überzogen, die mit Bor dotiert iai. Diese bordotierte Siliciumschicht 11 kann mit Hilfe
eines bekannten Diffusionsverfahrens oder auch epitaktisch aufgebracht werden, wobei die Borkonzentration
vorzugsweise zumindest 5 χ ΙΟ19 Atome/cm5 ist und
z.B. auch 1 x 1020 Atome/cm3 bzw. ein noch höheres
Dotierungsniveau bis zum Niveau eines Mischkristalls aufweisen kann. Man stellt fest, daß eine Siliciumschicht,
die mit Bor und in einer Oberflächenkonzentration von ic 5 χ 1019 ATome/cm3 oder mehr dotiert ist, eine
wesentliche Ätzgrenze für eine anisotrop wirksame Ätzung mit KOH darstellt.
Die Dicke der Siliciumschicht 11 kann etwa I bis 1,5 μπι betragen.
In F i g. 3 ist eine auf der P+ -dotierten Siliciumschicht
11 angebrachte epitaktische Siliciumschicht 12 dargestellt, die beliebig dick sein kann und einen beliebigen
Widerstand sowie beliebigen Leitfähigkeitstyp aufweisen kann. Die epitaktische Siliciumschicht 12 wächst
entsprechend dem epitaktischen Verfahren sehr gleichmäßig auf und läßt sich sehr genau sowohl bezüglich der
gewünschten Dicke als auch der Konzentration des Dotierungsmittels ausbilden.
In dem in F i g. 4 dargestellten Schichtenaufbau ist der
Aufbau nach Fig.3 auf allen Außenflächen mit einer dielektrisch isolierenden Schicht 13, z. B. aus Siliciumdioxid,
überzogen. Diese isolierende Schicht 13 kann sowohl aufgedampft oder aufgewachsen werden.
In dem nachfolgenden Schritt soll das Siliciumsubstrat
10 entfernt werden. Um dies einfacher zu gestalten, wobei gleichzeitig die epitaktische Siliciumschicht 12
geschützt werden soll, wird eine polykristalline Siliciumschicht 14 um den gesamten Halbleiteraufbau gemäß
Fig.4 herum aufgebracht, wobei diese polykristalline
Siliciumschicht t4 genügend dick sein soll, um einen ausreichenden Hak für die epitaktische Siliciumschicht
12 bei den späteren Bearbeitungsschritten zu bieten. Als Schutz für diese tragende Schicht 14 während der
nachfolgenden Verfahrensschritte wird eine weitere Schicht 15 aus Siliciumdioxid auf den Außenflächen der
polykristallinen Siliciumschicht 14 aufgebracht.
Der in Fig.6 dargestellte Aufbau entspricht dem Aufbau gemäß Fig.5, jedoch ist der Halbleiterkörper
um 180° gedreht, so daß das Siliciumsubsxrat 10 nach
oben weist. Die P+-leitende, d.h. die bordotierte Siliciumschicht 11 stellt in diesem Aufbau nunmehr eine
vergrabene Schicht dar. In diesem Zustand des Aufbaus wirkt das KOH auf das Siliciumsubstrat 10 ein, und
dieses wird bis zur vergrabenen, der Ätzung sich widersetzenden P+ -leitenden Siliciumschicht 11 abgetragen.
Die Ätzgeschwindigkeit hängt von der kristallographischen Orientierung des Siliciumsubstrates 10 ab.
Obwohl angegeben wurde, daß das Silicumsubstrat eine 100-Kristallorientierung aufweisen kann, ist es
offensichtlich, daß auch ein Siliciumsubstrat 10 mit einer 110-Kristallorientierung Verwendung finden kann. Für
diese Kristallorientierung ist die Ätzgeschwindigkeit etwas geringer. Ein Siliciumsubstrat 10 mit einer
111-Kristallorientierung wird man nicht verwenden, da w
die Ätzgeschwindigkeit in einem KOH-Atzmittel verhältnismäßig klein ist.
Nach diesem Ätzschitt ergibt sich der Schichtenaufbau, wie er in Fig.7 dargestellt ist und der erkennen
läßt daß das Siliciumsubstrat 10 völlig von der <\ bordotierten und der Ätzung sich wiedersetzenden
Siliciumschicht 11 entfernt ist. Diese bordotierte Siliciumschicht U besitzt eine Oberflächenkonzentration
von 5 χ 10ll) Atome/cm3 oder mehr und bewirkt
damit die Ätzbegrenzung. Man kann feststellen, daß durch diese Ätzgrenze die epitaktische Siliciumschicht
12 in ihren ursprünglichen Abmessungen und charakteristischen Eigenschaften erhalten bleibt. Entsprechend
Fig.8 werden die Endabschnitte 17 und 16 der Siliciumdioxidschichten 13 und 15 sowie der polykristallinen
Siliciumschicht 14 entfernt, wobei mechanische Bearbeitungsschritte Verwendung finden können, indem
längs den gestrichelten Linien 18 und 19 gemäß F i g. 7 diese Teile abgetrennt werden. Zurück bleibt der
Schichtenaufbau nach Fig.8 mit einer P+ -dotierten
Siliciumschicht U, der epitaktischen Siliciumschicht 12, einer Siliciumdioxidschicht 13, einem Teil der polykristallinen
Siliciumschicht 14 sowie einem Teil der darunterliegenden Siliciumdioxidschicht 15.
Gemäß F i g. 9 ist von dem vorausgehend beschriebenen Schichtenaufbau die P+ -leitende Schicht 11 durch
eine mechanische Bearbeitung, z. B. durch Polieren oder durch eine isotrop wirksame Ätzung in bekannter Weise
entfernt. Sowohl durch ein mechanisches Polieren als auch ein elektrolytisches Ätzen bzw. isotrop wirksames
Ätzen kann die bordotierte Siliciumschicht 11 sehr genau entfernt werden, was auch für die Siliciumdioxidschicht
15 gilt, so daß nurmehr die polykristalline Siliciumschicht 14 als Substrat zurückbleibt. Für den
Fall, daß die P + -[eitende Siliciumschicht 11 durch isotrop wirksame Ätzung entfernt wird, so kann
jegliches bekannte Ätzmittel Verwendung finden, dessen Ätzgeschwindigkeit bekannt ist, um das Ätzverfahren
abbrechen zu können, wenn die P +-leitende
Siliciumschicht 11 vollkommen entfernt ist.
Das Entfernen der P + -leitenden Siliciumschicht 11 kann sehr genau durchgeführt werden, so daß die
ursprünglichen Dimensionen sowie die chnraktenstisehen
Werte der epitaktischen Siliciumschicht 11 erhalten bleiben. Die Dicke der epitaktischen Siliciumschicht
11, die z.B. ungefähr 5 μσι beträgt, kann auf
diese Weise innerhalb einer Grenze von etwa 1 bis 1,5 μΐη von einer zur anderen Kante beibehalten
werden. Außerdem bleibt die dielektrische Siliciumdioxidschicht 13 erhalten, die als Isolierung der epitaktischen
Siliciumschicht 11 gegenüber der polykristallinen Siliciumschicht 14 dient und außerdem eine weitere
mechanische Verstärkung bietet. Wenn andeie Verfahren
Verwendung finden, kann die Dickentoleranz von einer zur anderen Seite der Halbleiterscheibe etwa
12,5 μηι betragen.
Die Zusammensetzung bzw. spezielle Mischung der anisotrop wirksamen KOH-Ätzlösung ist in den
verschiedensten Variationen bekannt und kann aus einer Mischung aus KOH, Wasser und Alkohol
bestehen. Eine Mischung, die sich als besonders vorteilhaft erwiesen hat, umfaßt 375 g KOH, 1200 cm2
Wasser und 375 g Isopropylalkohol. Diese Ätzlösung wird bei einer Temperatur von etwa 8O0C verwendet.
Auch andere Mischungszusammensetzungen sind geeignet, insbesondere wenn Alkohole mit höherer
Verdampfungstemperatur und mehr Wasser sowie weniger KOH Verwendung finden, was jedoch ebenfalls.
bekannt ist.
In Fig. 10 ist ein Diagramm dargestellt, in dem die
Kurve 21 die Ätzgeschwindigkeit von bordotiir'^Ti
Silicium unter Verwendung von einer KOH-Ätzlösung darstellt. Auf der Ordinate sind die Ätztiefen in μιη und
auf der Abszisse die Borkonzentration in Atome/cm3 dargestellt. Die Ätzzeit beträgt in jedem Fall eine
Minute. Somit ergibt sich für eine Borkonzentration
22
unter 3 χ 10ia Atomc/cm3 eine Ätzgeschwindigkeit
unabhängig von der Konzentration, die verhältnismäßig hoch ist und etwa 0,95 μιη/min beträgt. Für eine
Borkonzentration von etwa 3,5 χ ΙΟ20 Atome/cm3
(Mischkristallkonzentration) ist die Ätzgeschwindigkeit konstant und mit etwa 0,02 μιη/min sehr klein. Der
Verlauf der Ätzgeschwindigkeil zwischen diesen beiden Extremen ist durch die Kurve 21 dargestellt. Borkonzentrationen,
die wesentlich größer als 1 χ ΙΟ20
687
Atomc/cm-1 sind, können nur sehr schwi<
zeitaufwendig erzielt werden, wobei jedoch keine ernsten kristallographischen Schaden ι
Im Bereich zwischen 5 χ lO'^und I x 1020Ai
und sogar etwas darüber, d. h. am unteren Kn Kurve 21, wird weniger Zeit benötigt, so daß
Bereich die Anwendung des Verfahrens ι Erfindung besonders vorteilhaft ist.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel, bei S
dem der Ätzabtrag in seiner Tiefe durch eine der Halbleiterschichten des Halbleiterkörpers begrenzt
wird, in welcher die Ätzgeschwindigkeit gegenüber der Ätzgeschwindigkeit in der abzutragenden
Halbleiterschicht klein ist, dadurch gekenn- >o
zeichnet, daß als flüssiges Ätzmittel eine Kaliumhydroxidlösung und als den Ätzabtrag
begrenzende Halbleiterschicht eine Siliziumschicht (11) mit einer Bor-Dotierungskonzentration von
mindestens 5.1O19 Atome/cm3 verwendet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als den Ätzabtrag begrenzende
Halbleiterschicht eine vergrabene Halbleiterschicht (11) verwendet wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17145571A | 1971-08-13 | 1971-08-13 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2239687A1 DE2239687A1 (de) | 1973-03-08 |
| DE2239687B2 true DE2239687B2 (de) | 1977-07-28 |
| DE2239687C3 DE2239687C3 (de) | 1978-04-06 |
Family
ID=22623790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2239687A Expired DE2239687C3 (de) | 1971-08-13 | 1972-08-11 | Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US3721593A (de) |
| JP (1) | JPS5222621B2 (de) |
| DE (1) | DE2239687C3 (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959045A (en) * | 1974-11-18 | 1976-05-25 | Varian Associates | Process for making III-V devices |
| US4026740A (en) * | 1975-10-29 | 1977-05-31 | Intel Corporation | Process for fabricating narrow polycrystalline silicon members |
| US4198263A (en) * | 1976-03-30 | 1980-04-15 | Tokyo Shibaura Electric Co., Ltd. | Mask for soft X-rays and method of manufacture |
| US4142926A (en) * | 1977-02-24 | 1979-03-06 | Intel Corporation | Self-aligning double polycrystalline silicon etching process |
| US4234361A (en) * | 1979-07-05 | 1980-11-18 | Wisconsin Alumni Research Foundation | Process for producing an electrostatically deformable thin silicon membranes utilizing a two-stage diffusion step to form an etchant resistant layer |
| DE3067381D1 (en) * | 1979-11-15 | 1984-05-10 | Secr Defence Brit | Series-connected combination of two-terminal semiconductor devices and their fabrication |
| US4372803A (en) * | 1980-09-26 | 1983-02-08 | The United States Of America As Represented By The Secretary Of The Navy | Method for etch thinning silicon devices |
| US4649627A (en) * | 1984-06-28 | 1987-03-17 | International Business Machines Corporation | Method of fabricating silicon-on-insulator transistors with a shared element |
| US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US5024723A (en) * | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
| DE19511596B4 (de) * | 1994-03-30 | 2007-11-22 | Denso Corp., Kariya | Verfahren zum Ätzen von Halbleiterwafern |
| US20100134568A1 (en) * | 2008-10-30 | 2010-06-03 | Christoph Menzel | MEMS Device with Uniform Membrane |
| US9006066B2 (en) | 2013-04-26 | 2015-04-14 | Globalfoundries Inc. | FinFET with active region shaped structures and channel separation |
-
1971
- 1971-08-13 US US00171455A patent/US3721593A/en not_active Expired - Lifetime
-
1972
- 1972-08-11 DE DE2239687A patent/DE2239687C3/de not_active Expired
- 1972-08-12 JP JP47080394A patent/JPS5222621B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2239687A1 (de) | 1973-03-08 |
| US3721593A (en) | 1973-03-20 |
| JPS5222621B2 (de) | 1977-06-18 |
| DE2239687C3 (de) | 1978-04-06 |
| JPS4827940A (de) | 1973-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69119871T2 (de) | Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen | |
| DE3689032T2 (de) | Ätzlösung und Ätzverfahren für dotiertes Silizium. | |
| EP0000897B1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
| DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
| DE2239687C3 (de) | Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel | |
| DE2229457B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| WO1997004319A1 (de) | Verfahren zur herstellung von beschleunigungssensoren | |
| DE2239686A1 (de) | Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht | |
| DE2303798A1 (de) | Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen | |
| DE1439741B2 (de) | Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität | |
| DE2646300A1 (de) | Verfahren zum herstellen von halbleiteranordnungen | |
| DE1963162B2 (de) | Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe | |
| DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
| DE1814029B2 (de) | Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat | |
| DE102013208429A1 (de) | Oberflächenmorphologieerzeugung und Übertragung mittels Abtrennen | |
| DE2504500A1 (de) | Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind | |
| DE1514888B1 (de) | Verfahren zum Herstellen eines planaren Germaniumtransistors | |
| DE1274243C2 (de) | Verfahren zur herstellung einer tunneldiode | |
| DE2041439A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE2149566C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung, deren Schaltungselement durch dielektrisches Material voneinander isoliert sind | |
| DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
| DE1621532B2 (de) | Verfahren zum herstellen formgebender einaetzungen an einer monokristallinen halbleiterscheibe | |
| DE2132099B2 (de) | Verfahren zur Zwischenverbindung elektrischer Baueinheiten | |
| DE2163075C2 (de) | Verfahren zur Herstellung von elektrolumineszierenden Halbleiterbauelementen | |
| DE1965408B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |