DE2303798A1 - Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen - Google Patents

Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen

Info

Publication number
DE2303798A1
DE2303798A1 DE2303798A DE2303798A DE2303798A1 DE 2303798 A1 DE2303798 A1 DE 2303798A1 DE 2303798 A DE2303798 A DE 2303798A DE 2303798 A DE2303798 A DE 2303798A DE 2303798 A1 DE2303798 A1 DE 2303798A1
Authority
DE
Germany
Prior art keywords
semiconductor material
recesses
etching
semiconductor
hydrogen peroxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2303798A
Other languages
English (en)
Other versions
DE2303798C2 (de
Inventor
Jean-Paul Chane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2303798A1 publication Critical patent/DE2303798A1/de
Application granted granted Critical
Publication of DE2303798C2 publication Critical patent/DE2303798C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/065—Gp III-V generic compounds-processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

FPHN.6299. Va/EVH.
GÜNTHER M. DAVID
Anmeldsr: Ά. V. PhiUi'a" ULÜciLAMPErt
Akte: PHN- 6299
Anmeldung vom« 24. Jan. 1973
Verfahren zur Herstellung von Halbleiteranordnungen und durch dieses Verfahren hergestellte Halbleiteranordnungen,
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiteranordnungen, bei dem in einem an einer praktisch ebenen Oberfläche liegenden aus einkristallinera Halbleitermaterial vom III-V-Typ bestehenden Teil eines Körpers durch örtliches Aetzen von dieser Oberfläche her unter Verwendung einer Maskierung Aussparungen gemäss einem bestimmten Muster angebracht werden.
Derartige Aussparungen können z.B. zur Unterteilung einer Halbleiterschicht in Inseln dienen. Auch kann in diesen Aussparungen Halbleitermaterial epitaxial abgelagert werden. Auf diese Weise können in den Halbleiterteil versenkte Gebiete erhalten werden, die aus Halbleitermaterial bestehen,
308831/1010
.- 2- - ■ · FPIIN. 6299.
dessen Eigenschaften von denen des angrenzenden ursprünglichen Materials verschieden sind.
Die Ausspartingen können dadurch gebildet werden, dass auf der betreffenden Oberfläche ein Maskierungsmuster aus einem Material angebracht wird, das gegen die Aetzbehandlung zum Anbringen der Aussparungen beständig ist. Die Aussparungen werden dann durch die Oeffnungen in der Maskierung definiert. Zum Aetzen von Aussparungen in Halbleitermaterial vom III-V-Typ sind verschiedene Aetzmittel bekannt, wie verschiedene Lösungen mit einer oxydierenden Wirkung und gasförmige Säuren, z.B, Halogenwasserstoffe.
Bei diesem bekannten Verfahren werden im allgemeinen Aussparungen erhalten, die einen vieleckigen Querschnitt aufweisen, dessen vorstehende Seiten im allgemeinen ungleiche Längen aufweisen. Die aregelmässigste Form ist die Trapezform. Weiter sind die Ränder der Aussparungen meistens kristallographisch verschieden orientiert, wodurch die vorstehenden Wände der Aussparungen voneinander stark abweichende Formen aufweisen können. Für eine gute Reproduzierbarkeit in der Herstellung von Halbleiteranordnungen ist diese unregelmässige Form ungünstig, insbesondere wenn in den Aussparungen versenkte Halbleiterteile gebildet werden.
Ein weiterer Nachteil ist der, dass das Ausmass der Unterätzung stellenweise verschieden sein kann.
Die Form der Nut ist also von dem Verhältnis zwischen den Aetzgeschwindigkeiten auf dem Boden und auf den Rändern der Fenster abhängig, wobei die Aetzgeschwindigkeit auf dem Boden konstant ist. Die Oberfläche weist ja eine vorgegebene
309831/1010
- 3 - - FPHN.6299.
Orientation auf, was bei den Rändern, deren kristallographische Orientation beliebig sein kann, nicht der Fall ist. Dadurch werden, nach Epitaxie, versenkte Schichten mit beliebigen und nichtreproduzierbaren Formen erhalten. Diese unregelmässigen Formen können in der hergestellten Halbleiteranordnung Feldverzerrungen mit sich bringen.
Die vorliegende Erfindung bezweckt u.a. , diesen verschiedenen Nachteilen zu begegnen.
Der Erfindung liegen u.a. Untersuchungen zugrunde, bei denen insbesondere ein verschiedenes anisotropes Verhalten chemischer Aetzvorgänge mit einem oxydierenden Gemisch und Aetzvorgänge mit einer gasförmigen Säure, gefunden wurde, sowohl in bezug auf die Aetzung kristallographisch verschieden orientierter Flächen des UI-V-Halbleitermaterials, als auch in bezug auf die Unterätzung bei verschiedenen kristallographischen Richtungen, in denen die örtlichen Muster auf der Oberfläche des genannten Materials orientiert sind. Dieses Verhalten hängt mit der Affinität des Aetzmittels'für die verschiedenen kristallographischen Flächen des betrachteten Halbleitermaterials zusammen.
So hat sich herausgestellt, dass auf einer Platte aus III-V-Tlalbleitermaterial, z.B. Galliumarsenid, das gemäss der (OO1)-Fläche orientiert ist, oxydierende Lösungen eine maximale Affinität für Arsenflächen mit (TTT)-Indizes aufweisen, während gasförmige saure Aetzmittel, z.B. ein Halogenwasserstoff in gasförmigem Zustand, eine maximale Affinität für die Galliumflächen mit (111)-Indizes aufweisen. Dadurch werden, mit Rücksicht auf die Tatsache, dass es sich um (TTT)-Flächen
309831 /1010
- I* - FPHN, 6299.
handelt, die auf den in der Pl 10 j-Richtung orientierten Fensterrändern erscheinen, die Aussparungen je nach dem ■verwendeten Aetzmittel eine völlig verschieden Form aufweisen, lind zwar eine sogenannte "Schwalbenschwanz"-Form, wenn das Aetzmittel oxydierend wirkt (in diesem Falle ist die (i1i)-ArsenfläOhe rait sehr hoher Aetzgeschwindigkeit völlig verschwunden) oder eine Trapezform, wenn das Aetzmittel eine gasförmige Säure, z.B. ein Halogenwasserstoff in gasförmigem Zustand, ist (in diesem Falle ist die (TTT)-Arsenflache mit sehr geringer Aetzgeschwindigkeit entscheidend für die Form), Es sei bemerkt, dass fm!-, tj^i^"" und [T11}-Flächen derHTT) -Fläche gleichwertig sind und dass fiTT]-, fin]- und j'TTiΊ-Flächen der Μ 11*1 -Fläche gleichwertig sind.
Auch wurde gefunden, dass der Effekt dieser beiden Aetzmittel komplementär sein kann, insbesondere bei in der M 10 j—Richtung orientierten Fenstern, was zu der Bildung von Aussparungen mit praktisch orthogonalen Rändern führen kann. Auch für andere Randrichtungen hat jedoch die ausgleichende Wirkung eine Herabsetzung von Formabweichungen zur Folge,
Schliesslich wurde gefunden, dass die Anwendung einer Oberfläche gemäss einer (001)-Fläche oder einer Fläche die in bezug auf die (oOi)-Fläche etwas desorientiert ist, es ermöglicht, sehr symmetrische Aussparungen mit praktisch rechteckigem Querschnitt zu erhalten.
Nach der Erfindung ist ein Verfahren zur Herstellung von Halbleiteranordnungen, bei dem in einem an einer praktisch ebenen Oberfläche liegenden aus einkristallinem Halbleitermaterial vom III-V-Typ bestehenden Teil eines Körpers durch
309831/1010
FPHN.6299.
örtliches Aetzen von dieser Oberfläche her unter Verwendung einer Maskierung Aussparungen gemäss einem bestimmten Muster angebracht werden, dadurch gekennzeichnet, dass die örtliche Aetzung zwei Schritte umfasst, wobei in einem dieser Schritte ein Aetzmittel mit oxydierender Wirkung für das Halbleitermaterial und in dem anderen Schritt eine das Halbleitermaterial ätzende gasförmige Säure verwendet wird.
Vorzugsweise wird der Aetzschritt mit dem oxydierenden Aetzmittel vor dem Aetzschritt mit der gasförmigen Säure durchgeführt. Insbesondere für epitaktische Ablagerung von Halbleitermaterial in den Aussparungen ergibt der Aetzschritt mit der gasförmigen Säure eine gut vorbereitete Oberfläche.
Halbleitermaterialien vom III-V-Typ umfassen Halbleitermaterialien der allgemeinen Formel A B , wobei A Aluminium, Gallium, Indium oder ein Gemisch zweier oder
V
mehrerer dieser Elemente und B Phosphor, Arsen, Antimon oder ein Gemisch zweier oder mehrerer dieser Elemente sein kann.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schaubildlich einen Halbleiterteil vom III-V-Typ, in dem Aussparungen in Form von Nuten durch oxydierendes Aetzen erhalten sind,
Fig. 1a einen Schnitt durch eine solche Nut, die in einer bestimmten Richtung angebracht ist,
Fig. 1b'einen Schnitt durch eine solche Nut, die in einer anderen Richtung angebracht ist,
309831/1010
■ - 6 - . FPHN.6299.
Fig. 2 schaubildlich einen Halbleiterteil' vom III-V-Typ, in dem Aussparungen in Form von Nuten durch Aetzen mit Hilfe einer gasförmigen Säure erhalten sind,
Fig. 2a einen Schnitt durch eine solche Nut, die in einer bestimmten Richtung angebracht ist,
Fig. 2b einen Schnitt durch eine solche Nut, die in einer anderen Richtung angebracht ist,
Fig. 3 schaubildlich einen Halbleiterteil vom III-V-Typ, in dem die Aussparungen durch das erfindungsgemässe Verfahren erhalten sind,
Fig. 3a einen Schnitt durch eine solche Aussparung, die in einer bestimmten Richtung angebracht ist,
Fig. 3b einen Schnitt durch eine solche Aussparung, die in einer anderen Richtung angebracht ist,
Fig. 4a schaubildlich die Fläche eines Halbleiterteiles, die in bezug auf die (OOi)-Fläche in einer bestimmten Richtung desorientiert ist, und
Fig. 4b schaubildlich die Fläche eines Halbleiterteiles, die in bezug auf die waagerechte (OO1)-Fläche in einer anderen Richtung desorientiert ist.
In den Fig. 1, 2 und 3 wird angenommen, dass die erste Bearbeitungsstufe durchgeführt ist, d.h., dass die Fläche des Substrats in bezug auf die (OOi)-Fläche über 3° desorientiert ist.
Fig. 1 zeigt eine Halbleitermaterialscheibe 10 vom III-V-Typ, die mit einer SiIiciumoxydschicht 11 überzogen ist, und weiter zwei Nuten 12 und 13· Die beiden zueinander orthogonalen Pfeile F- und F2 geben die Orientationsrichtungen fnolbzw. fitO^an. Die Nut 12 ist in der Orientationsrichtung (HÖJ
309831 /1010
FPHN.6299.
und die Nut 13 in der Orientationsrichtung j 1 Toiangebracht. Mit ί4 sind die Unterätzungen der Nut 12 und mit 15 sind die Unterätzungen der Nut 13 bezeichnet,
Fig. la zeigt in vergrössertem Masstab die Nut 12 in dem Halbleiterkörper JO, der mit Siliciumoxyd 11 überzogen ist, sowie die Utiterätzungen 14.
Fig. 1b zeigt in vergrössertem Masstab die Nut 13 im Halbleiterkörper 10 vom III-?Y-Typ, der mit Siliciumoxyd 11 überzogen ist, sowie die Unterätzung 15.
Im Falle der Fig. 1 wird die Aetzbehandlung mit einem oxydierenden Aetzmittel durchgeführt; es wird gefunden, dass in der Richtung j*11Cf\ die Nut 12 eine sogenannte "Schwalbenschwanz"-Form aufweist (Fig. la) und dass in der ijTol -Richtung die Nut 13 eine Trapezform aufweist (Fig. 1b). Auch ist es ersichtlich, dass die Unterätzungen, je nach der betrachteten Richtung, verschieden sind; sie sind in der M10j-Richtung von grösserer Bedeutung als in der J110^]-Richtung. Die Teile 15 der Nut 13 sind praktisch gleich dem Zweifachen der Teile 14 der Nut 12. Die Π 1O-] -Richtung ist also günstiger für die Herstellung von Nuten.
Fig. 2 zeigt einen plattenförmigen Halbleiterkörper vom Ill-V-Typ, der mit einer Siliciumoxydschicht 21 überzogen ist, und weiter zwei Nuten 22 und 23. Die beiden zueinander orthogonalen Pfeile F., und F„ geben die Orientationsrichtungen !110^ bzw.liToJ an. Die Nut 22 ist also in der Orientationsrichtung Γΐ10^| und die Nut 23 in der OrientationsrichtungfiTcj angebracht» Mit 2k sind die Unterätzungen der Nut 22 und mit sind die Unterätzungen der Nut 23 bezeichnet.
309831/1010
- 8 - FPHN.6299.
Pig, 2a zeigt in vergrössertem Masstab die Nut 22 im Halbleiterkörper 20, der mit Siliciumoxyd 21 tiberzogen ist, sowie die Unterätzungen 2h,
Pig» 2b zeigt in vergrössertem,Masstab die Nut 23 im Halbleiterkörper 20, der mit Siliciumoxyd 21 tiberzogen ist, sowie die Unterätzungen 25·
Im Falle der Fig. 2 wird die Aetzbehandlung mit einem gasförmigen sauren Aetzmittel durchgeführt. Es wird gefunden, dass in der fi 10~\-Richtung die Nut 22 eine Trapezform aufweist (Fige 2a), während in der fiToij-Richtung die Nut 23 eine -vieleckige Form aufweist. Wie oben, sind die UnterätZungen der Mut 23 von grösserer Bedeutung als die Unterätzungen 2k der Nut 22 und dadurch ist die Γ11Ο^ -Richtung günstiger als die ΓΐTo]-Richtung für die Herstellung der Nuten.
Fig. 3 zeigt einen plattenförmigen Halbleiterkörper vom III-V-Typ, der mit einer Siliciumoxydschicht 31 tiberzogen ist j und weiter zwei Nuten 32 und 33» Die beiden zueinander orthogonalen Pfeile F^ und F„ geben die Orientationsrichtungen Π ΙΟ"! bzw. Γ iTol an, wobei die Nut 32 in der Orientationsriehtung j*11Olund die Nut 33 in der Orientationsrichtung [j^Oi angebracht ist. Mit 3^ sind die Unterätzungen der Nut 32 und mit 35 sind die Unterätzungen der Nut 33 bezeichnet.
Pig, 3a zeigt in vergrössertem Masstab die Nut 32 im Halbleiterkörper 30, der mit Siliciumoxyd 31 tiberzogen ist, sowie die Unterätzungen 3^··
Fig. 3b zeigt in vergrössertem Masstab die Nut 33 im Halbleiterkörper 30, der mit Siliciumoxyd 31 tiberzogen ist, sowie die Unterätzungen 35»
309831/1010
- 9 - FPHN.6299.
In diesem Falle wird die Aetzbehandlung mit Hilfe des Verfahrens nach der Erfindung durchgeführt; es wird gefunden, dass in der M10~\ -Richtung die Nut 32 eine orthogonale und regelmässige Form aufweist (Fig. 3a), während in der /ΊΤθΊ-Richtung die Nut 33 etwas schalenförmig verbreitert ist (Fig. 3b).
Die Scheiben können Dicken in der G-rössenordnung von 110/um aufweisenj die hergestellten Nuten weisen eine Tiefe in der Grössenordnung von 10 /um auf.
In Fig. 4a ist die Fläche des Substrats 40 über einen kleinen Winkel 41 in bezug auf die waagerechte (001)-Fläche desorientiert. Die fi 1Ol-Richtung ist mit dem durch eine volle Linie dargestellten Pfeil F1 angedeutet. Die Flache wird um die ΓΐΤθΊ-Achse gekippt, die mit dem durch eine gestrichelte Linie dargestellten Pfeil F„ angedeutet ist.
In Fig. 4b ist die Fläche des Substrats 40 auf andere Weise über einen kleinen Winkel 41 in bezug auf die waagerechte (001)-Fläche 42 desorientiert. Die fiToJ-Richtung ist mit dem durch eine volle Linie dargestellten Pfeil F_ angedeutet. In diesem Falle wird die Fläche um die pi 1 θ"!-Achse gekippt, die mit dem durch eine gestrichelte Linie dargestellten Pfeil F1 angedeutet ist.
Die Erfahrung zeigt, dass die Desorientation durch Rotation um die ΜΤθΊ-Achse (Fig. 4a) die günstige ist, um die gewünschten symmetrischen Nuten zu erhalten, und aus diesem Grunde ist die Desorientation in dem betreffenden Ausführungsbeispiel gewählt. Es wird davon ausgegangen, dass diese Desorientation im Falle der Fig. 1,2 und 3 vorher herbeigeführt ist. Auf diese Weise sind die Vorzugsdesorientations-
309831/1010
- 10 - FPHN.6299.
richtlang und die Richtung der nach der Erfindung hergestellten Nuten einander gleich; es handelt sich in beiden Fällen um die Π 1O~J-Richtung.
Das erfindungsgemässe Verfahren geht wie folgt vor sich: Es wird von einem III-V-Halbleiterblock ausgegangen, der längs einer Fläche ausgeschnitten wird, die ein wenig, über einen Winkel von 2 bis 4°, in bezug auf die (OOi)-Fläche durch Rotation um die Γ1ΤθΊ-Orientationsachse desorientiert ist. Es ist erwünscht, die Fläche zu desorientieren, um makroskopische Fehler, im Zusammenhang mit epitaktischer Ablagerung von Halbleitermaterial, zu vermeiden. Die Desorientation ermöglicht eine homogene Verteilung der Angriffspunkte für die Ablagerung. Diese Oberfläche wird dann mit Hilfe einer Natriumhypochlorit18sung, z.B. für den Fall, dass das Halbleitermaterial Galliumarsenid ist, oder im allgemeinen mit einer Lösung von Brommethanol für alle III-V-HalblGitermaterialieri, mechanisch-chemisch poliert. Dann wird über die ganze Oberfläche eine chemische Aetzbehandlung mit Hilfe einer sauren Flüssigkeit durchgeführt, um eine Dicke von einigen Millimetern z.B. 2 bis 3/um abzutragen, welche Dicke der durch die mechanisch-chemieehe Aetzung gestörten Zone entspricht. Diese Aetzung wird durchgeführt, indem die Scheibe in eine in einem Becher ausgegossene Lösung eingetaucht wird.
Die Lösung kann z.B. eine Lösung von reiner Schwefelsäure, Wasserstoffperoxyd und entionisiertem Wasser sein, wobei das Volumenverhältnis für Schwefelsäure zwischen 3 und 6 liegt, für das Wasserstoffperoxyd 1 beträgt und für entionisiertes Wasser zwischen 0,8 und 1,2 liegt (z.B. ein
309831/1010
- η - . FPHN,6299.
Gemisch. 5 * 1 + Ό· Dann wird auf der Oberfläche eine Schutzschicht angebracht, die z.B. aus Si3.icumoxyd oder Siliciumnitrid besteht. Danach werden durch eine Photoätzbehandlung in der Schutzschicht die Fenster angebracht, mit deren Hilfe die Nuten !hergestellt werden; die Hauptrichtung dieser Fensxer erstreckt sich auch wieder gemäss der Orientaticnsachse, die zuvor auf der Oberfläche herbeigeführt ist.
Anschliessend wird eine Aetzung mit einem oxydierenden Gemisch durchgeführt. Das oxydierende Gemisch kann z.B. Brommethanol (mit 3 bis 5 Gew.*p Brom) oder ein Gemisch einer 10 gew.joigen Alkalihydroxydlösung in Wasser, Wasserstoffperoxyd von 110 Vol. und von entionisiertem Wasser in Volumen-Verhältnissen von 2 bis h für Alkalihydroxyd, 1 für Wasserstoffperoxyd und von 0,8 bis 1,2 für entionisiertes Wasser, sein z.B. ein Gemisch 3 + 1 + 1)· Unter Wasserstoffperoxyd von 110 Vol. ist eine Wasserstoffperoxydlösung zu verstehen, die bei -vollständiger Zersetzung von HpO2 in Wasser und Sauerstoff 110 Volumenteile Sauerstoff atmosphärischen Druckes liefert. Dies entspricht etwa einem Wasserstoffperoxydgehalt von gut 30 Gew»$. Das oxydierende Gemisch kann z.B. auch ein Gemisch von reiner Schwefelsäure, Wasserstoffperoxyd von 110 Vol. und entionisiertem Wasser in Volumenverhältnissen von 1 für Schwefelsäure, 8 bis 15 i"ür Wasserstoffperoxyd und von 0,8 bis 1,2 für entionisiertes Wasser sein (z.B. ein Gemisch 1 + 12 + 1). Dieses Gemisch greift durch das geöffnete Fenster das Halbleitermaterial an und veranlasst die Bildung einer Nut, die praktisch die sogenannte "Schwalbenschwanz"-Form aufweist
309831 /1010
- 12 - FPHN.6299.
(siehe Fig. 1), Die Scheibe wird dann einer letzten Aetzbehandlimg mit einer Säure bei hoher Temperatur unterworfen, wobei dieses Aetzmittel seinerseits die Bildung einer z.B. trapezförmigen Aussparung in dem Halbleitermaterial innerhalb des Fensters veranlasst (siehe Fig. 2). Der kombinierte Effekt der beiden letzteren Aetzmittel erteilt den hergestellten Muten eine orthogonale Form,
Die Aetzperioden, die sich auf verschiedene Bearbeitungsstufen beziehen, wurden in vorher durchgeführten Versuchen bestimmt, wodurch eine Skalenteilung erzielt werden konnte, die die Aetzzeiten als Funktion der verlangten Nutentiefen angibt, Uebrigejis sind die Aetzzeiten von den Breiten der Fenster abhängig, in denen die Aetssbehandlungen durchgeführt werden. Für z.B. ein Fenster von 50/um und eine Aetzung von 5 /«na in Galliumarsenid mit Hilfe eines oxydierenden Gemisches von reiner Schwefelsäure, Wasserstoffperoxyd von 110 Vol. und ention&siertem ¥aaser in den Volumenverhältnissen von z.B. 1 +.12 + 1 beträgt die erforderliche Zeit 40 Sekunden bei Zimmertemperatur, Ein gasförmiges saures Aetzmittel, das ansehliessend während 5 Sekunden wirksam ist, ist genügend, um eine Nachbearbeitung der Nut zu gestatten, wobei diese Nut mit einer Dicke in der Grössenordnung von 1 /um vertieft wird.
Wenn zu lokalisierter Epitaxie übergegangen wird, wird die letzte Aetzbehandlung in einem Reaktor mit einer Halogenwasserstoff säure, z,B, Chlorwasserstoffsäure in gasförmigem Zus-tand, durchgeführt, wobei die erhöhte Temperatur berücksichtigt wird, bei der die Behandlung stattfinden muss.
309831/1010
- 13 - FPHN.6299.
Es ist dann möglich, ein epitaktisches Anwachsen durch bekannte Techniken durchzuführen.
Das Halbleitermaterial vom III-V-Typ, das am meisten verwendet wird, ist Galliumarsenid oder AsGa.
Das Verfahren nach der Erfindung ermöglicht es, lokalisierte versenkte Schichten mit einer befriedigenden Geometrie herzustellen. Dadurch können sie in der schnellen Mikroelektronik Anwendung finden infolge der Tatsache, dass elektrische Feldverzerrungen dann beträchtlich "herabgesetzt sind.
309831/1010

Claims (18)

  1. FPHN.6299.
    PATENTANSPRÜCHE:
    1 „ J Verfahren zur Herstellung von Halbleiteranordnungen, bei dem in einem an einer praktisch ebenen Oberfläche liegenden aus einkristallinem Halbleitermaterial vom III-V-Typ bestehenden Teil eines Körpers durch örtliches Aetzen von dieser Oberfläche her unter Verwendung einer Maskierung Aussparungen gemäss einem bestimmten Muster angebracht werden, dadurch gekennzeichnet, dass das örtliche Aetzen zwei Schritte umfasst, wobei in einem dieser Schritte ein Aetzmittel mit oxydierender Wirkung für das Halbleitermaterial und in dem anderen Schritt eine das Halbleitermaterial ätzende gasförmige Säure verwendet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt mit dem oxydierenden Aetzmittel vor dem Schritt mit der gasförmigen Säure durchgeführt wird,
  3. 3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermaterial Gallium enthält.
  4. 4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermaterial Arsen emthält.
  5. 5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Aetzmittel mit oxydierender Wirkung Brom enthält. *
  6. 6# Verfahren nach Anspruch 5t dadurch gekennzeichnet, dass das Aetzmittel mit oxydierender Wirkung ein Gemisch eines Alkanols und Brom ist.
  7. 7« Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Alkanol Methanol ist.
    309831/1010
    FPHN.6299.
  8. S. Verfahren nach einem der Ansprüche 5 bis 7» dadurch gekennzeichnet, dass die Bromkonzentration 3 bis 5 Gew.$ beträgt,
  9. 9. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Aetzmittel mit oxydierender Wirkung eine alkalische Wasserstoffperoxydlösune: ist.
  10. 10. Verfahren nach Anspruch 9> dadurch gekennzeichnet, dass die Zusammensetzung· des Aetzmittels einen Gemisch entspricht, das durch Zusammenfügung: von 2 - 4 Volumenteil an einer 10 gew.^oigen Lösung von Alkalihydroxyd in Wasser» 1 "olumenteil Wasserstoffperoxyd von 110 Vol. und 0,8 -1,2 VoIumenteilan Wasser erhalten ist»
  11. "i. Verfahren nach einem der Ansprüche 1 bis kf dadurch gekennzeichnet j das:; das Aetzmittel mit oxydierender Wirkung aus Schwefelsäure, Wasserstoffperoryd und Wasser zusammengesetzt ist.
  12. 12. Verfahren nach Anspruch 11» dadurch gekennzeichnet, dass die Zusammensetzung des Aetzmittels einem Gemisch entspricht, das durch Zusammenfügung von 8-15 Volumenteilen Wasserstoffperoxyd von 110 Vol., 1 Volumenteil reiner Schwefelsäure und 0,8-1,2 Volumenteilen Wasser erhalten ist.
  13. 13. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass für die gasförmige Säure ein Kalogenwasserstoi'f verwendet wird,
  14. Ui, "erfahren nach Anspruch 13» dadurch gekennzeichnet, dass für die gasförmige Säure HCl verwendet wird.
  15. 15. '-'«rfahren nach einem der vorstehenden Ansprüche, dadurch gakennzeichnet, dass beim Aetzen mit der gasförmigen Säure eine Wärm3behändlang durchgeführt wird,
    3D9831/101Q
    - 16 - FPHN.6299.
  16. 16» Verfahren nach, einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die praktisch ebene Oberfläche, in der die Aussparungen angebracht werden, etwa gemäss der (001)-Fläche orientiert ist.
  17. 17« Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Orientation der praktisch ebenen Oberfläche zwischen 2° und h° von der exakten (OO1)-Fläche abweicht,
  18. 18. Verfahren nach Anspruch 16 oder 17» dadurch gekennzeichnet, dass die Orientation der praktisch ebenen Oberfläche von der exakten (OO1)-Fläche gemäss einer Rotation um eine jiTOj-Achse abweicht ·
    19· Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass die Aussparungen mit geradlinigen Begrenzungen angebracht werden, die etwa in der Γ11O^-Richtung verlaufen«
    20o Verfahren nach einem der Ansprüche 16 bis 19» dadurch gekennzeichnet, dass Aussparungen mit Begrenzungen angebracht werden, die etwa in der plToi-Richtung verlaufen,
    21, Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in den Aussparungen Halbleitermaterial epitaxial abgelagert wird,
    22, Halbleiteranordnung, die durch ein Verfahren nach einem der vorstehenden Ansprüche hergestellt ist.
    309831/1010
    Leerseite
DE2303798A 1972-01-27 1973-01-26 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE2303798C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7202669A FR2168936B1 (de) 1972-01-27 1972-01-27

Publications (2)

Publication Number Publication Date
DE2303798A1 true DE2303798A1 (de) 1973-08-02
DE2303798C2 DE2303798C2 (de) 1983-10-13

Family

ID=9092523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2303798A Expired DE2303798C2 (de) 1972-01-27 1973-01-26 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (6)

Country Link
US (1) US3887404A (de)
JP (1) JPS5622136B2 (de)
DE (1) DE2303798C2 (de)
FR (1) FR2168936B1 (de)
GB (1) GB1417317A (de)
IT (1) IT984344B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286374A (en) * 1979-02-24 1981-09-01 International Computers Limited Large scale integrated circuit production
EP0055322A2 (de) * 1980-12-31 1982-07-07 International Business Machines Corporation Elektrische Miniatur-Steckverbinder und Verfahren zu ihrer Herstellung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5243370A (en) * 1975-10-01 1977-04-05 Hitachi Ltd Method of forming depression in semiconductor substrate
US4187125A (en) * 1976-12-27 1980-02-05 Raytheon Company Method for manufacturing semiconductor structures by anisotropic and isotropic etching
US4099305A (en) * 1977-03-14 1978-07-11 Bell Telephone Laboratories, Incorporated Fabrication of mesa devices by MBE growth over channeled substrates
JPS605560B2 (ja) * 1977-07-02 1985-02-12 富士通株式会社 インジウムリン単結晶の鏡面エツチング方法
US4215319A (en) * 1979-01-17 1980-07-29 Rca Corporation Single filament semiconductor laser
NL7903197A (nl) * 1979-04-24 1980-10-28 Philips Nv Werkwijze voor het vervaardigen van een elektrolumines- cerende halfgeleiderinrichting en elektroluminescerende halfgeleiderinrichting vervaardigd volgens de werkwijze
US4347486A (en) * 1979-10-12 1982-08-31 Rca Corporation Single filament semiconductor laser with large emitting area
US4754316A (en) * 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
US4518456A (en) * 1983-03-11 1985-05-21 At&T Bell Laboratories Light induced etching of InP by aqueous solutions of H3 PO4
FR2548220B1 (fr) * 1983-07-01 1987-07-31 Labo Electronique Physique Guide d'onde lumineuse sur materiau semi-conducteur
JPS6158273A (ja) * 1984-08-29 1986-03-25 Hitachi Ltd 化合物半導体メサ状構造体
US4984035A (en) * 1984-11-26 1991-01-08 Hitachi Cable, Ltd. Monolithic light emitting diode array
DE3678761D1 (de) * 1985-07-15 1991-05-23 Philips Nv Verfahren zur herstellung einer halbleiteranordnung unter verwendung des aetzens einer ga-as-schicht mittels einer alkalischen loesung von wasserstoffperoxide.
EP0226931B1 (de) * 1985-12-17 1991-02-27 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von Halbleitersubstraten
FR2617870B1 (fr) * 1987-07-09 1989-10-27 Labo Electronique Physique Procede de realisation de plaquettes-substrats orientees, a partir de lingots massifs semi-conducteurs du groupe iii-v
US4774555A (en) * 1987-08-07 1988-09-27 Siemens Corporate Research And Support, Inc. Power hemt structure
SE9304145D0 (sv) * 1993-12-10 1993-12-10 Pharmacia Lkb Biotech Sätt att tillverka hålrumsstrukturer
DE4427840A1 (de) * 1994-07-28 1996-02-01 Osa Elektronik Gmbh Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips
GB2297626A (en) * 1995-01-27 1996-08-07 Cambridge Consultants Miniature mounting grooved substrate
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
JP2003282939A (ja) * 2002-03-26 2003-10-03 Oki Degital Imaging:Kk 半導体発光装置及びその製造方法
KR100529632B1 (ko) * 2003-10-01 2005-11-17 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US7141486B1 (en) * 2005-06-15 2006-11-28 Agere Systems Inc. Shallow trench isolation structures comprising a graded doped sacrificial silicon dioxide material and a method for forming shallow trench isolation structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3156596A (en) * 1961-12-29 1964-11-10 Bell Telephone Labor Inc Method for polishing gallium arsenide
US3262825A (en) * 1961-12-29 1966-07-26 Bell Telephone Labor Inc Method for etching crystals of group iii(a)-v(a) compounds and etchant used therefor
US3342652A (en) * 1964-04-02 1967-09-19 Ibm Chemical polishing of a semi-conductor substrate
US3480491A (en) * 1965-11-17 1969-11-25 Ibm Vapor polishing technique
GB1165187A (en) * 1965-12-30 1969-09-24 Texas Instruments Inc Semiconductor Structure Employing a High Resistivity Gallium Arsenide Substrate
US3765984A (en) * 1968-07-17 1973-10-16 Minnesota Mining & Mfg Apparatus for chemically polishing crystals
US3762945A (en) * 1972-05-01 1973-10-02 Bell Telephone Labor Inc Technique for the fabrication of a millimeter wave beam lead schottkybarrier device
US3801391A (en) * 1972-09-25 1974-04-02 Bell Telephone Labor Inc Method for selectively etching alxga1-xas multiplier structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: "Journal of the Electrochemical Society" Bd. 118, Nr. 5, 1971, S. 768-771 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286374A (en) * 1979-02-24 1981-09-01 International Computers Limited Large scale integrated circuit production
EP0055322A2 (de) * 1980-12-31 1982-07-07 International Business Machines Corporation Elektrische Miniatur-Steckverbinder und Verfahren zu ihrer Herstellung
EP0055322A3 (en) * 1980-12-31 1983-05-11 International Business Machines Corporation Miniature electrical connectors and methods of fabricating them

Also Published As

Publication number Publication date
FR2168936B1 (de) 1977-04-01
FR2168936A1 (de) 1973-09-07
DE2303798C2 (de) 1983-10-13
GB1417317A (en) 1975-12-10
IT984344B (it) 1974-11-20
US3887404A (en) 1975-06-03
JPS4885084A (de) 1973-11-12
JPS5622136B2 (de) 1981-05-23

Similar Documents

Publication Publication Date Title
DE2303798A1 (de) Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE2333787C3 (de) Für weiche Röntgenstrahlen durchlässiges Substrat für eine Maske aus einer weiche Röntgenstrahlen absorbierenden Schicht
DE4317721C1 (de) Verfahren zur Vereinzelung von Chips aus einem Wafer
DE3334624C2 (de)
DE2737686A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2543471A1 (de) Leuchtdiodenanordnung mit gewoelbter struktur
DE102004059657B4 (de) Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung
DE2615754C2 (de)
DE2738008A1 (de) Verfahren zum herstellen einer eintransistor-speicherzelle
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE2239687B2 (de) Verfahren zum aetzen eines mehrschichtigen halbleiterkoerpers mit einem fluessigen aetzmittel
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1621532B2 (de) Verfahren zum herstellen formgebender einaetzungen an einer monokristallinen halbleiterscheibe
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3932277A1 (de) Halbleitereinrichtung und verfahren zu ihrer herstellung
DE3324594C2 (de)
DE2540301A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE2458079A1 (de) Verfahren zur herstellung eines magnetkopfes
DE2721114A1 (de) Halbleiterbauelement
DE1292758B (de) Elektrisches Halbleiterbauelement
EP0938746B1 (de) Verfahren zur nass-chemischen ätzung bzw. oberflächenreinigung von arsenhaltigen mischkristallverbindungen
DE2529865C2 (de) Wäßrige Ätzlösung zum selektiven Ätzen von Siliciumdioxidschichten auf Halbleiterkörpern
DE19741442A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification

Ipc: H01L 21/308

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee