KR100529632B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100529632B1
KR100529632B1 KR10-2003-0068488A KR20030068488A KR100529632B1 KR 100529632 B1 KR100529632 B1 KR 100529632B1 KR 20030068488 A KR20030068488 A KR 20030068488A KR 100529632 B1 KR100529632 B1 KR 100529632B1
Authority
KR
South Korea
Prior art keywords
trench
etching
semiconductor substrate
degrees
semiconductor device
Prior art date
Application number
KR10-2003-0068488A
Other languages
English (en)
Other versions
KR20050032433A (ko
Inventor
강정호
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0068488A priority Critical patent/KR100529632B1/ko
Priority to US10/956,607 priority patent/US20050085089A1/en
Publication of KR20050032433A publication Critical patent/KR20050032433A/ko
Application granted granted Critical
Publication of KR100529632B1 publication Critical patent/KR100529632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

컨택홀의 정렬에 대한 마진을 향상시키는 새로운 구조의 트렌치를 제공하기 위해, 본 발명에서는 반도체 기판을 식각하여 트렌치를 형성하되, 식각방향과 반도체 기판의 표면이 90도 보다 큰 각을 가지도록 경사시킨 상태에서 식각하여, 개구부가 바닥부에 비해 좁은 형상의 트렌치를 형성한다.

Description

반도체 소자 및 그 제조 방법 {Semiconductor device and fabrication method thereof}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자에서 활성영역 간을 절연하는 필드영역으로서 형성된 트렌치를 형성하는 방법에 관한 것이다.
반도체 소자의 격리구조로서 트렌치 격리구조 (STI : shallow trench isolation)가 많이 사용되고 있다. 트렌치 격리구조에서는 반도체 기판 내에 트렌치를 형성하고 그 내부에 절연물질을 충진시킴으로써 필드영역의 크기를 목적한 트렌치의 크기로 제한하기 때문에 반도체 소자의 미세화에 유리하다.
그러면 종래 트렌치 격리구조를 적용한 반도체 소자에 대해 간략히 설명한다. 도 1은 종래 트렌치 격리구조를 적용한 반도체 소자를 도시한 단면도이다.
도 1에는 반도체 기판(10)에 트렌치(20)가 형성되어 있고, 트렌치(20)를 제외한 반도체 기판(10)의 활성영역에 모스트랜지스터(30)와 같은 개별 소자가 형성되어 있으며, 반도체 기판(10) 및 모스트랜지스터(30) 상에는 층간절연막(60)이 형성되어 있다. 층간절연막(60)을 관통하는 컨택홀(40)을 통해 모스트랜지스터(30)의 소스/드레인 영역과 금속배선(50)이 서로 연결되어 있다.
이와 같이 종래 트렌치는 바닥부가 상부 입구에 비해 좁은 형상을 가진다.
이 때 도 1에 도시된 바와 같이 컨택홀(30)과 활성영역 및 트렌치(20) 사이의 기판 표면 간의 마진이 부톡하여, 조금만 오정렬되어도 컨택홀이 트렌치에 걸쳐지도록 형성될 수 있는 위험성이 있다.
이와 같이 컨택홀이 오정렬된 트렌치의 가장자리 부분이 누선전류의 원인이 되는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 종래 트렌치 격리구조가 가지는 문제점을 해결하는 새로운 구조의 트렌치를 제공하는 것이다.
본 발명의 다른 목적은 컨택홀의 정렬에 대한 마진을 향상시키는 새로운 구조의 트렌치를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 개구부의 단면적이 내부의 어느 하나의 단면적보다 작은 형상의 트렌치를 제공한다.
이 때, 트렌치의 바닥부로부터 상기 개구부까지의 폭이 점진적으로 좁아지는 것이 바람직하다.
트렌치의 내부는 진공이거나 또는 절연물질로 매립된 것이 바람직하고, 절연물질로는 탄화물, 산화물, 질화물, 산질화물 중의 어느 하나가 형성될 수 있다.
이러한 구조의 트렌치를 형성하기 위해서는 반도체 기판을 식각하여 트렌치를 형성하되, 식각방향과 반도체 기판의 표면이 90도 보다 큰 각을 가지도록 경사시킨 상태에서 식각하며, 식각 시에는 반도체 기판 또는 식각장비를 회전시키는 것이 바람직하다.
또한, 식각방향과 반도체 기판의 표면이 90도 보다 양의 각도만큼 큰 각을 가지도록 경사시킨 상태에서 1차로 식각하여 트렌치의 제1경사내면을 형성한 후, 90도 보다 음의 각도만큼 큰 각을 가지도록 경사시킨 상태에서 2차로 식각하여 제1경사내면과 마주보는 트렌치의 제2경사내면을 형성할 수도 있다.
식각은 BCl3, Cl2, HBr, NF3, O2, SiF4, CF 3Br 중의 어느 하나 또는 둘 이상을 식각가스로 사용하여 수행하는 것이 바람직하다.
이러한 구조의 트렌치를 형성하기 위한 식각장치는 반도체 기판을 지지하되 반도체 기판을 경동시킬 수 있는 척(chuck)을 포함한다. 이 때 척은 회전가능한 것이 바람직하다.
이하, 본 발명에 대해 첨부된 도면을 참조하여 상세히 설명한다.
설명의 편의상, 본 발명과 대조되는 종래 도면을 함께 도시하였다. 도 2a는 종래 식각과정을 도시한 단면도이고, 도 2b는 그 결과 형성된 종래 트렌치 구조를 도시한 단면도이다.
이와 비교하여 도 3a는 본 발명에 따른 식각과정을 도시한 단면도이고, 도 3b는 그 결과 형성된 본 발명에 따른 트렌치 구조를 도시한 단면도이다.
즉, 도 2a 및 2b에 도시된 바와 같이, 종래에는 상부의 식각가스 샤워헤드(300)로부터 내려오는 식각가스가 이루는 수직의 식각방향에 대해 반도체 기판(200)의 표면은 수평을 유지하고 있다. 이 때 반도체 기판(200)을 지지하고 있는 척(chcuk)(100)은 고정되어 있다.
따라서, 식각은 수직방향으로 주로 이루어져 반도체 기판(200)에 트렌치(T)를 형성하고 트렌치(T)의 내측벽 방향으로의 식각속도는 수직방향에 비해 훨씬 느리다. 이와 같이 트렌치의 내측벽 방향으로의 식각속도가 수직방향에 비해 느린 것은 트렌치의 내부, 즉 바닥면에 가까울수록 심해진다.
따라서, 종래 형성된 트렌치는 개구부가 바닥부에 비해 넓은 형상을 가지게 된다.
이와는 대조적으로 본 발명에서는 도 3a 및 3b에 도시된 바와 같이, 상부의 식각가스 샤워헤드(300)로부터 내려오는 식각가스가 이루는 식각방향과 반도체 기판(200)의 표면이 90보다 큰 각을 가지도록 한 상태에서 식각을 진행한다.
이를 위해서는 반도체 기판(200)을 지지하고 있는 척(chcuk)(100)을 경사시키는 것이 바람직하다.
이렇게 경사시킨 상태에서 식각하면 트렌치의 내측면 방향으로 식각이 활발하게 이루어져 트렌치의 내부로 갈수록, 즉 바닥면을 향해갈수록 보다 더 많이 식각될 수 있게 된다.
또한, 이와 같이 경사진 상태에서 샤워헤드(300)를 포함하는 식각장비 또는 반도체 기판(200)을 회전시키면 트렌치의 모든 내측면이 개구부에 비해 바닥면쪽이 더 넓은 폭으로 식각될 수 있다. 이를 위해서는 척(100)이 회전가능한 것이 바람직하다.
또한, 선형의 트렌치 라인을 형성하고자 하는 경우에는, 식각방향과 반도체 기판의 표면이 90도 보다 양의 각도만큼 큰 각을 가지도록 경사시킨 상태에서 1차로 식각하여 트렌치의 제1경사내면을 형성한 후, 90도 보다 음의 각도만큼 큰 각을 가지도록 경사시킨 상태에서 2차로 식각하여 제1경사내면과 마주보는 트렌치의 제2경사내면을 형성할 수도 있다.
식각에 사용되는 식각가스는 반도체 기판을 이루는 물질에 따라 달라지나, 일반적으로 BCl3, Cl2, HBr, NF3, O2, SiF4, CF 3Br 중의 어느 하나 또는 둘 이상을 사용할 수 있다. 그러나 상술한 식각가스로 반드시 한정되는 것은 아니다.
상술한 바와 같은 방법으로 형성된 트렌치는 개구부가 바닥부에 비해 좁은 형상을 가지게 된다.
이후에는 트렌치의 내부를 진공으로 유지하거나, 또는 절연물질로 매립하여 소자간 격리시킨다.
트렌치에 매립되는 절연물질로는 탄화물, 산화물, 질화물, 산질화물 등이 있으나, 이들 물질에 한정되는 것은 아니고 절연체이면서 트렌치내에 매립될 수 있는 물질이면 어느 것이라도 사용가능하다.
특히 실리카 글래스와 같이 플로우(flow)되는 특성을 가지는 물질을 사용하면 개구부 입구가 바닥부에 비해 좁은 형상의 트렌치라도 보이드 없이 완전히 매립하는 것은 용이하다.
이와 같이 개구부가 바닥부에 비해 좁을 형상을 가지는 트렌치를 형성하면, 컨택홀이 위치하는 활성영역의 면적이 더 넓어지는 효과를 가져오므로, 컨택홀 정렬에 대한 마진이 증가하는 장점이 있다.
상술한 바와 같이, 본 발명에서는 트렌치를 형성할 때 경사시킨 상태에서 식각을 진행하여 개구부가 바닥부에 비해 좁을 폭을 가지는 형상의 트렌치를 형성하므로, 컨택홀의 정렬 마진이 증가하는 효과가 있다.
도 1은 종래 트렌치 격리구조를 적용한 반도체 소자를 도시한 단면도이고,
도 2a는 종래 식각과정을 도시한 단면도이고, 도 2b는 그 결과 형성된 종래 트렌치 구조를 도시한 단면도이며,
도 3a는 본 발명에 따른 식각과정을 도시한 단면도이고, 도 3b는 그 결과 형성된 본 발명에 따른 트렌치 구조를 도시한 단면도이다.

Claims (8)

  1. 반도체 기판에 형성되어 소자를 분리시키고, 개구부의 단면적이 내부의 어느 하나의 단면적보다 작은 형상의 트렌치를 포함하고,
    상기 트렌치의 바닥부로부터 상기 개구부까지의 폭이 점진적으로 좁아지고,
    상기 트렌치의 내부는 진공이거나 또는 절연물질로 매립되고,
    상기 절연물질은 탄화물, 산화물, 질화물, 산질화물 중의 어느 하나이고,
    상기 트렌치는 반도체 기판을 식각방향과 상기 반도체 기판의 표면이 90도 보다 큰 각을 가지는 상태에서 상기 반도체 기판 또는 식각장치를 기울이고 회전시키면서 식각하여 개구부가 바닥부에 비해 좁게 형성되고, 상기 식각은 상기 식각방향과 상기 반도체 기판의 표면이 90도 보다 양의 각도만큼 큰 각을 가지도록 경사시킨 상태에서 1차로 식각하여 트렌치의 제1 경사내면을 형성한 후, 90도 보다 음의 각도만큼 큰 각을 가지도록 경사시킨 상태에서 2차로 식각하여 상기 제1경사내면과 마주보는 트렌치의 제2경사내면을 형성하도록 여러 방향으로 회전하면서 이루어져서 형성되는 반도체 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 트렌치는 BCl3, Cl2, HBr, NF3, O2, SiF4, CF3Br 중의 어느 하나 또는 둘 이상을 식각가스로 사용하는 식각에 의하여 형성되는 반도체 소자.
  8. 제1항에 있어서,
    상기 트렌치는 반도체 기판을 지지하고 있으며, 상기 반도체 기판을 기울이거나 또는 회전시킬 수 있는 척(chuck)을 포함하는 식각장치를 사용하여 형성되는 반도체 소자.
KR10-2003-0068488A 2003-10-01 2003-10-01 반도체 소자 및 그 제조 방법 KR100529632B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0068488A KR100529632B1 (ko) 2003-10-01 2003-10-01 반도체 소자 및 그 제조 방법
US10/956,607 US20050085089A1 (en) 2003-10-01 2004-09-30 Etching apparatus, semiconductor devices and methods of fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0068488A KR100529632B1 (ko) 2003-10-01 2003-10-01 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050032433A KR20050032433A (ko) 2005-04-07
KR100529632B1 true KR100529632B1 (ko) 2005-11-17

Family

ID=34510848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0068488A KR100529632B1 (ko) 2003-10-01 2003-10-01 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20050085089A1 (ko)
KR (1) KR100529632B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853485B1 (ko) 2007-03-19 2008-08-21 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US9548224B2 (en) 2010-05-11 2017-01-17 Ultra High Vacuum Solutions Ltd. Method and apparatus to control surface texture modification of silicon wafers for photovoltaic cell devices
US10886165B2 (en) * 2018-06-15 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming negatively sloped isolation structures

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2168936B1 (ko) * 1972-01-27 1977-04-01 Labo Electronique Physique
US4016062A (en) * 1975-09-11 1977-04-05 International Business Machines Corporation Method of forming a serrated surface topography
NL7903197A (nl) * 1979-04-24 1980-10-28 Philips Nv Werkwijze voor het vervaardigen van een elektrolumines- cerende halfgeleiderinrichting en elektroluminescerende halfgeleiderinrichting vervaardigd volgens de werkwijze
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JPH0269936A (ja) * 1988-07-28 1990-03-08 Siemens Ag 半導体材料上の樹脂構造の形成方法
US5205902A (en) * 1989-08-18 1993-04-27 Galileo Electro-Optics Corporation Method of manufacturing microchannel electron multipliers
JP2932650B2 (ja) * 1990-09-17 1999-08-09 松下電器産業株式会社 微細構造物の製造方法
US5116461A (en) * 1991-04-22 1992-05-26 Motorola, Inc. Method for fabricating an angled diffraction grating
JPH05326452A (ja) * 1991-06-10 1993-12-10 Kawasaki Steel Corp プラズマ処理装置及び方法
US5534706A (en) * 1994-03-07 1996-07-09 High Yield Technology, Inc. Particle monitor for throttled pumping systems
DE69615721T2 (de) * 1995-03-17 2002-08-08 Ebara Corp., Tokio/Tokyo Herstellungsverfahren mit einem Energiebündel
US5656535A (en) * 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
US5814555A (en) * 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US5843226A (en) * 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
US6015985A (en) * 1997-01-21 2000-01-18 International Business Machines Corporation Deep trench with enhanced sidewall surface area
JPH1174339A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6034417A (en) * 1998-05-08 2000-03-07 Micron Technology, Inc. Semiconductor structure having more usable substrate area and method for forming same
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
JP3244065B2 (ja) * 1998-10-23 2002-01-07 日本電気株式会社 半導体静電保護素子及びその製造方法
US6399516B1 (en) * 1998-10-30 2002-06-04 Massachusetts Institute Of Technology Plasma etch techniques for fabricating silicon structures from a substrate
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
US6355567B1 (en) * 1999-06-30 2002-03-12 International Business Machines Corporation Retrograde openings in thin films
US6432832B1 (en) * 1999-06-30 2002-08-13 Lam Research Corporation Method of improving the profile angle between narrow and wide features
KR100344831B1 (ko) * 1999-12-30 2002-07-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6503409B1 (en) * 2000-05-25 2003-01-07 Sandia Corporation Lithographic fabrication of nanoapertures
US6514805B2 (en) * 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6642536B1 (en) * 2001-12-17 2003-11-04 Advanced Micro Devices, Inc. Hybrid silicon on insulator/bulk strained silicon technology
US6787423B1 (en) * 2002-12-09 2004-09-07 Advanced Micro Devices, Inc. Strained-silicon semiconductor device
US6627515B1 (en) * 2002-12-13 2003-09-30 Taiwan Semiconductor Manufacturing Company Method of fabricating a non-floating body device with enhanced performance
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US7031365B2 (en) * 2003-05-02 2006-04-18 Xerox Corporation Locally-outcoupled cavity resonator having unidirectional emission
US6846720B2 (en) * 2003-06-18 2005-01-25 Agency For Science, Technology And Research Method to reduce junction leakage current in strained silicon on silicon-germanium devices
US7482178B2 (en) * 2003-08-06 2009-01-27 Applied Materials, Inc. Chamber stability monitoring using an integrated metrology tool

Also Published As

Publication number Publication date
KR20050032433A (ko) 2005-04-07
US20050085089A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
US20050127459A1 (en) Novel gate structure and method of forming the gate dielectric with mini-spacer
US9799564B2 (en) Semiconductor structure having contact holes between sidewall spacers and fabrication method there of
TWI681503B (zh) 形成具有淺溝槽隔離（ｓｔｉ）區之積體電路的方法及所產生的ｉｃ結構
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
KR100451513B1 (ko) 반도체 소자의 콘택홀 형성 방법
US11631642B2 (en) Method for manufacturing semiconductor device
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
KR100790965B1 (ko) 링 디펙트를 방지하기 위한 반도체 소자 및 그 제조방법
KR100529632B1 (ko) 반도체 소자 및 그 제조 방법
US7279393B2 (en) Trench isolation structure and method of manufacture therefor
US8093122B2 (en) Method for fabricating vertical channel transistor
KR100534172B1 (ko) 반도체 소자의 게이트 스패이서 형성 방법_
WO2021115042A1 (zh) 一种半导体器件及其制作方法
US6383937B1 (en) Method of fabricating a silicon island
US20050106835A1 (en) Trench isolation structure and method of manufacture therefor
KR100532770B1 (ko) 반도체 소자의 제조 방법
KR100474588B1 (ko) 반도체장치의소자격리방법
US6340623B1 (en) Method of fabricating semiconductor device
KR20050002439A (ko) 반도체소자의 제조방법
KR100361520B1 (ko) 반도체장치의 소자격리방법
KR20030045216A (ko) 반도체 소자의 트렌치 형성 방법
JP2006128407A (ja) 素子分離及びその製造方法並びに半導体装置及びその製造方法
KR100242523B1 (ko) 반도체장치의 소자격리방법
TW408425B (en) Shallow trench isolation process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee