JP2006128407A - 素子分離及びその製造方法並びに半導体装置及びその製造方法 - Google Patents

Abstract

【課題】絶縁酸化膜から半導体基板へ加えられるストレスを緩和することができるボイドを有し、かつ、平坦性に優れたトレンチ型素子分離を提供する。
【解決手段】本発明の素子分離は、半導体基板１の一部に形成されたトレンチ２に絶縁膜４が埋められた素子分離であって、第１の側面６と、上記第１の側面６よりも深い位置に設けられ、上記第１の側面６よりもテーパー角度の大きい第２の側面７と、上記第２の側面７よりも深い位置に設けられ、上記第２の側面７よりもテーパー角度の小さい第３の側面８とを有し、上記第２の側面よりも深い位置にボイド１０が形成されている。この素子分離を製造する工程では、トレンチ２内に絶縁膜４を埋める工程において絶縁性物質を鉛直方向から供給することにより、絶縁性物質を第２の側面７に衝突させて反射させ、トレンチ２の下部に自己整合的にボイドを形成することができる。
【選択図】図１

Description

本発明は、素子分離膜及びその製造方法に関し、特に、下部にボイドを有するトレンチ素子分離及びその製造方法に関するものである。また、本発明は、素子分離を有する半導体装置及びその製造方法にも関する。

従来から、半導体素子の集積度が増加しており、これに伴って素子分離用絶縁膜の重要性も益々高まってきている。素子分離用絶縁膜に必要な特性は、物理的な特性と電気的な特性とに大別される。近年では、半導体装置の集積度の増加が可能であるといった物理的な特性と、トランジスタ同士をより確実に分離することができるといった電気的な特性との両方を兼ね備えたトレンチ型素子分離方法が、高集積半導体装置に広く採択されている。

トレンチ型素子分離の形成方法は、半導体基板の所定領域をエッチングにより除去してトレンチを形成する工程と、上記トレンチ内に素子分離用絶縁膜を形成する工程とを含む。しかし、一般的な半導体装置の製造方法では、素子分離用絶縁膜を形成した後に、トランジスタの不純物領域を活性化するなどの目的で熱工程を行う必要があり、この熱処理を行うと、素子分離用絶縁膜と半導体基板の膨張率の違いから半導体基板にストレスがかかってしまう。このようなストレスは半導体基板のうち素子分離用絶縁膜の底のコーナー部分と接触する部分の近傍に集中し、その部分に欠陥が生じると、接合漏れ電流が増加する。これにより、半導体素子の誤動作が誘発されたり電力消耗が増加するといった不具合が生じてしまう。このような問題点を解決するために、特許文献１では、トレンチの下部にボイドを形成することにより、ボイドがストレスを吸収し半導体基板へのストレスを減少する方法が提案されている。

図９（ａ）〜（ｃ）は、従来のトレンチ型素子分離の製造工程を示す断面図である。従来のトレンチ型素子分離の製造方法では、まず、図９（ａ）に示す工程で、シリコン基板１０１、シリコン基板１０１上に堆積された酸化膜１１０およびシリコン窒化膜１００のうちの所定の領域にフォトレジスト（図示せず）をマスクとしてトレンチ１０２を形成する。そして、フォトレジストを除去した後にトレンチ１０２の底面及び側面の上に酸化膜１０４を形成した後、酸化膜１０４の上にシリコン窒化膜（図示せず）を形成し、異方性エッチングを行うことにより、トレンチ１０２の側面の上における酸化膜１０４の上にシリコン窒化膜からなるサイドウォール１０５を形成する。

次に、図９（ｂ）に示す工程で、ウェットエッチングを行うことにより、トレンチ１０２の底面と、側面のうち底面の近傍に位置する部分との上における酸化膜１０４を除去する。これにより、トレンチ１０２の側面のうち底面の近傍に位置する領域とサイドウォール１０５との間には空間が生じている。

次に、図９（ｃ）に示す工程で、トレンチ１０２内を埋め、トレンチ１０２の外部におけるシリコン基板１０１の上に伸びる絶縁膜（図示せず）を形成する。その後、ＣＭＰ等を行うことにより、絶縁膜のうちシリコン基板１０１の上の不要な部分を除去し、トレンチ１０２内を埋める絶縁膜１０６を残す。このとき、トレンチ１０２の側面とサイドウォール１０５とに挟まれる空間には絶縁膜１０６が入り込まないため、この部分はボイド１０７となる。その後にシリコン基板１０１上に堆積された酸化膜１１０およびシリコン窒化膜１００をウェットエッチング法等で除去する。
特開平１１−１６９９８号公報

しかしながら、上記従来の方法では、工程が複雑になり製造コストがかかってしまう。また、この方法では、トレンチ１０２の側面上に、酸化膜１０４と、酸化膜１０４とエッチングレートの異なるシリコン窒化膜からなるサイドウォール１０５とを形成し、トレンチ１０２内を酸化膜等の絶縁膜１０６で埋める。そのため、シリコン基板１０１上に堆積された酸化膜１１０およびシリコン窒化膜１００をウェットエッチング法等で除去するためのウェットエッチングを行うと、絶縁膜１０６と酸化膜１０４とが選択的に除去されて、サイドウォール１０５のみが残留して突起１０８が形成される。この突起１０８によって基板の平坦性が損なわれるため、ゲート電極等の素子の形成が困難になり不良が増加するといった不具合が生じていた。

本発明は、半導体基板から加えられるストレスを緩和することができるボイドを有し、かつ、平坦性に優れたトレンチ型素子分離と、ボイドを容易に形成することが出来るトレンチ型素子分離の製造方法とを提供することを目的とする。

本発明の素子分離は、半導体基板の一部に形成された溝に絶縁膜が埋められた素子分離であって、第１の側面と、上記第１の側面よりも深い位置に設けられ、上記第１の側面よりもテーパー角度の大きい第２の側面と、上記第２の側面よりも深い位置に設けられ、上記第２の側面よりもテーパー角度の小さい第３の側面とを有し、上記第２の側面よりも深い位置にボイドが形成されていることを特徴とする。

この素子分離を製造する工程では、溝内に絶縁膜を埋める工程において絶縁性物質を鉛直方向から供給することにより、絶縁性物質を第２の側面に衝突させて反射させることができる。したがって、溝のうち第２の側面よりも下に位置する部分、つまり第３の側面を有する部分のステップカバレッジが小さくなるため、その部分に自己整合的にボイドが形成される。また、ボイドの上には均一に絶縁膜が堆積されるため、素子分離の中央部にシームが発生するのが抑制され、素子分離の表面の平坦性が向上する。

このような構造を有する素子分離では、上部が絶縁膜によって均一に埋められているため、水平方向の耐圧を確保できる。例えば、半導体基板に大きな電圧が印加されるソース・ドレイン領域等の不純物拡散層が形成されている場合にも、十分に破壊耐圧を確保することができる。これと共に、素子分離の下部にボイドが形成されているため、熱処理時に生じるストレスを吸収することができ、素子分離の底のコーナー部にストレスが集中するのを効果的に抑制することができる。したがって、ストレスによって欠陥が発生して、漏れ電流が発生するのを抑制することができる。

上記第２の側面のテーパー角は、４５度以上９０度以下であることが好ましい。この場合には、溝を絶縁膜で埋める工程において、絶縁性物質を第２の側面に効率よく衝突させることができる。

また、本発明の半導体装置は本発明の素子分離を備えるものであって、上記半導体基板のうち上記素子分離に囲まれる領域には不純物拡散層を有する素子が設けられ、上記不純物拡散層の接合深さは、上記第１の側面の設けられている深さよりも深いことが好ましい。この場合には、広い分離幅が必要である不純物拡散層を、溝のうち最も広い横幅を有する第１の側面によって分離することができる。

本発明の素子分離方法の製造方法は、半導体基板の一部に溝を形成して上記溝に絶縁膜を埋める素子分離の製造方法であって、上記溝のうち第１の側面を有する部分を形成する工程（ａ）と、上記第１の側面よりも深い位置に、上記溝のうち、上記第１の側面よりもテーパー角度の大きい第２の側面を有する部分を形成する工程（ｂ）と、上記第２の側面よりも深い位置に、上記溝のうち、上記第２の側面よりもテーパー角度の小さい第３の側面を有する部分を形成する工程（ｃ）と、上記工程（ｃ）の後に、上記溝に対して鉛直方向から絶縁性物質を堆積することにより、上記溝のうち上記第２の側面よりも深い位置にボイドを形成しながら上記溝を上記絶縁膜で埋める工程（ｄ）とを備えることを特徴とする。

この方法では、工程（ｄ）で、絶縁性物質を鉛直方向から供給することにより、絶縁性物質を第２の側面に衝突させて反射させることができる。したがって、溝のうち第２の側面よりも下に位置する部分、つまり第３の側面を有する部分のステップカバレッジが小さくなるため、その部分に自己整合的にボイドを形成することができる。また、ボイドの上には均一に絶縁膜を堆積することができるため、素子分離の中央部にシームが発生するのを防止することができ、素子分離の表面の平坦性を向上させることができる。

この方法で形成された素子分離では、上部が絶縁膜によって均一に埋められているため、水平方向の耐圧を確保できる。例えば、半導体基板に大きな電圧が印加されるソース・ドレイン領域等の不純物拡散層が形成されている場合にも、十分に破壊耐圧を確保することができる。これと共に、素子分離の下部にボイドが形成されているため、熱処理時に生じるストレスを吸収することができ、素子分離の底のコーナー部にストレスが集中するのを効果的に抑制することができる。したがって、ストレスによって欠陥が発生して、漏れ電流が発生するのを抑制することができる。

上記第２の側面のテーパー角を４５度以上９０度以下とすることが好ましい。この場合には、工程（ｄ）において、絶縁性物質を第２の側面に効率よく衝突させることができる。

上記工程（ａ）、上記工程（ｂ）及び上記工程（ｃ）では、エッチングを行うことにより上記溝を形成し、上記工程（ｂ）では、上記工程（ａ）よりも上記エッチングの堆積成分を増加させることにより上記第２の側面のテーパー角度を上記第１の側面よりも大きくし、上記工程（ｃ）では、上記工程（ｂ）よりも上記エッチングの堆積成分を減少させることにより上記第３の側面のテーパー角度を上記第２の側面よりも小さくしてもよい。この方法では、工程数の増加を伴うことなくエッチングの条件を変化させるだけで溝の側面のテーパー角を変化させることができる。

上記工程（ａ）の後であって上記工程（ｂ）の前に、上記溝における上記第１の側面と底面を覆う膜を形成する工程（ｅ）をさらに備え、上記工程（ｂ）では、上記膜に対して異方性エッチングを行うことにより、上記第１の側面を覆うサイドウォールを形成し、上記溝の底面のうち上記サイドウォールにより覆われる部分を上記第２の側面とし、上記工程（ｃ）では、上記サイドウォールをマスクとしてエッチングを行うことにより、上記溝のうち第３の側面を有する部分を形成し、上記工程（ｃ）の後で上記工程（ｄ）の前に、上記サイドウォールを除去する工程（ｆ）をさらに備えていてもよい。この場合には、工程（ｂ）及び（ｃ）において、より確実に第２の側面のテーパー角や幅を制御することができる。

上記工程（ｅ）では、上記膜として有機系膜を形成してもよい。

上記工程（ｂ）における上記異方性エッチングと、上記工程（ｃ）における上記エッチングとを、同一の条件で続けて行ってもよい。

上記工程（ｅ）では、上記膜として酸化膜を形成してもよい。

本発明の半導体装置の製造方法は、本発明の素子分離の製造方法を含むものであって、上記工程（ｄ）の後に、上記半導体基板のうち上記素子分離に囲まれる領域に不純物拡散層を形成する工程（ｇ）をさらに備え、上記工程（ｇ）では、上記不純物拡散層の接合深さを、上記第１の側面の設けられている深さよりも深くすることが好ましい。この方法で形成された半導体装置では、広い分離幅が必要である不純物拡散層を、溝のうち最も広い横幅を有する第１の側面によって分離することができる。

本発明の素子分離によれば、素子分離として必要な分離幅と分離深さを確保しつつ、溝の下部のボイドによって熱処理によるストレスを緩和することができる。これにより、ストレスによって欠陥が発生して漏れ電流が生じるのを防止することができる。

また本発明の素子分離の製造方法によれば、簡便な方法で確実にボイドを形成することができる。

以下では、本発明の実施の形態について図面を参照しながら説明する。

（素子分離の構造）
図１（ａ）は、本発明のトレンチ型素子分離の構造を模式的に示す断面図であり、図１（ｂ）は、トレンチ側壁の段差部分を拡大して示す断面図である。図１（ａ）, （ｂ）に示す半導体基板１は例えばシリコンからなり、トランジスタ等の素子を形成する素子形成領域Ｒ１と、素子形成領域Ｒ１を囲む素子分離領域Ｒ２とに分けられる。そして、半導体基板１のうち素子分離領域Ｒ２に位置する部分にはトレンチ２が設けられ、トレンチ２の側面及び底面を覆う厚さ１０ｎｍのバリア膜３と、バリア膜３の上からトレンチ２内を埋めるシリコン酸化膜からなる埋め込み絶縁膜４とからなるトレンチ型素子分離５が設けられている。トレンチ型素子分離５は、３００〜４００ｎｍの深さで設けられ、上面は１００ｎｍの幅を有し、下面は６０〜７０ｎｍの幅を有している。トレンチ型素子分離５の側面は、テーパー角によって３つの領域に分けられ、深さの浅い順に、第１のテーパー角Ａを有する第１の側面６と、第２のテーパー角Ｂを有する第２の側面７と、第３のテーパー角Ｃを有する第３の側面８とから構成されている。第１のテーパー角Ａと第３のテーパー角Ｃとはほぼ等しく、第２のテーパー角Ｂは第１のテーパー角Ａ及び第３のテーパー角Ｃよりも大きい。第１のテーパー角Ａ及び第３のテーパー角Ｃは例えば５度程度であり、第２のテーパー角Ｂは、４５度以上９０度以下であることが好ましく、また第２の側面７は１０ｎｍ以上の長さ（面の上端から下端までの長さ）を有していることが好ましい。なお、本明細書中において、「トレンチ型素子分離の側面のテーパー角」とは、トレンチ型素子分離の側面が、鉛直方向からトレンチ型素子分離の内側へ向かう側に傾いている角度をいう。また、トレンチ型素子分離５の各側面６〜８は丸みを帯びていてもよいし、必ずしも一定の傾きで設けられていなくてもよい。これらの場合の「テーパー角」とは、各側面６〜８のそれぞれにおける上端と下端とを結んだ直線の鉛直方向からの傾きをいうものとする。

ここで、素子形成領域Ｒ１にソース・ドレイン領域等の不純物拡散層９が設けられている場合には、第１の側面６は、不純物拡散層９の接合深さＸと同等又はより深くまで設けられていることが好ましい。これは、不純物拡散層９の不純物濃度は他の領域よりも高く、広い分離幅が必要であるため、トレンチ型素子分離５のうち最も広い横幅を有する第１の側面６によって分離されることが好ましいためである。もちろん、ソース・ドレイン領域の間の距離が十分にあって破壊耐圧が確保されるような場合には、第１の側面６は、接合深さＸよりも浅くてもよい。

そして、トレンチ２内を埋める埋め込み絶縁膜４内にはボイド１０が設けられている。ボイド１０は、トレンチ型素子分離５のうち第２の側面７の高さより下、つまり、第３の側面８の高さの領域に設けられている。

なお、図１（ａ）では、素子形成領域Ｒ１に不純物拡散層９のみを示しているが、実際にはトランジスタやキャパシタといった素子が形成される。その素子自体の構成は従来と同様であるので図示及び説明を省略する。

本実施形態のトレンチ型素子分離５では、上部が絶縁膜４によって均一に埋められているため、水平方向の耐圧を確保できる。例えば、半導体基板１に大きな電圧が印加されるソース・ドレイン領域等の不純物拡散層９が形成されている場合にも、十分に破壊耐圧を確保することができる。これと共に、トレンチ型素子分離５の下部にボイド１０が形成されているため、熱処理時に生じるストレスを吸収することができ、トレンチ型素子分離５の底のコーナー部にストレスが集中するのを効果的に抑制することができる。したがって、ストレスに起因して漏れ電流が発生するのを抑制することができる。さらに、ボイド１０内の空気の誘電率は絶縁膜４の誘電率よりも低いため、ゲート電極（図示せず）等の導体がトレンチ型素子分離の上まで伸びている場合には、その導体と半導体基板１との間で形成される寄生容量の容量値を低減することができる。これにより、半導体素子の速度を向上させることもできる。

次に、本実施形態のトレンチ型素子分離５の第１〜第３の製造方法について、図面を参照しながら説明する。

（第１の製造方法）
図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）及び図４（ａ）, （ｂ）は、本実施形態の第１の製造方法における素子分離の製造工程を示す断面図である。

第１の製造方法では、まず図２（ａ）に示す工程で、半導体基板１の上に厚さ５ｎｍの保護酸化膜１１と厚さ１００ｎｍのシリコン窒化膜１２とを順次形成する。そして、リソグラフィーにより、シリコン窒化膜１２の上に素子分離領域Ｒ２を開口するフォトレジスト（図示せず）を形成して、エッチングを行うことにより、シリコン窒化膜１２及び保護酸化膜１１のうち素子分離領域Ｒ２に位置する部分を除去する。その後、フォトレジストを除去する。

次に、図２（ｂ）に示す工程で、シリコン窒化膜１２及び保護酸化膜１１をマスクとして、ＨＢｒ、ＣＨＦ₃及びＯ₂を用いてエッチングを行う。まず、堆積成分の少ない条件、つまりＯ₂ガスの割合を多くした条件でエッチングを行うことにより、トレンチ２のうち第１のテーパー角Ａの第１の側面６を有する部分を形成する。引き続いて、エッチングの条件を堆積成分の大きな条件、つまりＯ₂ガスの割合の少ない条件に変更する。堆積成分の大きい条件にすると、エッチングが進行しているトレンチ２の側面にＣ等を含む堆積物が多く堆積してマスクとなる成分が多くなり、トレンチ２の側面のテーパー角が大きくなるため、第２の側面７を有する部分が形成される。その後、エッチングの条件を元の側壁堆積の少ない条件に戻すことにより、第３の側面８を有する部分を形成する。

なお、上述の方法では、ＨＢｒやＯ₂を用いてエッチングを行ったが、他のガスを用いてもよい。また、ガスの割合を増減させることにより堆積成分の多少を変化させてもよいし、ガスの種類や圧力を変化させることにより堆積成分の多少を変化させてもよい。また、上述の方法では、ＨＢｒやＯ₂の他にＣＨＦ₃も供給した。しかしながら、例えば、図２（ａ）に示す工程で形成したフォトレジストを除去せずにそのまま残した状態で図２（ｂ）に示すエッチングを行ってもよく、この場合には、ＣＨＦ₃を供給しなくてもレジストからＣが供給されるため、トレンチ２の側面に堆積物を堆積することができる。

次に、図２（ｃ）に示す工程で、洗浄等を行うことによって残留する堆積物を除去した後に、トレンチ２の表面を酸化することにより、側壁酸化膜であるバリア膜３を形成する。

次に、図３（ａ）に示す工程で、ＨＤＰ（High Density Plasma）等の、垂直方向に堆積する成分（鉛直成分）の多い堆積方法を行うことにより、絶縁膜４を堆積していく。この堆積方法では、垂直成分が第２のテーパー角Ｂを有する第２の側面７に衝突して反射しやすい。したがって、トレンチ２のうち第２の側面７よりも下に位置する部分、つまり第３の側面８を有する部分のステップカバレッジが小さくなる。この堆積を続けると、図３（ｂ）に示すように、トレンチ２のうちの下部には堆積物が入り込まずに自己整合的にボイド１０が形成され、ボイド１０の上が堆積物で覆われる。このように、一旦ボイド１０の上が覆われると、その上には、均一な密度の堆積物を堆積することができる。ＨＤＰは、図３（ｃ）に示すようにトレンチ２の上部が完全に堆積物で埋まるまで行われる。

次に、図４（ａ）に示す工程で、ＣＭＰ法等を行うことにより、堆積した絶縁膜４のうち素子形成領域Ｒ１における半導体基板１の上に位置する部分を除去する。その後、シリコン窒化膜１２及び保護酸化膜１１を除去する。このとき、前述したようにトレンチ２の上部における絶縁膜４のエッチングレートは均一であるため、絶縁膜４の表面の平坦性は良好となる。

次に、図４（ｂ）に示す工程で、素子形成領域Ｒ１にトランジスタ等の形成を行う。例えば、素子形成領域Ｒ１にＭＩＳＦＥＴを形成する場合には、不純物を注入することにより、ソース・ドレイン領域等の不純物拡散層９を形成した後、ゲート電極（図示せず）等を形成する。素子形成領域Ｒ１に形成する素子は従来と同様であり、その形成方法も従来と同様であるので、その説明は省略する。

以上に述べたように、第１の製造方法によると、トレンチ２を形成するときにエッチングの条件を変化させるだけで、工程数の増加を伴うことなくトレンチ２の側面のテーパー角に変化を持たせることができ、他の部分よりもテーパー角度の大きい第２の側面７を設けることができる。このようなトレンチ２の側面を形成しておくと、その後に絶縁性物質を上から鉛直方向に供給した場合に、第２の側面７に絶縁性物質を反射させることができる。これにより、トレンチ２の下部に確実にボイド１０を形成することができる。

また、トレンチ２の下部にボイド１０が一旦形成されると、その上には均一に絶縁膜４を堆積することができる。ＨＤＰ以外の従来の堆積方法では、ステップカバレッジが小さい性質を有するプラズマＣＶＤ法や、常圧ＣＶＤ法を行うことにより、トレンチの中央部の密度が低くなってしまっていた。そのため、その後に保護酸化膜やシリコン窒化膜を除去するためのウェットエッチングを行うと、トレンチの中央部のエッチングレートが高いため、中央部が深く除去されてシームが発生するおそれがあった。しかしながら、本実施形態では、トレンチ２のうちの上部の密度を均一にすることができるため、そのような不具合が生じにくくなり、素子分離領域Ｒ２の平坦性を向上させることができる。

（第２の製造方法）
図５（ａ）〜（ｃ）及び図６（ａ）, （ｂ）は、本実施形態の第２の製造方法における素子分離の製造工程を示す断面図である。

第２の製造方法では、まず図５（ａ）に示す工程で、半導体基板１の上に厚さ５ｎｍの保護酸化膜１１と厚さ１００ｎｍのシリコン窒化膜１２とを順次形成する。そして、リソグラフィーにより、シリコン窒化膜１２の上に素子分離領域Ｒ２を開口するフォトレジスト（図示せず）を形成して、エッチングを行うことにより、シリコン窒化膜１２及び保護酸化膜１１のうち素子分離領域Ｒ２に位置する部分を除去する。その後、フォトレジストを除去する。

次に、図５（ｂ）に示す工程で、シリコン窒化膜１２及び保護酸化膜１１をマスクとして、ＨＢｒ、ＣＨＦ₃及びＯ₂を用いたエッチングを行うことにより、トレンチ２のうち第１のテーパー角Ａの第１の側面６を有する部分を形成する。このときのトレンチ２は、後に素子形成領域Ｒ１に形成するソース・ドレイン領域等の不純物拡散層（図示せず）の接合深さと同程度又はそれより深い位置まで形成することが好ましい。

次に、図５（ｃ）に示す工程で、素子分離領域Ｒ２におけるトレンチ２の底面及び側面を覆い、素子形成領域Ｒ１におけるシリコン窒化膜１２の上に伸びる厚さ１２ｎｍの有機系膜２１を形成する。ここで、有機系膜２１は、基板をエッチング装置（図示せず）内に保持したままで、図５（ｂ）に示す工程で行ったエッチングのガス条件を変更して、ＣＨＢｒ₃等のＣを含む堆積系のガスのみを供給し続けることにより形成してもよいし、図５（ｂ）に示す工程で行ったエッチングを完全に停止した後に、塗布することにより形成してもよい。

また、第１の製法の場合と同様に、トレンチ２の下部にボイドが一旦形成されると、その上には均一に絶縁膜４（図４（ｂ）等に示すものと同様である）を堆積することができるため、素子分離領域Ｒ２の平坦性を向上させることができる。

次に、図６（ａ）に示す工程で、ＨＢｒ、ＣＨＦ₃及びＯ₂を用いた異方性エッチングを行うと、有機系膜２１のうちトレンチ２の側面上に位置する部分よりも、トレンチ２の底面上に位置する部分と、素子形成領域Ｒ１におけるシリコン窒化膜１２の上に位置する部分とが早く除去されていき、厚さ１０ｎｍのサイドウォール２２が形成される。さらに異方性エッチングを進めると、シリコン窒化膜１２とサイドウォール２２とがマスクとなって異方性エッチングが進行するため、トレンチ２のうち第１の側面６を有する部分の下に、サイドウォール２２の膜厚分だけ口径の小さい第３の側面８を有する部分が形成される。なお、第１の側面６と第３の側面８との間には、サイドウォールによって覆われた第２の側面７（段差部分）が形成される。

ここで、上述したように、有機系膜２１と、その下における半導体基板１とを、一度の異方性エッチングにより除去してもよいし、まず有機系膜２１を除去してサイドウォール２２を形成するエッチングを行った後に条件を変更して、半導体基板１に対するエッチングを行ってもよい。その場合には、有機系膜２１に対するエッチングとして、Ａｒ及びＯ２等を用いたエッチングを行えば、有機系膜２１を効率良く除去することができる。

次に、図６（ｂ）に示す工程で、洗浄等を行うことによって残留する堆積物を除去した後に、トレンチ２の表面を酸化することにより、側壁酸化膜であるバリア膜３を形成する。その後の工程は、第１の製造方法における図３（ａ）〜図４（ｂ）に示す工程と同様であるので、その説明を省略する。

以上に述べたように、第２の製造方法によると、図５（ｃ）に示す工程で、トレンチ２を覆う有機系膜２１を形成してエッチングを行うことにより、より確実に第２の側面７のテーパー角や幅を制御することができる。このように第２の側面７を所望の形状にすることができるため、その後に絶縁性物質を上から鉛直方向に供給した場合に、第２の側面７に絶縁性物質を確実に反射させることができる。これにより、トレンチ２の下部に確実にボイド１０を形成することができる。

（第３の製造方法）
図７（ａ）〜（ｃ）及び図８（ａ）〜（ｃ）は、本実施形態の第３の製造方法における素子分離の製造工程を示す断面図である。

第３の製造方法では、まず図７（ａ）に示す工程で、半導体基板１の上に厚さ５ｎｍの保護酸化膜１１と厚さ１００ｎｍのシリコン窒化膜１２とを順次形成する。そして、リソグラフィーにより、シリコン窒化膜１２の上に素子分離領域Ｒ２を開口するフォトレジスト（図示せず）を形成して、エッチングを行うことにより、シリコン窒化膜１２及び保護酸化膜１１のうち素子分離領域Ｒ２に位置する部分を除去する。その後、フォトレジストを除去する。

次に、図７（ｂ）に示す工程で、シリコン窒化膜１２及び保護酸化膜１１をマスクとしてエッチングを行うことにより、トレンチ２のうち第１のテーパー角Ａの第１の側面６を有する部分を形成する。このときのトレンチ２は、後に素子形成領域Ｒ１に形成するソース・ドレイン領域等の不純物拡散層（図示せず）の接合深さと同程度又はそれより深い位置まで形成することが好ましい。

次に、図７（ｃ）に示す工程で、ＬＰ−ＣＶＤ法等のＣＶＤ法を行うことにより、素子分離領域Ｒ２におけるトレンチ２の底面及び側面を覆い、素子形成領域Ｒ１におけるシリコン窒化膜１２の上に伸びる厚さ１０ｎｍの酸化膜３１を堆積する。

次に、図８（ａ）に示す工程で、異方性エッチングを行うことにより、トレンチ２における第１の側面６上に厚さ１０ｎｍのサイドウォール３２を形成する。

次に、図８（ｂ）に示す工程で、シリコン窒化膜１２及びサイドウォール３２をマスクとしてエッチングを行うことにより、トレンチ２のうち第１の側面６を有する部分の下に、サイドウォール３２の膜厚分だけ口径の小さい第３の側面８を有する部分が形成される。なお、第１の側面６と第３の側面８との間には、サイドウォール３２によって覆われた第２の側面７（段差部分）が形成される。

次に、図８（ｃ）に示す工程で、ウェットエッチングを行うことによりサイドウォール３２を除去した後、トレンチ２の表面を酸化することにより側壁酸化膜３を形成する。その後の工程は、第１の製造方法における図３（ａ）〜図４（ｂ）に示す工程と同様であるので、その説明を省略する。

以上に述べたように、第３の製造方法によると、図８（ａ）に示す工程で、トレンチ２を覆うサイドウォール３２形成してエッチングを行うことにより、より確実に第２の側面７のテーパー角や幅を制御することができる。このように第２の側面７を所望の形状にすることができるため、その後に絶縁性物質を上から鉛直方向に供給した場合に、第２の側面７に絶縁性物質を確実に反射させることができる。これにより、トレンチ２の下部に確実にボイド１０を形成することができる。

（その他の製造方法）
なお、第１〜第３の製造方法では、半導体基板１の上に保護酸化膜１１とシリコン窒化膜１２とを形成する場合について説明した。しかしながら、本発明では、半導体基板１を保護できる膜であれば、これらの膜の代わりに他の材質の膜を用いてもよく、例えばポリシリコン等を用いてもよい。

また、第１〜第３の製造方法では、シリコン窒化膜１２の上に形成したレジスト（図示せず）を除去した後にトレンチ２を形成しているが、本発明では、レジストを残したままトレンチ２を形成してもよい。

また、実施形態における構造及び第１〜第３の製造方法では、トレンチ２の側面に設けられる段差（第１の側面６〜第３の側面８によって構成される段差）が１つである場合について説明したが、本発明では、段差が複数設けられていてもよい。

また、第１〜第３の製造方法では、トレンチ２の底面及び側面を熱酸化することによりバリア膜３を形成しているが、酸化膜をＣＶＤ法により堆積してもよい。また、必ずしもバリア膜３は形成しなくてもよく、トレンチ２に直接絶縁膜４を埋め込んでもよい。

以上説明したように、本発明の素子分離は、分離耐圧を確保しつつ漏れ電流を低減することができる点で、産業上の利用可能性は高い。

（ａ）は、本発明のトレンチ型素子分離の構造を模式的に示す断面図であり、（ｂ）は、トレンチ側壁の段差部分を拡大して示す断面図である。 （ａ）〜（ｃ）は、本実施形態の第１の製造方法における素子分離の製造工程を示す断面図である。 （ａ）〜（ｃ）は、本実施形態の第１の製造方法における素子分離の製造工程を示す断面図である。 （ａ）, （ｂ）は、本実施形態の第１の製造方法における素子分離の製造工程を示す断面図である。 （ａ）〜（ｃ）は、本実施形態の第２の製造方法における素子分離の製造工程を示す断面図である。 （ａ）, （ｂ）は、本実施形態の第２の製造方法における素子分離の製造工程を示す断面図である。 （ａ）〜（ｃ）は、本実施形態の第３の製造方法における素子分離の製造工程を示す断面図である。 （ａ）〜（ｃ）は、本実施形態の第３の製造方法における素子分離の製造工程を示す断面図である。 （ａ）〜（ｃ）は、従来のトレンチ型素子分離の製造工程を示す断面図である。

符号の説明

１ 半導体基板
２ トレンチ
３ バリア膜
４ 絶縁膜
５ トレンチ型素子分離
６ 第１の側面
７ 第２の側面
８ 第３の側面
９ 不純物拡散層
１０ ボイド
１１ 保護酸化膜
１２ シリコン窒化膜
２１ 有機系膜
２２ サイドウォール
３１ 酸化膜
３２ サイドウォール

Claims (11)

1. 半導体基板の一部に形成された溝に絶縁膜が埋められた素子分離であって、
   第１の側面と、上記第１の側面よりも深い位置に設けられ、上記第１の側面よりもテーパー角度の大きい第２の側面と、上記第２の側面よりも深い位置に設けられ、上記第２の側面よりもテーパー角度の小さい第３の側面とを有し、上記第２の側面よりも深い位置にボイドが形成されていることを特徴とする素子分離。
2. 請求項１に記載の素子分離であって、
   上記第２の側面のテーパー角は、４５度以上９０度以下であることを特徴とする素子分離。
3. 請求項１又は２に記載の素子分離を備えた半導体装置であって、
   上記半導体基板のうち上記素子分離に囲まれる領域には不純物拡散層を有する素子が設けられ、
   上記不純物拡散層の接合深さは、上記第１の側面の設けられている深さよりも深いことを特徴とする半導体装置。
4. 半導体基板の一部に溝を形成して上記溝に絶縁膜を埋める素子分離の製造方法であって、
   上記溝のうち第１の側面を有する部分を形成する工程（ａ）と、
   上記第１の側面よりも深い位置に、上記溝のうち、上記第１の側面よりもテーパー角度の大きい第２の側面を有する部分を形成する工程（ｂ）と、
   上記第２の側面よりも深い位置に、上記溝のうち、上記第２の側面よりもテーパー角度の小さい第３の側面を有する部分を形成する工程（ｃ）と、
   上記工程（ｃ）の後に、上記溝に対して鉛直方向から絶縁性物質を堆積することにより、上記溝のうち上記第２の側面よりも深い位置にボイドを形成しながら上記溝を上記絶縁膜で埋める工程（ｄ）とを備えることを特徴とする素子分離の製造方法。
5. 請求項４に記載の素子分離の製造方法であって、
   上記第２の側面のテーパー角を４５度以上９０度以下とすることを特徴とする素子分離の製造方法。
6. 請求項４又は５に記載の素子分離の製造方法であって、
   上記工程（ａ）、上記工程（ｂ）及び上記工程（ｃ）では、エッチングを行うことにより上記溝を形成し、
   上記工程（ｂ）では、上記工程（ａ）よりも上記エッチングの側壁への堆積成分を増加させることにより上記第２の側面のテーパー角度を上記第１の側面よりも大きくし、
   上記工程（ｃ）では、上記工程（ｂ）よりも上記エッチングの側壁への堆積成分を減少させることにより上記第３の側面のテーパー角度を上記第２の側面よりも小さくすることを特徴とする素子分離の製造方法。
7. 請求項４又は５に記載の素子分離の製造方法であって、
   上記工程（ａ）の後であって上記工程（ｂ）の前に、上記溝における上記第１の側面と底面を覆う膜を形成する工程（ｅ）をさらに備え、
   上記工程（ｂ）では、上記膜に対して異方性エッチングを行うことにより、上記第１の側面を覆うサイドウォールを形成し、上記溝の底面のうち上記サイドウォールにより覆われる部分を上記第２の側面とし、
   上記工程（ｃ）では、上記サイドウォールをマスクとしてエッチングを行うことにより、上記溝のうち第３の側面を有する部分を形成し、
   上記工程（ｃ）の後で上記工程（ｄ）の前に、上記サイドウォールを除去する工程（ｆ）をさらに備えることを特徴とする素子分離の製造方法。
8. 請求項７に記載の素子分離の製造方法であって、
   上記工程（ｅ）では、上記膜として有機系膜を形成することを特徴とする素子分離の製造方法。
9. 請求項８に記載の素子分離の製造方法であって、
   上記工程（ｂ）における上記異方性エッチングと、上記工程（ｃ）における上記エッチングとを、同一の条件で続けて行うことを特徴とする素子分離の製造方法。
10. 請求項７に記載の素子分離の製造方法であって、
    上記工程（ｅ）では、上記膜として酸化膜を形成することを特徴とする素子分離の製造方法。
11. 請求項４〜１０のうちいずれか１項に記載の素子分離の製造方法を含む半導体装置の製造方法であって、
    上記工程（ｄ）の後に、上記半導体基板のうち上記素子分離に囲まれる領域に不純物拡散層を形成する工程（ｇ）をさらに備え、
    上記工程（ｇ）では、上記不純物拡散層の接合深さを、上記第１の側面の設けられている深さよりも深くすることを特徴とする半導体装置の製造方法。

Images