DE1963162B2 - Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe - Google Patents

Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe

Info

Publication number
DE1963162B2
DE1963162B2 DE1963162A DE1963162A DE1963162B2 DE 1963162 B2 DE1963162 B2 DE 1963162B2 DE 1963162 A DE1963162 A DE 1963162A DE 1963162 A DE1963162 A DE 1963162A DE 1963162 B2 DE1963162 B2 DE 1963162B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor wafer
grooves
etching
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1963162A
Other languages
English (en)
Other versions
DE1963162C3 (de
DE1963162A1 (de
Inventor
Kenneth Elwood Richardson Tex. Bean (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1963162A1 publication Critical patent/DE1963162A1/de
Publication of DE1963162B2 publication Critical patent/DE1963162B2/de
Application granted granted Critical
Publication of DE1963162C3 publication Critical patent/DE1963162C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/102Mask alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

■—
Die Erfindung bezieht sich auf ein Verfahren zur
Halbleitermaterial übrigbleiben. Diese indem neu (lüUJ^ B iner Ätzlösung erzeugt werden,
aboelager™n Halbleitermaterial zurückbleibenden «lekive s Ätzen (100).Ebenen schneller ätzt as die Bereiche des urspünglichen Halbleitermatenals 65 d e die^ « V die\usnutzung dieser speziellen f id isolierte Inseln ,ndenen (»^^hen Ebenen wird die Best.mmung
der gewünschten Nuttiefen vere.nfacht.
Bereiche des urspünglichen Halbl find dann voneinander isolierte Inseln ,nn denen Halbleiterbauelemente geb.ldet ά™ *°mdahren Bei der Durchführung der bekannten Verfahren
Die einfache Bestimmung der Dicke des verbleibenden Teils der Halbleiterscheibe wird auch durch die vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens ermöglicht, die darin besteht, daß zum Atzen der Nuten auf der einen Oberflächenseite der Halbleiterscheibe eine Maskierungsschicbt aufgebracht wird, die rechteckige Fenster mit unterschiedlichen Breiten aufweist
Ein Auefübrungsbeispiel der Erfindung ist in der Zeichnung dargestellt Darin zeigt
Fig. IA eine Schnittansicbt eines Abschnitts einer Halbleiterscheibe,
F i g, 2 A bis 12 A Scbnittansichten der in F i g. 1A dargestellten Halbleiterscheibe nach verschiedenen Schritten des erfindungsgemäßen Verfahrens,
Fig. IB, 2B und 5B bis 12B Schnittansichten eines Abschnitts einer Halbleiterscheibe nach verschiedenen Schritten eines herkömmlichen Verfahrens zum Vergleich mit dem erfindungsgemäßen Verfahren,
Fig. 13 eine Teilaufsicht aut die Halbleiterscheibe in dem in Fig. 7 A dargestellten Herst .Uungsstadium,
Fig. 14 eine Aufsicht auf eine nach dem erfindungsgemäßen Verfahren bearbeitete Halbleiterscheibe,
Fig. 15 eine vergrößerte Ansicht eines Teils der in F i g. 14 dargestellten Halbleiterscheibe und
Fig. 16 eine erläuternde Schnittansicht einer nach einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellten Nut.
Zur klaren Definition und Hervorhebung der Nützlichkeit einer bevorzugten Ausführungsform der Erfindung werden die Fig. IA bis 12A und die Fig. IB, 2B und 5B bis 12B miteinander verglichen. In Fig. IA bis 12A ist dargestellt, wie das hier beschriebene Verfahren im Rahmen eines bekannten Verfahrens zur elektrischen Isolierung von auf ei·',er Halbleiterscheibe herzustellenden Halbleiterbauelementen angewendet werden kann, das in den Fig. IB. 2B und 5B bis 12B dargestellt ist.
Nach F i g. 1B ist eine Halbleiterscheibe 21 aus monokristallinem Silizium, das beispielsweise n-leitendes Silizium sein kann, mit polierten Oberflächen 22 und 23 versehen. Auf der Oberfläche 22 wird nach Fig.2B eine Schicht24 aus (n+)-leitendemSilizium epitaktisch abgeschieden. Wie Fig. 5B zeigt, wird über der Oberfläche der Schicht 24 nun eine als dielektrischer Isolator dienende Schicht 26 aus Sttizii;moxid durch thermische Oxydation der Schicht 24 oder durch ein anderes herkömmliches Verfahren erzeugt. Auf der Siliziumoxidschicht wird dann eine erste Trägerschicht 27 angebracht. Die erste Trägerschicht 27, die beispielsweise durch Abscheidung von polykristallinen! Silizium über der Siliziumoxidschicht 26 hergestellt werden kann, ist verhältnismäßig dick, damit sie während der nachfolgenden Bearbeitung des in Fig. 6B dargestellten Substrats als Träger dienen kann. Die nachfolgende Bearbeitung kann beispielsweise aus der Entfernung eines Teils der η-leitenden Halbleiterscheibe 21 durch Läppen oder Polieren bestehen, damit die in F i g. 7 B dargestellte Anordnung entsteht. Die in Fig. 7B dargestellte Anordnung ist in bezug auf die Lage in Fig. 6B zur Erleichterung der Beschreibung umgedreht dargestellt. Wie man aus der Überprüfung von Fig. 7B erkennen kann, ist es äußerst schwer, während des Läppens und Polierens der Halbleiterscheibe 21 aus gleitendem Silizium au bestimmen, wieviel Material während des Läppvorgango bereits entfernt worden ist, und dabei die Dicke 4er Halbleiterscheibe 21 so zu überwachen, daß sie über die
s ganze Oberfläche der Scheibe gleichmäßig ist Insbesondere ist die Gleichmäßigkeit der Dicke bei solchen Scheiben ein Problem, die infolge der bei der Abscheidung der Trägerschicht 27 zwischeo dsn Schichten 24, 26 und 21 auftretenden Teroperatur-
gefalle uneben oder gekrümmt werden. Beim Läppen von gebogenen oder gekrümmten Scheiben wird von manchen Punkten der Oberfläche infolge der Unebenheit mehr Material als von anderen Punkten entfernt
Wenn die Halbleiterscheibe 21 dann jedoch auf die gewünschte Dicke oder auf die Dicke, von der man annimmt, daß sie die gewünschte Dicke sei, geläppt ist, dann wird eine herkömmliche Maske 30 aus einem lichtempfindlichen Ätzschutzlack zur Her-
ao stellung eines Musters auf der Halbleiterscheibe 21 verwendet. In dem Muste: werden dann durch herkömmliche Belichtungs- und Ilntwicklungsverfahren Fenster 28, 29 und 31 hergestellt, damit die Anordnung von Fig. 8B entsteht. Die Anordnung von F i g. 8 B wird dann durch Anwendung eines Dampfätzvorgangs oder durch Verwendung einer ätzenden Säure, die zwar die Halbleiterscheibe 21 und die Schicht 24 angreift, aber wenig Reaktionsvermögen mit der isolierenden Schicht 26 aus Siliziumoxid aufweist geätzt damit jene Bereiche der Halbleiterscheibe 21 und der Schicht 24 entfernt werden, die durch die Fenster 28,29 und 31 zugänglich sind. Wie in F i g. 9 B dargestellt ist, erzeugt das Ätzmittel eine Reihe von Mesas 32, die nach Entfernen der Maskierungsschicht 30 mit einer Siliziumoxidschicht 33 bedeckt werden. Nach der Bildung der Siliziumoxidschicht 33 über den Mesas 32 wird eine zweite Trägerschicht 34, beispielsweise polykrisUllines Silizium, das wegen seiner polykristallinen Struktur einen sehr hohen spezifischen Widerstand besitzt, auf der Siliziumoxidschicht 33 abgeschieden. Die erste Trägerschicht 27 wird dann durch Läppen und Polieren entfernt, damit die Siliziumoxidschicht 26 freigelegt wird, die dann, wie dem Fachmann bekannt ist, durch Maskieren und Ätzen geöffnet werden kann, damit die Herstellung verschiedener Halbleiterbauelemente in jedem der Mesas 32 ermöglicht wird. Die Mesas 32 sind durch die Siliziumoxidschichten 33 und die zweite Trägerschicht 34 elektrisch voneinander isoliert. Nach der Herstellung von Transistoren, Dioden und/oder passiven Bauelementen, wie Widerständen und aus pn-Übergängen gebildeten Kondensatoren, können die einzelnen Mesas 32 durch dem Fachmann bekannte Maskierungs-, Ätz- und Abscheideverfahrer miteinander verbunden werden, damit komplette integrierte Schaltkreise entstehen.
Als Gegenüberstellung wird nun auf die F i g. 1A bis 12A Bezug genommen. Die den Fig. IB, 2 E und 5B bis 12B entsprechenden Fig. IA, 2A unc
5 A bis 12 A stellen dabei das hier beschriebene Ver fahren dar.
In F i g. 1A ist eine Halbleiterscheibe 21' dar gestellt, die beispielsweise aus η-leitendem Siliziun mit ebenen Oberflächen 22' und 23' bestehen kann die beide eine (lOO)-Struktur aufweisen. Auf de Oberfläche 22' wird nach Fig. 2A eine Schicht 24 aus Silizium mit einem anderen Leitungstyp, bei spielsweise (n-M-leitendes Silizium, epitaktisch ab
geschieden. Auf der epitaktisch abgeschiedenen kann so eingestellt sein, daß die Nuten 42,43 und 44 Schicht 24' wird dann eine Maske 36 aus einem licht- Tiefen von 30, 25 bzw. 17,5 μπι besitzen. Nach dem empfindlichen Ätzschutzlack angebracht, durch die in Ätzen der Nuten 41 bis 44 durch die Halbleiterherkömmlicher Weise Fenster 37 bis 40 erzeugt scheibe 21' und die Schicht 24' wird über dem nach werden. Die Fenster 37 bis 40 besitzen in der Auf- 5 dem oben beschriebenen Ätzschritt verbleibenden sieht von F i g. 34 eine rechteckige Form. Das Fen- Bereich der Schicht 24' und über den Oberflächen ster 38 bildet eine öffnung, die enger als die vom der Nuten 41 bis 44 eine Schicht 26' aus Silizium-Fenster 37 gebildete öffnung ist. Das Fenster 39 ist oxid abgeschieden.
noch enger als das Fenster38, und das Fenster40 Wie in Fig. 6A dargestellt ist, wird dann über ist noch enger als das Fenster 39. Jedes der Fenster to der Siliziumdioxidschicht 26' eine erste Träger-37 bis 40 beschreibt auf der Schicht 24' parallele schicht 27' angebracht, die aus irgendeinem geeig-Linien 37' und 37" bis 40' und 40", die parallel zu rteten Material, beispielsweise aus polykristallinem den Linien verlaufen, die von der Überschneidung Silizium, Keramik, geschmolzenem Glas oder dervon (lll)-Ebenen mit der Fläche mit (lOO)-Struktur gleichen, bestehen kann. Nach dem Anbringen der gebildet werden, die die Oberfläche der Schicht 24' 15 ersten Trägerschicht 27' wird die aus n-leitendem formt. Silizium oder dergleichen bestehende Halbleiter-Durch die Ausrichtung der Fenster 37 bis 40 auf scheibe 21' auf die gewünschte Dicke geläppt. Durch die (lll)-Ebenen entstehen beim Ätzen der Schicht die angebrachten Nuten 41 bis 44 kann die Dicke, 24' und der Halbleiterscheibe 21' durch die Fenster auf die die Halbleiterscheibe 21' geläppt ist, durch 37 bis 40 mehrere Nuten 41 bis 44, deren Wände *o eine Sichtprüfung bestimmt werden, da ein Läppan nach F i g. 4 A von (111)-Ebenen begrenzt sind. Wie auf eine geringere Tiefe als 47 bis 50 um die Siliziumin Fig. 4 A dargestellt ist, können die Nuten 41 bis oxidschicht 26' und die in der Nut 41 angebrachte 27' 44 durch Verwendung von selektiv wirkenden Ätz- aus polykristallinem Silizium freigelegt werden. Wenn lösungen, wie sie z. B. im Electrochem. Society die gewünschte Dicke der Halbleiterscheibe 21' zwi-Journal (September 1967), S. 965, beschrieben sind, *5 sehen 17,5 und 25 um liegt, dann wird die Halbleitermit schrägverlaufenden Seiten hergestellt werden. Das scheibe *'!' so lange geläppt, bis die Böden der Nuten bedeutet insbesondere, daß durch Auswahl einer 41, 42 und 43 freigelegt sind, wie in Fig. 13 dar-Ätzlösung,die vorzugsweise (HO)-und (lOO)-Ebenen gestellt ist. Da nach Fig. 13 der Boden der Nut44 und nicht (lll)-Ebenen ätzt, die (HO)- und (100)- noch nicht durch die Oberfläche der Halbleiter-Ebenen schneller als die (111)-Ebenen geätzt werden, 30 scheibe 21' sichtbar geworden ist, kann festgestellt was bewirkt, daß die Seiten der Nuten 41 bis 44 von werden, daß die Dicke der Halbleiterscheibe 21' zwi-(Hl)-Ebenen begrenzt sind. Die (Hl)-Ebenen sehen 17,5 und 25 μπι liegt. Damit bestimmt werden schneiden die Oberfläche der Schichten 21' und 24', kann, ob die Dicke der Halbleiterscheibe 21' über die die beide eine (100)-Struktur aufweisen, unter einem gesamte Scheibenoberfläche gleichmäßig ist, kann an Winkel von 54,74°, wie in Fig. 16 dargestellt ist. 35 verschiedenen, voneinander entfernt liegenden Punk-Eine spezielle Ätzlösung, die sich zum selektiven ten auf der Halbleiterscheibe 21' eine Reihe von Ätzen durch die Fenster 37 bis 40 geeignet erwiesen Nuten 41 bis 44 angebracht werden, wie in Fig. 14 hat, enthält eine Mischung aus 88 ml Wasser (61,20 dargestellt ist. In Fig. 14 sind fünf Gruppen von Molprozent), 17 ml Äthylendiamin (35,1 Molpro- Nuten 41 bis 44 vorgesehen, die in gleichen Abstänzent) und 3 g Brenzcatechin (3,7 Molprozent). Diese 40 den auf der Schichtoberfläche verteilt sind, so daß die Lösung ätzt (lOO)-Ebenen mit etwa 50 Mikron pro Sichtprüfung einer der Stellen 45 bis 49 nach dem Stunde, (110)-Ebenen mit etwa 30 Mikron pro Läppen der Halbleiterscheibe 21' die Bestimmung Stunde und die (Hl)-Ebenen mit etwa 3 Mikron pro der Dicke der Halbleiterscheibe 21' an dieser Stelle Stunde. Wie oben erklärt wurde, kann auf diese ermöglicht. Wenn die Halbleiterscheibe 21' auf die Weise die Geometrie der Nuten 41 bis 44 durch Ver- 45 gewünschte Dicke geläppt worden ist, dann folgen wendung einer selektiven Ätzlösung exakt gesteuert die im Zusammenhang mit Fig. 8B bis 12B bewerden, da sie von den langsam geätzten (Hl)- schriebenen Vorgänge.
Ebenen begrenzt werden. Die Tiefe der Nuten 37 Genauer gesagt heißt das, daß auf dem Substrat bis 40 hängt dann von der Ätzzeit und von der nach Fig. 7A eine Schicht 30' aus lichtempfind-Breite der Fenster 37 bis 40 ab. Genauer gesagt, ist 50 lichem Ätzschatzlack angebracht wird, durch die die Tiefed in Fig. 16 unter der Voraussetzung, daß Fenster 28', 29' und 31' geöffnet werfen. Danach die Ätzlösung eine ausreichende Zeitperiode auf die können die durch die Fenster zugängliche Halbleiter-Schicht 24' und auf die Halbleiterscheibe 21' einwir- scheibe 21' und die Schicht 24' durch Verwendung ken kann, 0,707öial so groß wie die Breite w der einer herkömmlichen Ätzlösung entfernt werfen, Fenster, durch die sie erzeugt worden ist. Durch 55 doch wird das Ätzen zur Erzeugung der Mesas 32' Überwachung der Breite der Fenster 37 bis 40 kann aus noch zu beschreibenden Gründen vorzugsweise die Tiefe der Nuten 41 bis 44 kontrolliert werfen. unter Verwendung des oben beschriebenen selektiven Da die Fenster 37 bis 40, wie oben bereits erklärt Ätzmittels durchgeführt. Über der Oberfläche des wurde, immer enger werfen, sind die sich ergebenden Substrats nach Fig. 9 A wird nun eine Schicht 33' geätzten Nuten 41 bis 44 nacheinander immer flachen 60 aus Siliziumoxid angebracht, worauf auf derSilizium-Die Tiefe der Nut 41 wird durch die Ätzzeit ge- oxidschicht 26' eine zweite Trägerschicht 34' nach steuert, da das Fenster37 ausreichend breit ist, daß Fig. HA gebildet wirf. Entsprechend der obigen die Wände der Nut 41 nicht so schnell konvergieren Beschreibung kann die zweite Trägerschicht beispielswie die der Nuten42,43 und 44. Wie in Fig.4A weise aus polykristallinem Silizium bestehen. Das dargestellt ist, ist die Ätzzeit so begrenzt, daß die 65 polykristalline Silizium, das als erste Trägerschicht Wände der Nut 41 nicht konvergieren und daß die 27 diente, wird dann durch Läppen und Polieren Nut 44 beispielsweise eine Tiefe zwischen 47 und entfernt, damit die Süizhnndioxidschicht 33' frei-50 um hat Die Breite der Fenster 38, 39 und 40 gelegt wirf. Durch die Schicht 33' können nun zur
163 162
7 8
Herstellung von Halbleiterbauelementen in den zieluing das Ätzen einer einzigen Nut mit bekannter Mesas 32' Fenster geöffnet werden. Diese Halbleiter- Tiefe oder beim Ätzen mehrerer Nuten mit bekannten', bauelemente können dann später zur Bildung von aber unterschiedlichen Tiefen angewendet werden, integrierten Schaltkreisen durch dem Fachmann be- Die Verwendung der konvergierenden kristallokannte Verfahren miteinander verbunden werden. 5 graphischen Ebenen oder der Ebenen, die zur Er^ ; Die Mesas 32' sind durch die Siliziumoxidschicht zeugung der Nutwände dienen, ist jedoch wegen der 26' und durch die einen hohen spezifischen Wider- Exaktheit der damit erreichbaren Kontrolle bevorstand aufweisende polykristalline Schicht 34' elek- zugt.
trisch voneinander isoliert. Der Fachmann kann erkennen, daß das hier be-
Die Beschreibung bezieht sich zwar hier auf die io schriebene Verfahren nicht nur zur Kontrolle der
Herstellung elektrisch voneinander isolierter Halb- Dicke der Halbleiterscheibe 21' während des Läp-
leiterbauelemente, doch kann das Verfahren auch zur pens, sondern unter Bezugnahme auf Fi g. 11A und
Herstellung von Halbleiterbauelementen verwendet 12 A auch zur Kontrolle der Dicke der Mesas 32'
werden, die auf einer Siliziumscheibe gebildet und während der Entfernung der ersten Trägerschicht 27'
später durch Ritzen und Brechen voneinander ge- 15 angewendet werden kann. Genauer gesagt können
trennt werden, da es ja zur Kontrolle der Dicke der unter der Voraussetzung, daß auch die Mesas 32'
Schicht des Halbleitermaterials verwendet werden durch selektives Ätzen längs (lll)-Ebenen erzeugt
kann, in dem die Halbleiterbauelemente erzeugt wer- werden, gleichzeitig ein oder mehrere Nuten dicht
den sollen. Der Fachmann wird nach dem Lesen der bei den Mesabereichen erzeugt werden, die infolge
obigen Beschreibung verschiedene andere Anwen- ao der Breite der Fenster, durch die sie hergestellt wer-
dungsfälle erkennen können. den, enden, ehe sie die Siliziumoxidschicht 26' er-
Ebenso kann man erkennen, daß die Nuten 41 bis reichen. Sollten diese Nuten beim Entfernen der 44, die man als Läpp-Ende-Anzeiger bezeichnen Trägerschicht 27' also freigelegt werden, dann ist kann, so gesteuert werden können, daß sie durch offensichtlich, daß das in den angrenzenden Berei-Veränderung der Breite der Fenster, durch die sie as chen zurückbleibende Halbleitermaterial dünner als geläppt werden, eine Anzeige für vei-schiedene Tiefen die Tiefe der Nuten ist. Wie oben erklärt worden ist, bilden, da die Tiefe der Nut infolge der exakten kann die Tiefe dieser Nuten natürlich auch durch kristallographischen Ausrichtung der (lll)-Ebenen Kontrolle der Breite der Fenster, durch die sie erbezüglich der (100)-Oberfläche dem OJfachen Wert zeugt werden, und der Ätzzeit kontrolliert werden, der Breite des Fensters entspricht, durch die die Nut 30 ohne daß auf die Kristallstruktur des Halbleitergeformt wird. materials Rücksicht genommen wird; ein solches
Es ist ebenso offensichtlich, daß je nach Anwen- Verfahren wird jedoch nicht bevorzugt angewendet,
dungsfall zwei, drei, vier oder mehr Nuten verwendet Einer der Gründe, warum die Tiefenanzeigenuten
werden können. vorzugsweise von konvergierenden Ebenen begrenzt
Die nach dem hier beschriebenen Verfahren her- 35 sind, die die Oberfläche des Halbleitermaterials unter gestellten Halbleitersubstrate nach Fig. 4A sind einem bekannten Winkel schneiden, ist die Genauigäußerst nützlich bei verschiedenartigen Vorgängen, keit der Kontrolle, die durch Verwendung solcher bei denen die Halbleiterscheibe 21', in die die Nuten Nuten ermöglicht wird. Selbst unter der Vorausgeätzt werden, geläppt werden soll, und man kann setzung, daß im Substrat von F i g. 4 A nur eine Nut erkennen, daß das im Zusammenhang mit Fig. IA 40 41 eingeätzt worden ist, wäre es nach Fig. 13 mögbis 12 A beschriebene Verfahren zur Erzielung der Hch, mit vernünftiger Genauigkeit festzustellen, daß gleichen Ergebnisse abgeändert werden kann. Bei- das nach dem Läppen zurückbleibende Halbleiterspielsweise hätten die Nuten 41 bis 44 vor der Ab- material dünner als die Tiefe der Nut 41 ist, wenn scheidung der Schicht 24' aus (n-t-gleitendem SiIi- diese freigelegt werden sollte, und um wieviel dünzium in der Halbleiterscheibe 21' angebracht werden 45 ner das verbleibende Halbleitermaterial ist. Diese können. In diesem Fall wäre die epitaktisch abge- Bestimmung ist möglich, da die Geometrie der Nut schiedene Schicht 24' nach der Bildung der Nuten 41 41 infolge des exakten Winkels, den die Wände dei bis 44 angebracht worden. Man erkennt ebenso, daß Nut 41 mit der (110)-Oberfläche des Halbleiteres möglich gewesen wäre, die elektrisch isolierende materials einschließen, bekannt ist. Wenn man der Siliziumdioxidschicht 26' vor der Anbringung der 50 Winkel von 54,74°, die Breite des Fensters 37, durcl Nuten 41 bis 44 auf dem Substrat von Fig. 2A ab- das die Nut 41 gebildet worden ist, und die Breit« zuscheiden; all dies umfaßt das oben beschriebene der während des Läppvorgangs durch Freilegen dei Verfahren. Nut 41 gebildeten öffnung kennt, dann kann di<
Die obige Beschreibung betrifft zwar eine bevor- Dicke des Halbleitermaterials berechnet werden. Da:
zugte Ausführung des Verfahrens, doch müssen zur 55 gleiche Prinzip kann zur Bestimmung der Dicke de
Kontrolle der Tiefe, auf die die Tiefenanzeigenuten Mesas 32' angewandt werden, wenn ein zweite
geätzt werden, nicht unbedingt (lll)-Ebenen ver- Läpp- und Poliervorgang die Siliziumoxidschicht 33
wendet werden. Durch verschiedene andere Faktoren durchdringen sollte. Durch Messen der während de
kann die Tiefe, bis zu der Nuten in einer mono- Läppvorgangs freigelegten Breite der Mesas 32
kristallinen Halbleiterscheibe geätzt werden, unab- 60 kann die Dicke der Mesas 32' bei bekannten Seiten
foängig von der Kristallstruktur der Scheibe durch winkeln und Bodenbreiten berechnet werden. E
Überwachen der Breite der Fenster, durch die das könnte eine als Maske ausgebildete Lehre geschaffei
Ätzen bewirkt wird, kontrolliert werden. So kann die werden, auf der eine Anordnung so getroffen ist, dal
Tiefe der durch die Fenster 37 bis 40 gebildeten sie geometrisch mit der Anordnung der Mesas 32
Nuten beispielsweise durch Überwachen der Breite 65 mit Ausnahme einer vorbestimmten Dickenabmes
der Fenster 37 bis 40 und der Ätzzeit kontrolliert jung übereinstimmt, und diese Lehre könnte über di
werden. Wenn die Beziehung zwischen Ätzzeit und Oberfläche des in Fig. 12A dargestellten Substrat
Fensterbreite einmal bestimmt ist, kann diese Be- gelegt werden. Wenn die während des Läppvorgang
freigelegten Bereiche der Mesas 32' innerhalb der Minimalaußenlinien der Lehre zu liegen kommen, dann weiß man, daß die Mesas 32' zu dünn sind, da der Umfang der Mesas 32' wegen des Winkels der Seitenwände der Mesas 32' kleiner wird, wenn sie dünner werden.
IO
Das hier beschriebene Verfahren kann bei einer Anzahl von verschiedenen Herstellungsstadien dazu verwendet werden, die Dicke des Halbleitermaterials zu überwachen; der Fachmann wird aus der obigen Beschreibung auch noch andere Anwendungszwecke erkennen können.
Hierzu 4 Blatt Zeichnungen

Claims (1)

  1. s^
    der die Nuten (42, 43, 44) eingebracht
    einer Ätzlösung erzeugt weraen, die die O- und (100)-Ebenen schneUer ätzt als ehe (Hl)-
    ^Verfahren nach Anspruch 2, dadurch gekennzeichnet, öaß zum Ätzen der Nuten (42, 30
    SAVsnrsssi
    Herstellung kontroUiert bzw
    werden kann
    der ateutra
DE1963162A 1968-12-31 1969-12-17 Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe Expired DE1963162C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00788167A US3844858A (en) 1968-12-31 1968-12-31 Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate

Publications (3)

Publication Number Publication Date
DE1963162A1 DE1963162A1 (de) 1970-07-02
DE1963162B2 true DE1963162B2 (de) 1974-08-08
DE1963162C3 DE1963162C3 (de) 1975-04-10

Family

ID=25143652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1963162A Expired DE1963162C3 (de) 1968-12-31 1969-12-17 Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe

Country Status (7)

Country Link
US (1) US3844858A (de)
JP (1) JPS4941956B1 (de)
CA (1) CA949683A (de)
DE (1) DE1963162C3 (de)
FR (1) FR2030114B1 (de)
GB (1) GB1288941A (de)
NL (1) NL168997C (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063271A (en) * 1972-07-26 1977-12-13 Texas Instruments Incorporated FET and bipolar device and circuit process with maximum junction control
US3953264A (en) * 1974-08-29 1976-04-27 International Business Machines Corporation Integrated heater element array and fabrication method
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
US4670769A (en) * 1979-04-09 1987-06-02 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4309813A (en) * 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
US4652333A (en) * 1985-06-19 1987-03-24 Honeywell Inc. Etch process monitors for buried heterostructures
US5034347A (en) * 1987-10-05 1991-07-23 Menlo Industries Process for producing an integrated circuit device with substrate via hole and metallized backplane
US5051378A (en) * 1988-11-09 1991-09-24 Sony Corporation Method of thinning a semiconductor wafer
CH682528A5 (fr) * 1990-03-16 1993-09-30 Westonbridge Int Ltd Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.
US5318663A (en) * 1992-12-23 1994-06-07 International Business Machines Corporation Method for thinning SOI films having improved thickness uniformity
US5589083A (en) * 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
US6333553B1 (en) * 1999-05-21 2001-12-25 International Business Machines Corporation Wafer thickness compensation for interchip planarity
US8132775B2 (en) * 2008-04-29 2012-03-13 International Business Machines Corporation Solder mold plates used in packaging process and method of manufacturing solder mold plates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294124A (de) * 1962-06-18
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
FR1481283A (fr) * 1965-04-14 1967-05-19 Westinghouse Electric Corp Procédé de fabrication de circuits semiconducteurs intégrés
US3457123A (en) * 1965-06-28 1969-07-22 Motorola Inc Methods for making semiconductor structures having glass insulated islands
US3357871A (en) * 1966-01-12 1967-12-12 Ibm Method for fabricating integrated circuits
NL144778B (nl) * 1966-12-20 1975-01-15 Western Electric Co Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting.

Also Published As

Publication number Publication date
FR2030114B1 (de) 1975-01-10
CA949683A (en) 1974-06-18
DE1963162C3 (de) 1975-04-10
GB1288941A (de) 1972-09-13
NL168997C (nl) 1982-05-17
US3844858A (en) 1974-10-29
DE1963162A1 (de) 1970-07-02
NL6919088A (de) 1970-07-02
NL168997B (nl) 1981-12-16
FR2030114A1 (de) 1970-10-30
JPS4941956B1 (de) 1974-11-12

Similar Documents

Publication Publication Date Title
DE1963162B2 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE2934970C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2303798C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE4331798A1 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE1439741B2 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE4030466C2 (de) Piezo-Widerstandsvorrichtung
DE4132105A1 (de) Struktur und verfahren zu ihrer herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2001564A1 (de) Verfahren und Vorrichtung zur Bestimmung der Laepptiefe einer dielektrisch isolierten integrierten Schaltung
EP0001038A1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit
DE1268746C2 (de) Verfahren zum herstellen einer vielzahl von planartransistoren
DE3716470C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977