DE2106540A1 - Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiterschaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2106540A1
DE2106540A1 DE19712106540 DE2106540A DE2106540A1 DE 2106540 A1 DE2106540 A1 DE 2106540A1 DE 19712106540 DE19712106540 DE 19712106540 DE 2106540 A DE2106540 A DE 2106540A DE 2106540 A1 DE2106540 A1 DE 2106540A1
Authority
DE
Germany
Prior art keywords
layer
resistance
zones
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712106540
Other languages
English (en)
Inventor
Tzu Fann Dallas Sloan jun Benjamin Johnston Richardson Martin Billy Max Clevenger Loyd Harold Dallas Tex Dunn Roger Stanley El Segundo Cahf Shao, (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2106540A1 publication Critical patent/DE2106540A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Texas Instruments Incorporated
13500 North Central Expressway
Dallas, Texas /V,St.A.
Unser Zeichen; T 984
Halbleiterschaltung und Verfahren zu Ihrer Herstellung
Die Erfindung betrifft die Herstellung monolithischer HalbleiterSchaltungen und Insbesondere die Herateilung einer integrierten Schaltung mit aufgrund einer neuartigen Anwendung einer orientierungsabhängigen Aetzung bedingten verbesserten Eigenschaften.
Die normale Bearbeitung epitaktischer planarer monolithischer Halbleiterschaltungen erfordert, daß die meisten der einzelnen Komponenten voneinander durch in Sperrichtung vorgespannte p-n-Übergänge isoliert sind. Eine solche Isolierung wird durch eine zeitraubende Hochtemperaturdiffusion erzielt, die durch die gesamte Dicke der epitaktischen Schicht hindurchdringen muss. Eine weitere tiefe Diffusion 1st zur'Erzielung eines Kontakts mit niedrigem Serienwiderstand zu einer eingeschlossenen Kollektorzone erforderlich. Diese
Diffuiiloneii sind au£i mehrereri Qrirtden nachteilig., oie erfordern eine raindeabens isv/e irr.nl igu Oxiaoritforimng und wohrere kostopLoLige Handhabungen «UGätislioh zu der Diffusion selbst;. Sie ergeben Oberflächen mit extrem hohen Konzentrationen an. Dobic-rangsinifcto L und geben. AnIri0 zu einer abnorm hohen Üich';e von Fehlstellen in Ί«:? Kristallstruktur. Da die Diffusionen im ue .^entliehen isotrop sind, breiten sie sich nach den Seiten nu.i und besetzen einen beträchtlichen Anteil der ^ear.fjteu Flächo dea Halblsitci'pläbtcihenö, wodurch die Packungsdichte von Schalbungskomnonenbon π bark beschränkt wird,
Unter den verschiedenen. Methoden, die zur Ausschaltung dieasj^ Difxuoionsstufen vorgsiieiilagen v/ux'den, lot die Yerv.'indung einer dielektrischen Isolierung, i nahe,30 rider ο für eine Bestrahlung vertragende Vorrichtungen. Diascr Vorschlag ist für bestimmte Schaltungen in bestimmten Betriebsumgebungen tatöUchlich vielversprechend, daa Verfahren ist ,"jedoch nicht einfach und es wurde noch nicht für sehr hohe Packungadichten angepasst.
Andere Methoden wurden sur Epsielung hoher Packungsdichte^ nach der Diffusionstöchnik vorgeschlagen, sie erfordern .jedoch 3ehr dUnne epitaktische Schichten, da die Menge der Ausdiffusion aus den Isolierungs-und Kollektorlcontaktstellen direkt von der Dicke der epitaktischen Schicht abhängt. Solche Methoden führen jedoch neue Probleme ein, da sie eine genaue und schwierige Kontrolle für eine zuverlässige Bildung einer epitaktischen Schicht erfox'dern. Außerdem ist selbst mit der dünnen epitaktischen Schicht eine Isolierungsdiffusion noch erforderlich, welche die
109834/1545
BAD ORiGiNAL
Paclomgodichtc bcuchraukt uivl eine gewisse Einbuße an ICoI"1.oktcr-Serionv/iderstand mit sich "bringt, wenn die tiefe Xol3 ekkoi'Moxie weggelassen wird.
Aufgabe der Erfiii-luTJg ist somit die Schaffimg einer verbesßorten monolithischen Halbleiterschaltung mit einem mo,;liehst niedrigen Follektor-Serienwiderstand, einer geringen AuGgang;:-kapayität .und einer erhöhten Packungsdichte. IJine weitere Aufgabe der Erfindung ist die Schal fur» β einer Methode zur Herstellung einer integrierten monolith is dien Schaltung mit einer geringeren Anzahl an erforderlichen Verfahrensstufen durch Ausschaltung heispiela weifte der Isolationsdiffusion, Line weitere Aufgabe der Erfindung ist die Schaffung einer integrierten Schaltstruktur, in ".'froher dor oma'ache Kontakt direkt an eine niederohmige. "l-^ro.bene" Kollektcraone angelegt tat.
Eine jiUijfüiirun,T-=i.orn dex1 Erfinduns umfasst eine Halbleiterschaltung aus einem einkristallinan Halbleiterkörper mit einer SubütratKone von ül-erv/iegeiri einem Leitungatyp und einer angr«nzend-en öohicht vom entgegengesetzten Leitungsijyp. E3.il gGFietatoa tlucter aus laolierrillen ict in dem !Lurper vorgesehen, v/obei diese RiJlen durch die ganze Mcke eier Schiclifc vom entg^^engesr.lijtan Leitungstyp und teilweine in die Substrataone verlaufen, wodurch eine Vielzahl H-epafcIi-niger Zonen gebildet v/ird, Ba3 Subatrat enthält mehrere iii:-:derohni^«i Zonen vom entgegengesetzten LeituiyrtslvPj "1^ »Ionen die Rillen Zugang verschaff en. Solche nioderobini^on Zonen ergeben niederohiüi^e Leitungs-ιιγ.'οαΙο hu d;?a Bani.-i-eilen riei* mesaförmigon Zonen, die durch das Net-vcrk a:in Rillen ge"b.u.det sind, wodurch direkte ohm'sche /ru?chlr:;3t:e on in ;jf-^cr der cinselnon Kesazoncn
erno'g] iclit Wvi.r:.den.
1 O 9 8 3 A / 1 5 k δ
BAD ORIGINAL
Gemäß der Erfindung wird eine orientierungsabhärigige Aetzung zur Jlov.iteilung einer monolithischen Halbleiterschaltung zur Erzielung einer elektrischen Isolation und erhöhten Packungsdichte unter Kleinhaltung des KOlloktor-Serienwiderstands und der Ausgarigskapazität angewendet. Der Kollektorkontakt zu einer Transistorkomponente erfolgt durch die direkte Metallisierung einer "begrabenen" niederohmigen Substrat«one, die durch die bevorzugte Aetzung freigelegt wurde.
Eine Isolierschicht bedeckt die Mesazonen und das Rillenmuater, wobei diese Isolierschicht auf den Meeazonen Fenster aufweist, um einen elektrischen Kontakt mit don Schaltuiigskomponenten zu ermöglichen; weitere Fenstar befinden .«ich in den Rillen, um einen elektrischen Anschluß an die niederahmigen Subatratzonen, die einen 'Iieil der Rillenoberfläche bilden, zu ermöglichen. Eine Metallisierung wird, auf der Isolierschicht vorgesehen, um die verschiedenen Schal tungskornponenten zur Vervollständigung der Schaltung elektrisch miteinander zu verbinden,
In typ.inchei* Weise besteht die orfindungsgem/isse Schaltung aus einem einkrintallinen Giliciumpläfctohen von über-■wiegencl einem Loit'ingstyp, auf dem eine dünne epitaktische Schiclit vom entgegengesetzten Leitungstyp niedergeschlagen ist. Tn der SuI)^ trat zone v/ii'd unmittelbar unterhalb der epitaktJ nchen Sclü.cht eine Gruppe niederohmiger Zonen rait den gleichen Loitir'<gatyp wie die epitaktische Schicht vorgesehen. Diene begrabenen aiedorohraignn Zonen dienen dazu, den Kollektor-Serieiiwiäerotarid von in der epitaktischen Gchicht horgestillton Transistoren auf einem Minimum
109834/1545
BAD ORiGiNAL
21065A0
zu halten, wie sich für den Fachmann ohne weiteres ergibt,
Aui3er der zunächst aufgebrachten epitaktischen Schicht vom entgegengesetzten Leitungatyp .wird darauf oino zweite epitaktische Schicht vom gleichen Leitungstyp v/ie daa Substrat aufgebracht. Bei einer anderen Ausführungsform. bestehen die erste und die zweite epitaktische Schicht aus einer einzigen epitaktischen Schicht, in welche eine Oberflächonzpne vom gleichen Leitungstyp wie das Ursprungliehe Substratplättchen eindiffundiert wurde.
Die laolierrillon werden vorzugsweise durch eine orientierungsabhängige Aetzung gebildet. Da ein solches geaetztes Rillenrauster enger wird,wenn es tiefer in das Silicium hineinreicht,und da kein Abstand zwischen Transistor-Basiszonen und Isolationsübergängen besteht, ist die gemäß der Erfindung erzielte Packungsdichte aussergewöhnlich hoch, insbesondere verglichen mit den unter Anwendung von p-n-Übergangs-Isolationsrnethoden erzielbaren Packungsdiehten.
Ein primäres Merkmal der erfindungsgemäßen Struktur liegt ■in den verschiedenen Funktionen, die das Muster aus Iöolätionsrillen ausübt. Das heißt, ein einziges Rillenmuster ergibt nicht nur eine seitliche Isolation zwischen Vorrichtungskomponenten und einen direkten ohm'sehen Kontakt zu den begrabenen niederohmigen Teilen von Transistor-Kollektorzonen, sondern ergibt gleichzeitig eine Festlegung der Basisgeoraetrieen und Wideratandsgeometrieen so daß die Notwendigkeit entsprechender Oxidentfernungen " entfällt. Eine solche Merkmalslcombination ergibt einen
109834/1545
außergewöhnlich niedrigen Kollektor-Serienwldoi'utand zusammen mit einer niedrigen Auagangskapasität und maximaler Packungsdichte, da seitliche p-n-Übergang«Isolierungen entfallen.
Die Erfindung umfaßt auch eine Methode zur Ho ca teilung der vorstehend beschriebenen integrierten Halbleiterstruktur, beginnend mit der Schaffung eines einkristallinen Halbleiterplättchen3 mit einer Substratzons mit überwiegend einem Leitungatyp und einer Oberflächenschicht vom entgegengesetzten Leitungstyp, die kristallografisch parallel zu einer (lOO)-Ebene orientiert ist. Die Substratzone enthält mehrere einzelne niederohmige Zonen von dem entgegengesetzten Leitungstyp, die angrenzend an die Oberflächenschicht angeordnet sind. Ein Teil der Dicke der Oberflächenschicht wird dann in deneinen Leitungstyp durch nicht-selektive Eindiffusion, eines geeigneten Störstoffs umgewandelt. Ein Muster aus Ioola~ tionsrillen wird dann selektiv und in bevorzugten Richtungen in die Plättchenoberfläche eingeaotzt, v/obei das Rillenmuster vollständig durch die Oberflächenschicht hindurch und in die Substratzone hineinreicht, so daß das Plättchen mit einer Anordnung von mesaförmigon Zonen versehen wird. Jede der niederohwigen Substratzonen liegt an der Basis einer Mesaaone und wenn sie als ohm'scher Anschluß dienen soll wird sie durch das die Mesazone umreißende lUllenmuster partiell freigelegt. Dadurch wird ein Zutritt zu der begrabenen Kollektorzone geschaffen, wie bei der Beschreibung der Schaltungsstruktur bereits erwähnt wurde.
109834/1545
Eine Ti;o.i.ier.3chtojit wird dann gebildet, welche die Meaaboreicho und die Oberflächen des die MeGabereiche umgebenden RilleiiiRU3ter:3 bedeckt. Schaltungskomponenten, einschließlich Transistoren, Dioden und V/ id er y band « zum Beispiel v/erden dann in bestimmten Meoasonon unter Anwendung bekannter Methoden gebildet. Schließlich nchafft man in der Isolierschicht Fenster, um an die Komponenten öl -.^'.triüohe Anschlüsse anlegen zu können, worauf man auf die mit Fenstern versehene Isolierschicht ein Metalllccmtnkt system in einem bestimmten Muster abscheidet.
Ein primäres Merkmal der bevorzugten Aunfiihrur-gsform |
dec er-findiirtfi'VJf'iiKißen Veirfnhrens umfaßt die Verwendung einer orienfci^augoabhnn^igcn Aetzung Kur Entfernung von Gilicium, voduich die Anordnung oder Gruppierung von mcnaförmigen i-joJierten Zonen unirJüGon vird. Eine geeignete Aet HlOGUiK-;» die aus K-'siiumhydroxid, Propanol und V/asser besteht, nntforjit oil ic ium mit einer geregelten Oecohwindi^kßit sv/ischen 0,5 und 1,5 Wikron pro Minute je nach der Temperatur und der Rühicgeschv/indigkeit in einer Richtung uenkreoht Kur (100)-Ebene. Dieae Lösung greift das Silicium in einer Richtung senkrecht zur (lll)-r."bene nicht uici'klich an, Die erhaltene geaetzte I'lächo booitzt flache, gut deCiiiiorto, g ehr ag verlaufende Seiten, die einen Winkel von etwa 54*7° mit der (lOO)-Ebene I bilden. Pie geartete Rille liiuft in eine nV"-Foru auß, wobei ,-;!-iiclT.oH ig .^ie Aptrigeachwindigkeit auf etwa 0 ab-
Die T:.efe n-r Kille Ivingt vc:i der breite der in der Aetz- r."..·"!-:].svvnr; auf £"r Plättchcnoborflache geschaffenen öffnung v\k! nur v:o;i.l ■? v-111 dr-r Aetsdauer ab, v.'^mi vollständig bin ; um *;·.: len rtoaet.'t wird. 7Mr kürKea··"; Aetzasiten als
109834/1545
, „ .1 -. BAD0RK3MNAL
zum Erreichen des Grundes erforderlich sind, hängt die Aetztiefe von der Aotzdauer in regelbarer Weise at und man erhält einen glatten Schlitz mit flachem Boden. Für die erfindungsgemäßen Zwecke genügt die in der Aetzmaskierung vorgesehene öffnungsbreite zur Bildung geaetzter Schlitrse oder Rillen, die unterhalt der epitaktischen Schicht auslaufen, wodurch eine Gruppe mesaförmiger Zonen isoliert v/ird. Auf einer Seite jeder isolierten mesaförmigen Zone, in welcher ein (Transistor hergestellt werden soll, wird die Öffnungobreite in der Aetzmaskierung co groß gemacht, daß man eine Isolierrille mit einem verhältnismäßig "breiten, flachen Boden erhält, die sich mindestens teilweise innerhalb der niederohmigen Substratsone befindet, was einen niederohmigeii Kollektorkontakt ergibt.
Bei einer anderen Ausführungsform v/erden die Schaltungskomponenten vor dem Aetzen von Isolierrillen anstatt danach fertiggestellt. Diese Reihenfolg-3 ist vorteilhaft, da die Abscheidung und die Musterbildung in einer lichtempfindliehen Aetsschutaschicht auf einer flachen Oberschichtflache weniger schwierig ist als auf der durch die Aetzung erzeugten unregelmäßigen Oberfläche.
Figrf> 1 und 2 sind stark vergrößerte schematische Teilquerachnittsansichten eines einkristallinen SiIiciunvplättchens, und erläutern Zwischenstufen bei der Herstellung der erfindungsgemäßen S truktur;
Fig. 3 ist ein stark vergrößerter ochematischer Querschnitt durch das Plättchen von Fig. 1 und 2 und erläutert eine fertige erfindungsgemäße Struktur;
109834/1545
Fig. 4 zeigt eine vergrößerte schematische Draufsicht auf die Struktur von Fig. 3>
Pig. 5, 6 und 7 3ind stark vergrößerte scheinatisehe Teilquerschnitte durch ein einkristallines SiIiciuinplättchen und erläutern Zwischenstufen bei der Herstellung der erfindungsgeinäßen Struktur;
Fig. 8 zeigt eine stark vergrößerte schematische .Querschnittsansicht des Plättchens von Fig. 5-7 % und erläutert eine fertige erfindungsgemäße Struktur und
Fig. 9 ist eine vergrößerte schematische Draufsicht auf das Gebilde von Fig. 8 ,. .
In Fig. 1 1st das Plättchen 11 ein einkristalliner SiIiciumkörper, der kristallografisch so orientiert ist, daß eine Oberfläche parallel zur einer (lOO)-Ebene freiliegt. Das Plättchen besitzt hauptsächlich P-leitung und einen Widerstand von 2 bis 5 Ohm/cm, der beispielsweise durch eine Bordotierung erhalten wurde. Andere Halbleiter und d andere Dotierungsmittel sind ebenfalls geeignet, wie der Fachmann weiß.
Die IT-leitende Zone 12 ist eine von vielen solcher Zonen, die durch selektive Diffusion von beispielsweise Arsen oder eines anderen Donatorstörstoffs bis zum Erhalt eines Flächenwiderstands von etwa 15 bis 25 Ohm pro Quadrat geschaffen wurden. Ein auf der gesamten Plattchenoberfläche abgeschiedener IT-leitender epitaktischer Film 13
109834/1545
- ίο -
besitzt eine Dicke von etwa 0,1 bis 0,5 Mil und einen spezifischen Widerstand von etv/a 0,1 bi3 3,0 Ohm-cm. Eine nicht-selektive Diffusion von Bor oder eines anderen geeigneten Akzepfcorstörrstoffs wird dann nach bekannten Methoden durchgeführt, v/obei man eine etv/a 1 bis 5 Mikron dicke Schicht 14 mit einem Flächenwiderstand von 150 bis 200 0hm pro Quadrat erhält.
Wie Fig. 2 zeigt, wird dann eine aetzbeständige Maskierungseehicht 15» z.B.. aus Siliciumdioxid, mit einem rechteckigen Öffnungsmuster darin gebildet. Das maskierte Plättchen wird dann bei 65° C mit einex* orientierungsabhängigen Aetzlösung behandelt, die beispielsweise aus 250 g Kaliumhydroxid, gelöst in einer Mischung aus 250 ecm Propanol und 800 ecm Wasser, besteht, wobei man ein Muster aus durch Pfeile 16,17 und 18 bezeichneten geaetzten Rillen erhält. Eür diese AusfUhrungsform ist wesentlich, daß das Rillenmuster durch die ganze Dicke der epitaktischen Schicht oder der Schichten hindurchgeht, um eine elektrische Isolierung der gebildeten mesaförmigen Zonen zu erzielen. Die Rille 16 endet innerhalb der Zone 12, um einen direkten ohm'sehen Anschluß daran zu ermöglichen.
Bei anderen Ausführung3formen wird eine weitere Erhöhung der\Packungsdichte eindiffundierter Widerstände und/oder Dioden durch Verwendung eines flacheren, die Mesazonen umgebenden und definierenden Rillenmusters erzielt, wobei die Schicht 14 selbst zur Bildung einer Schaltungslcomponente verwendet wird. Bei solchen Ausführungsformen genügt es, einen !Teil des Rillenmusters unmittelbar unterhalb des durch Schichten 13 und 14 gebildeten Übergangs
109834/1545
enden zu lassen, da dieser Übergang eine senkrechte elektrische Isolierung solcher Komponenten schafft, anstatt bis■zu dem Übergang zwischen der Schicht 13 und dem Substrat zu aets-.en.
Wie Fig. 3 zeigt, wird das Plättchen 11 dann mit einer Isolierachiclit 19 bedeckt, die in üblicher Weise zum Teil aus der Maskierungsschicht 15 zusammen mit einer das Rillenmuster bedeckenden Oxidschicht bestehen kann, die durch thermische Oxidation anschließend an die Aetzung erzeugt wird. Die Emitterzone 20 wird dann durch selektive Diffusion einos Donatorstörstoffs nach bekannten Methoden erhalten. Dann aetzt man selektiv in die Isolierschicht 19 Fenster für ohm'sche Kontakte an die Zonen 12, 14 bzw. 20 , worauf man einen Metallfilm, z.B. aus Aluminium, zur Schaffung von Kontakten 21, 22 und 23 abscheidet und in Form eines Musters bringt.
Kein elektrischer Anschluß ist für die Mesazone zwischen den Rillen 17 und 18 gezeigt; diese Zone steht jedoch zur Verwendung für einen oder mehrere Widerstände zur Verfügung. Das heißt,die Schicht 14 selbst ist als einziger Widerstand brauchbar oder ^Le kann zusätzlich zu der Schicht 13 zur Bildung zwei getrennter Widerstände dienen. Das'würde natürlich bedingen, daß eine Vorspannung in Sperrichtung über den Übergang zwischen den beiden Schichten aufrechterhalten wird. Bei Verwendung der Schicht 13 als Widerstand erfolgt ein ohm'scher Anschluß daran durch Verwendung einer niederohmigen Substrataone, z.B. der Zone 12, und eines bis doxvt hinreichenden Rillenmusters; in gleicher V/eise wird der Kollektoranschluß an den dargestellten
109834/1-5 45
Translator gemacht.
Die vollständige erfindungsgemäße Schaltung enthält typischer Weise eine große Anzahl von Mosazonen, wie eine dargestellt ist, in welchenandere Komponenten gebildet und nach "bekannten Methoden miteinander verbunden werden, s.B« verschiedene Arten von Transistoren, Dioden usv/.
Fig. 4 1st eine Draufsicht auf das Gebilde; sie enthält gestrichelte Rechtecke, v/elche die unterhalb befindlichen Grenzlinien der Kollektor-, Basis- und Emitterzone anzeigen, .zusammen mit Oxidfenstern 24» 25 und 26, durch welche ein ohm'scher Kontakt an die Zonen 12 bzw. 20 bzw. 14 angelegt wird. Die Oberflächenabmessungen der mesaförmigen Zone sind fragmentarisch durch das Bezugsseichen 27 angezeigt.
Fig. 5 zeigt ein Plättchen 31 aus einJcristallinem Silicium, das kristallografisch so orientiert ist, daß eine Oberfläche parallel zu einer (lOO)-Ebene freiliegt. Das Plättchen besitzt überv/iegend P-ieitung und einen spezifischen Widerstand von 2 bis 5 Ohm-cm, hervorgerufen beispielsweise durch die Bordotierung. Andere Halbleiter und andere Dotierungsmittel sind ebenfalls geeignet, wie der IPachmann weiß.
Die F-leitende Zone 32 ist eine von einer Vielzahl solcher Zonen, die durch selektive Diffusion von beispielsweise Arsen oder einem anderen Donatoratörrstoff aur Erzielung eines Flächenwiderötands von etwa 15 bis 25 Ohm pro Quadrat erhalten wurde. Ein IT-leitender epitaktischer PiIm 33, der über die gesarate Plättchenoberfläche abgeschieden wurde, besitzt eine Dicke von etwa 0,1 bis 0,5 Mil und einen
109834/1545
COPY
spezifischen Widerstand von etwa 0,1 bis 3,0 Wie Fig. 6 zeigt, ist die Schicht 33 mit einer Maskierungsschicht 34 aus beispielsweise Siliciumoxid bedeckt, welche thermisch oder durch Dampfabscheidung erhalten wurde. Eine selektive Diffusion von Bor oder einem anderen geeigneten Akzeptorstörstoff wird dann nach bekannten Methoden zur Bildung von Zonen 35 mit einer Dicke von etwa 1 bis 5 Mikron und einem Flächenwiderstand von 150 bis 200 0hm
■ pro Quadrat vorgenommen. Die während der Basisdiffusion gebildete Oxidschicht 3β wird dann· mit Fenstern 37 versehen, durch welche durch selektive Diffusion nach bekannten Methoden Emitterzonen 38 gebildet werden.
Fig, 7 zeigt die Bildung einer neuen Maskierungsschicht aus Siliciumdioxid mit einem rechteckigen Öffnungsmuster darin. Das maskierte Plättchen wird dann bei 65° C einer orienfeierungsabhängigen Aetzung mit- einer beispielsweise aus 250 g Kaiiumhydroxid, gelöst in einer Mischung aus 250 ecm Propanol und 800 ecm Wasser, bestehenden Lösung ausgesetzt, wobei sich ein Muster aus mit Pfeilen 40, 41 und 42 bezeichneten geaetzten Rillen bildet. Wesentlich ist, daß das Rillenmuster durch die ganze Dicke der epitaktischen Schicht 23 hindurchgeht, um eine elektrische Isolierung der gebildeten mesaförmigen Zonen für die
■ Schaltungskomponenten zu ergeben. Der Boden der Rille 42 besteht aus der Zone 32, um einen ohm'sehen Anschluß daran zu ermöglichen.
Wie aus Fig· 8 hervorgeht, wird eine seitliche Isolierung noch durch eine selektive Diffusion von zum Beispiel Bor unter Bildung dünner P-leitender Schichten 43 und 44 entlang den Seiten der Rillen 40 und 41 gefördert. ;;
109834/1545
Copy
Der Hauptwert einer solchen Diffusion besteht in der Verhinderung einer möglichen Bildung eines IT-leitenden Sperrkanals am Boden der Rillen 40 und 41. Während der Diffusion erfolgt ein erneutes Qxidwachatum unter Bildung von Oxidschichten 45 und 46, die zusammen mit der Maskierung 39 die gesamte Oberfläche des Plattchens bedecken. In die Isolierschichten werden dann selektiv Fenster geaetzt, um ohm'sche Kontakte an die Zonen 32 bzw. 35 bzw. 38 anbringen zu können, worauf man einen Metallfilm, z.B. aus Aluminium, zur Bildung von Kontakten 47,43 und 49 abscheidet und in Form eines Musters bringt.
Die fertige erfindungsgemäSe Schaltung enthält typischer Weise eine große Vielzahl von Mesazonen wie die gezeigte, in welchen andere Komponenten hergestellt und nach bekannten Methoden miteinander verbunden sind, z.B. verschiedene Arten von Transistoren, Dioden usw.
Fig. 9 zeigt eine Draufsicht auf das obige Gebilde mit einer Isoliervertiefung 50 und gestrichelt gezeichneten Rechtecken, welche die unterhalb befindlichen Grenzlinien der Kollektor-, Basis- und Emitterzonen zeigen, zusammen mit Oxidfenstern, durch welche ein ohmf scher Kontakt an die Zone 32 "bzw. 35 bzw. 38 angelegt wird.
Die vorstehend "beschriebenen spezifischen AusftLhrungsformen können natürlich weitgehend abgeändert werden, zum Beispiel waa die Abmessungen-, die spezifischen Widerstände, die Leitungatypen,. die Dotierungsmittel, die Aetzgeschwindigkeiten, die Aetzlösungen usw. betrifft.
109834/1545
.., COPY '

Claims (8)

  1. - 15 -
    Patentansprüche
    Halbleiterschaltung mit einem einkristallinen Halbleiterplättchen mit einer Substratzone von überwiegend einem Leitungstyp und einer Oberflächenschicht von überwiegend dem entgegengesetzten Leitungstyp, in welchem Halbleiterkomponenten innerhalb isolierter Mesabereiche gebildet sind, dadurch gekennzeichnet, daß das Halbleiterplättchen ein Aetzmuster aua Iaolierrillen aufweist, die durch die Oberflächenschicht hindurch und teilweise in die Substratzone unter Bildung einer Vielzahl mesaförmiger Bereiche hineinreichen, weiter gekennzeichnet durch eine Vielzahl niederohmiger Zonen von dem entgegengesetzten Leitungstyp in dem Substrat, au welchem die Rillen Zugang verschaffen, eine die Mesas und die Rillen bedeckende Isolierschicht mit Fenstern auf den Meaae, die einen elektrischen Kontakt mit den Komponenten ermöglichen, und Fenstern in den Rillen, welche einen elektrischen Kontakt mit den niederohmigen Zonen des Substrats ermöglichen, 3owie ein Metallisierungsmuster auf der isolierschicht, welches eine ohm'sche Verbindung zwischen den Komponenten unter Bildung einer Schaltung vermittelt.
  2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß
    das Substrat aus P-leitendem Silicium und die niederohmigen Zonen darin aus F-leitendem Silicium mit einem spezifischen Widerstand von weniger als 25 Ohm pro Quadrat besteht.
  3. 3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Oberflächenschicht einen spezifischen Widerstand von 0,1 bis 3»O Ohm-cm besitzt.
    109834/1545
  4. 4. Schaltung nach. Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper so kristallografisch orientiert ist, daß der Verlauf der Rille zur Oberfläche parallel zur (lOO)-Ebene'ist, der Boden der Rillen parallel zu dieser Oberfläche verläuft und die Seitenwände parallel zu der (ill)-Ebene verlaufen.
  5. 5. Schaltung nach Anspruch 1, gekennzeichnet durch eine zweite Schicht auf der ersten Schicht vom gleichen Leitungstyp wie das Substrat.
  6. 6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Schicht 1 bis 5 Mikron dick ist und einen Flächen-Widerstand von 150 bis 200 Ohm pro Quadrat aufweist.
  7. 7. Verfahren zur Herstellung einer Halbleiterschaltung nach den Ansprüchen 1-6 mit einem einkristallinen Halbleiter-■plättchen mit einer Substratzone von überwiegend einem Leitungstyp und einer angrenzenden Schicht vom entgegengesetzten leitungstyp, die kristallografisch zu einer (100)-Ebene orientiert ist, wobei in der Substratzone viele niederohmige Zonen vom entgegengesetzten Leitungstyp' zusammenhängend mit der angrenzenden Schicht vorhanden sind und Störstoffe selektiv in die Oberfläche der angrenzenden Schicht unter Bildung vieler Zonen mit dem einen Leitungstyp darin eindiffundiert werden, dadurch gekennzeichnet, daß man selektiv und in bevorzugter Richtung in das Plättchen ein Rillenmuster einaetzt, welches die eindiffundierten Zonen umgibt und vollständig durch die Schicht und in die Substrat zone hineinreicht, wobei das I-Iueter so gewählt ist, daß das Plättchen mit einer Anordnung mesaförmiger Bereiciie versehen wird, die mindestens zum Teil über den
    109834/1545
    niederohBiigen Substrat ζ one η liegen, und tfobei ausgewählte Meaas eine angrenzende Rille aufweisen, die in eine darunter befindliche entsprechende niederohmige Substratzone reicht, daß man eine Isolierschicht "bildet, die die Mesabereiche und die Wände und den Boden der Rillen bedeckt, in den ausgewählten Mesabereichen eine Schaltungslconiporiente bildet, in der Isolierschicht eine elektrische Verbindung dieser Komponenten ermöglichende Fenster herstellt, in der Isolierschicht und in ausgewählten Rillenböden zusätzlich. Fenster bildet, die einen elektrischen Kontakt an die niederohmigen Bubstratzonen zulassen und daß man dann einen metallischen Leiter auf der mit Penstern versehenen ' | Isolierschicht abscheidet und in ein Muster bringt.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Halbleiter aus Silicium besteht und die Aetzlösung Propanol, Wasser \md lCaliumhydroxid enthält.
    109834/1545
DE19712106540 1970-02-13 1971-02-11 Halbleiterschaltung und Verfahren zu ihrer Herstellung Pending DE2106540A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1107070A 1970-02-13 1970-02-13
US1104470A 1970-02-13 1970-02-13

Publications (1)

Publication Number Publication Date
DE2106540A1 true DE2106540A1 (de) 1971-08-19

Family

ID=26681909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712106540 Pending DE2106540A1 (de) 1970-02-13 1971-02-11 Halbleiterschaltung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
DE (1) DE2106540A1 (de)
FR (1) FR2080989B1 (de)
GB (1) GB1300033A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3716469A1 (de) * 1987-04-07 1988-10-27 Licentia Gmbh Strukturierter halbleiterkoerper

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818289A (en) * 1972-04-10 1974-06-18 Raytheon Co Semiconductor integrated circuit structures
US4677456A (en) * 1979-05-25 1987-06-30 Raytheon Company Semiconductor structure and manufacturing method
FR2469804A1 (fr) * 1979-11-07 1981-05-22 Labo Electronique Physique Procede de realisation d'un dispositif semi-conducteur comprenant un assemblage de diodes en serie et dispositif en resultant
JPS59165455A (ja) * 1983-03-10 1984-09-18 Toshiba Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1493465A (fr) * 1966-05-03 1967-09-01 Radiotechnique Coprim Rtc Perfectionnements aux procédés de fabrication de dispositifs semi-conducteurs
NL144778B (nl) * 1966-12-20 1975-01-15 Western Electric Co Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting.
FR1527898A (fr) * 1967-03-16 1968-06-07 Radiotechnique Coprim Rtc Agencement de dispositifs semi-conducteurs portés par un support commun et son procédé de fabrication
US3483464A (en) * 1967-08-10 1969-12-09 Bell Telephone Labor Inc Voltage regulator systems employing a multifunctional circuit comprising a field effect transistor constant current source
GB1248051A (en) * 1968-03-01 1971-09-29 Post Office Method of making insulated gate field effect transistors
GB1244759A (en) * 1968-12-11 1971-09-02 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3716469A1 (de) * 1987-04-07 1988-10-27 Licentia Gmbh Strukturierter halbleiterkoerper

Also Published As

Publication number Publication date
FR2080989B1 (de) 1976-03-19
FR2080989A1 (de) 1971-11-26
GB1300033A (en) 1972-12-20

Similar Documents

Publication Publication Date Title
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE1564411B2 (de) Feldeffekt Transistor
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2453279C3 (de) Halbleiteranordnung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2133977C3 (de) Halbleiterbauelement
DE2657822C2 (de)
DE2510951B2 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2154120A1 (de) Verfahren zur Herstellung von Halbleiter-Anordnungen
DE2854995C2 (de) Integrierte Darlington-Schaltungsanordnung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2324384C3 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
OHA Expiration of time for request for examination