DE2100292A1

DE2100292A1 - Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben

Info

Publication number: DE2100292A1
Application number: DE19712100292
Authority: DE
Inventors: Lowell Eugene Scottsdale; Elgan Douglas Lee Tempe; Ariz. Clark (V.StA.). MP
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1970-01-05
Filing date: 1971-01-05
Publication date: 1972-07-13
Also published as: DE7100215U; NL7100073A; US3681153A

Description

210Q292

PATENTANWALT -

DIPL-ING. LEO FLEUCHAUS

β Mönchen 7i, 5. Jan. 1971

Melchiorstraße 42

Mein Zeichen: M163P/G-477/8

Motorola, Inc.

9401 West Grand Avenue

Franklin Park, 111.

V.St.A.

Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben

Die Erfindung betrifft eine Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und ein Verfahren zur Herstellung derselben, wobei zumindest ein flacher Bereich vorhanden ist, dessen PN-Übergang an der Oberfläche des Halb- d leiterträgers endet.

Bei der Herstellung von Halbleiteranordnungen mit verhältnismassig flachen PN-Übergangen, z.B. von Transistoren, ist es bekannt, die aktiven Bereiche, z.B. die Basis- und Emitterbereiche eines Transistors, durch aufeinanderfolgende Verfahrensschritte herzustellen, die in bekannter Weise das Maskieren, Ätzen und das Diffundieren des Halbleiterträgers umfassen. Es ist allgemein bekannt, Siliciumdioxyd als Diffusionsmaske zu verwenden, um die Diffusionsbereiche bezüglich

209829/082S

M163P/G-4-77/8

ihrer seitlichen Ausdehnung zu begrenzen und festzulegen. Bei der Herstellung von Transistoren mit relativ kleinen geometrischen Abmessungen wird nach der Emitterdiffusion ein sogenannter "Waschprozess" vorgenommen, während welchem die dünne Oxydschicht beseitigt wird, die sich während der Diffusion des Emitterbereiches über diesem ausbildet. Dieser Ätzvorgang wird auch als "Zwischenätzung" bezeichnet und dient der Vorbereitung für die Metallisierung der Halbleiteranordnung, um den Emitteranschluss anzubringen. Bei der Metallisierung wird vorzugsweise Aluminium auf der freigelegten Emitteroberfläche aufgedampft. Wenn die seitliche Ausdehnung der Emitterdiffusion derart ist, dass die Basis-Emittergrenzschicht von der auf der Oberfläche des Halbleiterträgers auch nach dem Zwischenätzen des Emitterbereiches verbleibenden Oxydschicht bedeckt bleibt, dann ist dieser PN-Übergang passiviert und gegen ein Kurzschliessen während der anschliessenden Metallisierung geschützt.

Bei Halbleiteranordnungen mit verhältnismässig grossen geometrischen Abmessungen ergeben sich in dieser Hinsicht bei der Zwischenätzung keine Schwierigkeiten. Wenn jedoch die geometrischen Abmessungen verhältnismässig klein sind, wie z.B. bei Transistoren für sehr hohe i"requenzen, treten Schwierigkeiten beim Justieren der Abdeckmasken auf. Dabei kann es nahezu unmöglich werden, innerhalb eines gewünschten Emitterbereiches z.B. eine Maske derart anzuordnen, dass dieser Bereich durch eine normale Ätzung für die anschliessende Metallisierung freigelegt wird. In dieser Situation kann eine kontrollierte Zwischenätzung oder das sogenannte "'Auswaschen" des Emitters noch erfolgreich sein, da es damit möglich ist, nur einen verhältnismässig kleinen Bereich des sich auf dem Emitterbereich ausbildenden Oxyds zu beseitigen.

- 2 - Obwohl

209829/0825

"5 M163P/G-477/8

Obwohl das erwähnte Auswaschen des Emitters für viele Anwendungsfälle zufriedenstellende Ergebnisse bringt, kann diese Art der Zwischenätzung bei sehr flachen PN-Übergangen nur dann zum Erfolg führen, wenn extrem sorgfältige Ätzkontrollen eingeführt werden. Selbst bei einer solchen sorgfältigen Bearbeitung ist es nicht zu vermeiden, dass der an die Oberfläche tretende PN-Übergang freigelegt wird und damit die nachfolgende Metallisierung diesen Übergang kurzschliesst, was zum Ausfall der hergestellten Halbleiteranordnung führt. Es ist daher wünschenswert, den Vorteil der kontrollierten Zwischenätzung zum Auswaschen des Emitterbereiches durch geeignete Änderungen des Herstellungsverfahrens auch bei der Herstellung von Halbleiteranordnungen mit relativ flachen ' Diffusionsbereichen verwenden zu können.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen zu schaffen, bei der ein Kurzschliessen von PN-Übergangen beim Metallisieren bzw. beim Aufbringen von ohmischen Kontakten zu vermeiden ist. Dabei soll es möglich sein, die Vorteile wahrzunehmen, die eine kontrollierte Zwischenätzung in Form des Auswaschens eines aktiven Bereiches bietet.

Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass über dem Halbleiterträger eine erste isolierende Schicht mit einer a Öffnung angeordnet ist, deren Begrenzungslinie im wesentlichen im Bereich des an die Oberfläche des Halbleiterkörpers tretenden PN-überganges verläuft, dass eine zweite isolierende Schicht über der ersten isolierenden Schicht angeordnet ist, die eine öffnung hat, die kleiner ist als die Öffnung in der ersten isolierenden Schicht, wobei Teile der zweiten isolierenden Schicht überhängend über der ersten isolierenden Schicht unter Bildung eines freien Raumes verlaufen, und dass die überhängenden Teile der zweiten isolierenden Schicht eine

— 5 - Üb erhangmaske

2 0 S 3 2 S / 0 8 2 5

M163P/G-477/8

Überhangmaske bilden, die das Kurzschliessen eventuell freiliegender Teile des PN-Übergangs beim Aufbringen eines Metallkontaktes verhindert, so dass der Metallkontakt höchstens teilweise in den freien Raum und nicht bis zum PN-Übergang verläuft.

Eine solche Halbleiteranordnung lässt sich erfindungsgemäss dadurch herstellen, dass eine Maske aus einer ersten und zweiten isolierenden Schicht auf der Oberfläche des Halbleiterkörpers angeordnet wird, dass die erste isolierende Schicht, die auf dem Halbleiterkörper aufliegt, eine Ätzgeschwindigkeit aufweist, die von der Itζgeschwindigkeit der zweiten isolierenden Schicht bei der Verwendung desselben Ätzmittels verschieden ist, dass in der ersten und zweiten isolierenden Schicht durch Ätzen bestimmter Bereiche eine Öffnung angeordnet wird, wobei sich die Öffnung in der ersten isolierenden Schicht über einen grösseren Bereich als in der zweiten isolierenden Schicht erstreckt, dass der Halbleiterträger durch die Öffnung in der ersten und zweiten isolierenden Schicht einer Störstellendiffusion unterzogen wird, wobei sich die Diffusion in den durch die überhängende zweite isolierende Schicht gebildeten freien Raum ausdehnt und der an der Oberfläche des Halbleiterträgers austretende PN-Übergang im Umfangsbereich der Öffnung in der ersten isolierenden Schicht verläuft, und dass durch die Öffnung in der zweiten isolierenden Schicht auf dem diffundierten Bereich eine Kontaktmetallisierung aufgebracht wird, die sich höchstens teilweise in den freien Raum unter der zweiten isolierenden Schicht erstreckt, so dass der an der Oberfläche des Halbleiterträgers endende PN-Übergang bei der Metallisierung nicht kurzgeschlossen wird.

Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.

Weitere

209829/082S

ζ M163P/G-W/8

Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:

Pig. IA und IB einen Halbleiteraufbau, an dem das von der vorliegenden Erfindung zu lösende Problem aufgezeigt wird, und der einen bekannten flachen PN-Grenzschichtaufbau besitzt;

Fig. 2A bis 2F eine Folge von Verfahrens zuständen bei der

Herstellung eines Halbleiteraufbaus gemäss der Erfindung mit verhältnismässig kleinen Λ geometrischen Abmessungen.

In Fig. IA ist der Aufbau eines Planar-Transistors dargestellt mit einem Basisbereich 14- und einem Emitterbereich 24, die in einer als Kollektor wirksamen Trägerschicht 10 unter Verwendung bekannter Diffusions- und Maskiertechniken hergestellt werden. Die Trägerschicht 10 kann zweckmässigerweise aus Silicium bestehen, die auf ihrer Oberfläche mit einer Oxydmaske 16 versehen ist. Diese Oxydmaske 16 ist unterschiedlich dick und besitzt Stufen 18 und 20, die aufgrund mehrerer vorausgehender Diffusionsschritte in bekannter Weise entstehen. Aufgrund dieses Aufbaus ist der Emitterbereich 24 mit einer sehr dünnen Oxydschicht 22 bedeckt, die normalerweise durch % die Oxydation des Siliciums während der Diffusion des Emitterbereiches entsteht.

Bei der Herstellung von Transistoren sehr kleiner Abmessungen, die für die Verarbeitung hoher Frequenzen geeignet sind, wird der Emitterbereich 24 mit sehr geringer Tiefe, d.h. sehr flach ausgeführt und besitzt zweckmässigerweise weniger als ungefähr 0,2 /um. Die Breite des Emitterfensters (Öffnung 20) in der Oxydmaske 16 liegt normalerweise in der Grössenordnung von l

- 5 - Während

209829/0825

M163P/G-477/8

Während der Bildung des Emitterbereiches 24- derartiger bekannter Transistoren mit einer flachen Grenzschicht wird die Oxydschicht 22 auf der Emitteroberfläche durch eine Oxydation des Siliciums wieder gebildet. Diese Emitteröffnung 20 ist normalerweise zu klein, um darin bei einer nachfolgenden Justierung eine Maske anzubringen, welche einen Teil der passivierenden Emitteroxydschicht 22 beim Ätzen abdeckt, wenn die Oxydschicht über dem Emitterbereich zur Kontaktierung weggeätzt wird. Aus diesem Grund wird in der Regel eine kontrollierte Zwischenätzung vorgenommen, um zumindest einen Teil der Oxydschicht 22 von der Oberfläche der Trägerschicht 10 zu entfernen. Da die Oxydschicht 22 über der Emitteröffnung 20 die dünnste Oxydschicht der den Siliciumträger 10 überziehenden Oxydmaske 16 ist, wird bei der kontrollierten Zwischenätzung diese dünne Oxydschicht 22 zuerst entfernt und der Emitterbereich 24- für die Kontaktierung freigelegt.

Wenn bei der Diffusion des Smitterbereiches 24 dieser genügend weit seitlich unter die Oxydschicht 23 mit mittlerer Dicke vordringt und somit der Emitter-Basisübergang von dieser Oxydschicht 23 nach der Zwischenätzung noch bedeckt wird, dann wird bei der Metallisation des freigelegten Emitterbereiches 24- ein Kurzschluss des Emitter-Basisübergangs vermieden. Bei Halbleiteranordnungen mit sehr flacher Emitterschicht, bei denen der Emitterbereich bis zu einer Tiefe von ungefähr 0,2 /um und weniger in das Trägermaterial eindiffundiert wird, breitet sich bei der Diffusion der Emitterbereich nur sehr wenig nach der Seite und damit unter die Oxydschicht 23 aus. Wenn in einem solchen Fall der Emitter mit einem Metallkontakt 26 gemäss Fig. IB versehen wird, ergibt sich ein Kurzschluss am Emitter-Basisübergang 28, wenn dieser Übergang bei der kontrollierten Zwischenätzung freigelegt wird. Ein solches Freilegen des PN-Übergangs kann z.B. die Folge einer nur etwas zu starken Ätzung der Oxydschicht 22 sein, so dass nur eine

- 6 - geringe

209829/0825

geringe Anätzung der Oxydschicht 23 bereits den PN-Übergang 28, wie in Fig. IB dargestellt, freilegen kann. Somit hat das bekannte Verfahren des Auswaschens des Emitterbereichs durch eine kontrollierte Zwischenätzung gewisse Vorteile bei der Herstellung von Halbleiteranordnungen mit relativ kleinen Abmessungen bezüglich der für diesen Verfahrensschritt wegfallenden Justierung einer Maske, jedoch kann diese Zwischenätzung auch einen elektrischen Kurzschluss des Emitter-Basisübergangs oder anderer flacher PN-Übergänge im Halbleiteraufbau verursachen. Es ergibt sich also, dass bei einem Halbleiteraufbau und dem Herstellungsverfahren, wie es anhand der Fig. IA und IB beschrieben wurde, eine Vergrösserung der seitlichen Diffusion des Emitterbereiches 24 wünschenswert wäre, " ohne dass dabei die Vorteile verloren gehen, die bei einem Auswaschen des Emitters unter Verwendung einer kontrollierten Zwischenätzung für die Herstellung von Halbleiteranordnungen mit sehr flachen PN-Übergangen gegeben sind. Dieses Ziel wird durch die vorliegende Erfindung in vorteilhafter Weise erreicht.

In den Fig. 2A bis 2F ist die Erfindung anhand einzelner Verfahrensschritte dargestellt. Gemäss Fig. 2A wird auf einem Siliciumträger 30 eine isolierende Schicht 32 z.B. aus SiIiciumdioxyd durch thermisches Wachsen oder durch Aufdampfen hergestellt. Die isolierende Schicht 32 ist mit einer Öffnung d 35 für den nachfolgenden Diffusionsschritt versehen. In der nachfolgenden Beschreibung wird diese isolierende Schicht 32 auch als erste Maske bezeichnet. Durch diese Öffnung 35 wird anschliessend bei einer geeigneten Temperatur eine Störstellendiffusion durchgeführt, um im Siliciumträger 30 einen Bereich 34 zu bilden, der z.B. der Basisbereich eines Transistors sein kann. Bei dem in den Fig. 2A bis 2F dargestellten Halbleiteraufbau dient der Siliciumträger 30 als Kollektor eines Transistors. Dieser diffundierte Bereich 34 kann für Transi-

- 7 - stören

209829/0825

i M163P/G-4-77/8

stören mit typischen Eigenschaften, z.B. zur Verwendung bei sehr hohen Frequenzen, eine Diffusionstiefe von ungefähr 0,3 /um /besitzen.

Anschliessend wird durch Glühen des Halbleiteraufbaus gemäss Fig. 2B bei einer Temperatur von ungefähr 900⁰G für etwa 15 Minuten .eine erste isolierende Schicht 33 aus Siliciumoxyd bzw. Siliciumdioxid gebildet. Durch diesen Verfahrensschritt ergibt sich eine Siliciumdioxydschicht 33 von ungefähr 500 & Dicke bei einem Aufbau, wie er in Fig. 2G dargestellt ist.

Anschliessend wird über der ersten isolierenden Schicht 33 eine zweite isolierende Schicht 38 aus Siliciumnitrid (Si₅N₄) aufgebaut, wobei in einem pyrolythisehen Verfahrensschritt eine der nachfolgend angegebenen Reaktionen abläuft:

+ SiH₄ + Wärme

NH_x + SiGl.. + Wärme -* Si_xN,. + HGl + H₀

Diese zweite isolierende Schicht 38 aus Si₅N₄ erstreckt sich über die gesamte Oberfläche des Halbleiteraufbaus gemäss Fig. 2C. Unter Verwendung der herkömmlichen Maskiertechnik wird eine öffnung 37 in der zweiten isolierenden Schicht 38 gemäss Fig. 2D angebracht. Dieser Aufbau aus der ersten und zweiten isolierenden Schicht 33 und 38 wird nachfolgend als zweite Maske bezeichnet und besitzt die Eigenschaften, dass die erste isolierende Schicht 33 eine von der zweiten isolierenden Schicht 38 verschiedene Itζgeschwindigkeit aufweist. Im speziellen Fall ist die Ätzgeschwindigkeit der ersten isolierenden Schicht 33 grosser als die der zweiten isolierenden Schicht 38, wenn beide Schichten gleichzeitig einem bestimmten Ätzmittel, z.B. Fluorwasserstoffsäure (HF) ausgesetzt werden.

- 8 - Im

209829/0825

21Q0292

5 M163P-4-77/8

Im Interesse möglichst grosser Unterschiede für die Ätzgeschwindigkeiten ist es zweckmässig, die Siliciumdioxydschicht 33 frei von einer Bordotierung zu halten, da eine bordotierte Siliciumdioxydschicht eine grössere Ätzgeschwindigkeit aufweist als eine entsprechende undotierte Schicht. Die Siliciumnitridschicht 38 wird vorzugsweise bei einer Temperatur von etwa 800 0 aufgebracht, wobei sich herausstellte, dass die zweite isolierende Schicht 38 aus Si,N^ die günstigsten Eigenschaften bezüglich einer unterschiedlichen Ätzung zeigt, wenn die Schicht bei dieser Temperatur oder einer höheren Temperatur aufgedampft wird.

Die Öffnung 37 in der zweiten isolierenden Schicht 38 wird durch Einwirkung von phosphoriger Säure (H^PO^)auf einem bestimmten Bereich der Siliciumnitridschicht 38 gebildet. Diese Säure ätzt das Siliciumnitrid sehr rasch, jedoch greift sie das Siliciumdioxyd nur geringfügig an, wenn die beiden isolie_ renden Schichten 33 und 38 in der zuvor beschriebenen Weise ausgebildet sind. Wenn der innerhalb der Öffnung 35 liegende Teil der zweiten isolierenden Schicht 38 derphosphorigen Säure bei einer Temperatur von ungefähr 180⁰C ausgesetzt wird, wird das Siliciumnitrid dieser Schicht 38 mit einer Geschwindigkeit von ungefähr 100 2. pro Minute weggeätzt. Die bei derselben Temperatur der phosphorigen Säure ausgesetzte Siliciumdioxyd- ^ schicht 33 wird nur mit einer Geschwindigkeit von etwa 15 i ' pro Minute weggeätzt. Somit gibt die Öffnung 37 zunächst nur einen Teil 39 der Siliciumdioxydschicht 33 frei, wobei dieser Teil der Siliciumdioxydschicht 33 gemäss Fig. 2D nur geringfügig angeätzt ist.

Anschliessend werden die beiden Teile 39 der ersten isolierenden Schicht 33 und die gesamte zweite isolierende Schicht 38 gleichzeitig der Fluorwasserstoffsäure ausgesetzt, wobei dieses Ätzmittel den Teil 39 der Siliciumdioxydschicht 33 sehr

- 9 - rasch

20982 9/0825

0 M163P/G-477/8

rasch, lind die zweite isolierende Schicht 38 nur sehr langsam wegätzt. Die Fluorwasserstoffsäure entfernt nicht nur den Teil 39 der ersten isolierenden Schicht 33, sondern ätzt auch seitlich unter der Siliciumnitridschicht 38 verlaufende Teile der Siliciumdioxydschicht 33 weg, wodurch die zweite isolierende Schicht 38 unterschnitten wird. Bei diesem Vorgang wird die Siliciumnitridschicht 38 gemäss Fig. 2E von der Fluorwasserstoffsäure mit einer Geschwindigkeit von ungefähr 100 S pro Minute weggeätzt, während die Siliciumdioxydschicht 33 mit einer Geschwindigkeit von 2000 S. pro Minute weggeätzt wird, wenn das Ätzmittel eine Temperatur von etwa 25°C aufweist.

Der innerste Teil der Siliciumnitridschicht 38 steht über die erste isolierende Schicht 33 über und bildet eine Überhangmaske 44, unter welcher ein freier Saum 46 verläuft. Dieser freie Raum 46 bewirkt eine Vergrösserung der seitlichen Ausdehnung bei der Diffusion des Emitterbereiches 48 gemäss Fig. 2E. Der Abstand D zwischen der vorderen Kante der Überhangmaske 44 und der vorderen Kante der ersten isolierenden Schicht 33 kann bis etwa 0,5/um gross sein. Somit können die durch die Öffnung 37 bei der Diffusion eindringenden "Verunreinigungen in den freien Haum 46 vordringen und in den darunterliegenden Teil des Siliciumträgers 30 eindringen, wodurch der Emitterbereich 48 gemäss Fig. 2E entsteht. Der Oberflächenendbereich des PF-Übergangs 50 liegt bei einer derartigen Diffusion weit hinter der vorderen Begrenzungslinie der Überhangmaske 44.

Nach der Herstellung des Emitterbereiches 48 wird die dünne Oxydschicht 49, die sich durch Oxydation des Siliciums während der Emitterdiffusion ausbildet, durch eine Zwischenätzung weggewaschen, wie sie bereits anhand der Fig. IA und IB beschrieben wurde. Vorzugsweise wird diese Zwischenätzung sehr sorgfältig überwacht, so dass der Oberflächenbereich des PN-Über-

- 10 -

9/0825

4t M163P/G-477/8

ganges 50 zumindest geringfügig unterhalb der ersten pyrolythisch aufgebrachten Siliciumdioxydschicht 33 liegt. Eine auf diese Weise hergestellte Halbleiteranordnung ist besonders stabil, wenn der PN-Übergang 50 ohne Unterbrechung von der Oxydschicht 33 während seiner gesamten Lebensdauer im Oberflächenbereich des Siliciumträgers bedeckt ist. Wenn jedoch ein Teil dieses PN-Überganges 50 zufällig während des Auswaschens der den Emitterbereich überdeckenden Oxydschicht freigelegt wird, so bedingt dies jedoch keinen Ausfall der Halbleiteranordnung, wenn diese gemäss der Erfindung hergestellt wird. Bei der nachfolgenden Metallisierung des Emitters, indem z.B. gemäss Fig. 2F Aluminium durch die Öffnung 37 der * Überhangmaske 44 aufgedampft wird, dringt diese Metallisierung nur unwesentlich in den durch die tjberhangmaske 44 abgedeckten Bereich vor, so dass der Emitterkontakt 42 auf dem i'mitterbereich 48 aufgebaut wird, ohne den freien Raum 46 voll auszufüllen. Damit wird jedoch auch ein Kurzschliessen eventuell freiliegender Emitter-Basisübergänge 50 in diesem freien Raum vermieden. Es kann eine geringe Neigung vorhanden sein, dass der heisse Aluminiumkontakt bei dem Metallisieren geringfügig unter die Kanten der Überhangmaske 44 vordringt. Es ist jedoch möglich, durch eine geeignete Überwachung dafür zu sorgen, dass das Aluminium bei der Metallisation im wesentlichen vertikal auf die Oberfläche des Siliciumträgers auftrifft und nur in diesem Bereich ein guter ohmischer Kontakt M mit dem Emitterbereich 48 hergestellt wird. Durch das Vermeiden des seitlichen Vordringens des Metallkontaktes in den freien Raum 46 kann damit ein Kurzschliessen des Emitter-Basisüberganges 50 sicher vermieden werden. Zusammenfassend ergibt sich, dass die Überhangmaske 44 in Verbindung mit dem freien Raum 46 zwei wesentliche Funktionen erfüllt: erstens wird dadurch eine wesentliche seitliche Diffusion des Emitterbereiches 48 möglich, so dass der Emitter-Basisübergang an einer Stelle des Siliciumträgers 30 an die Oberfläche tritt,

- 11 τ die

2 0 9 3 2 S / 0 8 2 5

die ziemlich weit von der Vorderkante der Maskieröffnung entfernt liegt; zweitens wird durch die Überhangmaske 44 dieser PN-Übergang 50 ausreichend geschützt, so dass bei der Metallisation des Emitterbereiches der Aluminiumkontakt 42 mit dem Emitter nur in einem Bereich verbunden ist, in dem der Emitter-Basisübergang noch nicht verläuft.

Das vorausgehend beschriebene Verfahren sowie der Aufbau einer Halbleiteranordnung mit einem verbesserten flachen Übergangsbereich wurde in der Praxis erfolgreich durchgeführt und erwies sich bei der Überprüfung als besonders vorteilhaft. Dabei wurde ein PNP-Transistor aufgebaut, dessen Basisgrenzschichttiefe etwa 0,3 /um und dessen Emittergrenzschichttiefe etwa 0,1/um beträgt. Bei einer Emitteröffnung von ungefähr 1 /um liess sich ein freier Raum mit einer Tiefe D von ungefähr 0,5/um erzielen. Die erste isolierende Schicht 33» die aus einem pyrolythisch aufgebrachten Siliciumdioxyd besteht, wurde in einer Dicke von etwa 500 A* aufgebracht und mit der zweiten isolierenden Schicht 38 aus Siliciumnitrid überzogen, die etwa eine Dicke von 1000 ]L besitzt. Für die Herstellung des Aluminiumkontaktes 42 wurde das Aluminium mit einer Dicke von etwa 2000 A aufgedampft.

Es sei hervorgehoben, dass die vorliegende Erfindung nicht auf das beschriebene isolierende Material begrenzt ist, welches für die erste und zweite isolierende Schicht 33 und 38 beispielsweise angegeben wurde. Es ist vielmehr für die Bildung des freien Raumes 46 erforderlich, dass die erste isolierende Schicht 33 wesentlich rascher weggeätzt werden kann als die zweite isolierende Schicht 38, wenn diese einem Ätzmittel ausgesetzt werden, das z.B. aus Fluorwasserstoffsäure besteht.

- 12 - Im

209829/0825

M163P/G-4-77/8

Im lähmen der Erfindung kann für die zweite isolierende Schicht 38 z.B. auch Aluminiumoxyd (AIoOz) in Verbindung mit Siliciumdioxyd als erste isolierende Schicht Verwendung finden. Die zweite isolierende Schicht 38 kann auch aus Siliciumkarbid, Magnesiumoxyd, Zirkoniumoxyd oder Bornitrid bestehen. Für die erste isolierende Schicht 33 kann auch ein Metall Iferwendung finden, wofür Aluminium, Nickel, Chrom, Molybdän beispielsweise zweckmässig sein können. Diese Metallschichten können durch Aufstäuben, Aufdampfen oder in einer anderen geeigneten Weise aufgebracht werden.

Es ist offensichtlich, dass die Erfindung nicht nur für die | Herstellung von Transistoren geeignet ist, sondern dass sie auch für die Herstellung von Halbleiteranordnungen in vier, fünf und mehr Schichten sehr vorteilhaft sein kann, wenn
flache Diffusionsbereiche hergestellt werden sollen.

- 13 - Patentansprüche

209829/0825

Claims

2100^92

M163P/G-4-77/8

Patentansprüche

Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und zumindest einem flachen Bereich, dessen PN-Übergang an der Oberfläche des Halbleiterträgers endet, dadurch gekennzeichnet, dass über dem Halbleiterträger eine erste isolierende Schicht (33) mit einer Öffnung angeordnet ist, deren Begrenzungslinie im wesentlichen im Bereich des an die Oberfläche des Halbleiterkörpers tretenden PN-Übergangs verläuft, dass eine zweite isolierende Schicht (38) über der ersten isolierenden Schicht angeordnet ist, die eine Öffnung (37) hat, die kleiner ist als die Öffnung in der ersten isolierenden Schicht, wobei Teile der zweiten isolierenden Schicht überhängend über der ersten isolierenden Schicht unter Bildung eines freien Raumes (46) verlaufen, und dass die überhängenden Teile der zweiten isolierenden Schicht eine Überhangmaske (44) bilden, die das Kurzschliessen eventuell freiliegender Teile des PN-Übergangs beim Aufbringen eines Metallkontaktes verhindert, so dass der Metallkontakt höchstens teilweise in den freien Raum und nicht bis zum PN-Übergang verläuft.

Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die erste isolierende Schicht aus Siliciumdioxyd und die zweite isolierende Schicht aus einem der nachfolgenden Materialien Siliciumnitrid, Aluminiumoxyd, Siliciumkarbid, Magnesiumoxyd, Zirkoniumoxyd,

20982 9/0825

Bornitrid, Aluminium, Nickel, Chrom oder Molybdän besteht.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine weitere Maske zwischen der ersten Maske und einem Teil der Oberfläche des Halbleiterträgers angeordnet ist, dass im Halbleiterträger ein zweiter Bereich ausgebildet ist, der teilweise unter dem ersten Bereich liegt, dass der zweite Bereich von einem weiteren PN-Übergang begrenzt ist, der an der Oberfläche des Halbleiterkörpers unterhalb der weiteren Maske verläuft. jf

4. Halbleiteranordnung nach Anspruch 3, dadurch g e k e η η-, zeichnet , dass die weitere Maske aus Siliciumdioxid besteht, und dass die ersten und zweiten Bereiche im Halbleiterträger den Emitter- und den Basisbereich eines Hochfrequenztransistors mit flachen tJbergangsbereichen bilden.

5. Verfahren zur Herstellung von Halbleiteranordnungen mit relativ kleinen geometrischen Abmessungen und zumindest einem flachen Bereich, dessen PN-Übergang an der Oberfläche des Halbleiterträgers austritt, dadurch gekennzeichnet, dass eine Maske aus einer ersten % und zweiten isolierenden Schicht auf der Oberfläche des Halbleiterkörpers angeordnet wird, dass die erste isolierende Schicht, die auf dem Halbleiterkörper aufliegt, eine Ätsgeschwindigkeit aufweist, die von der Ätzgeschwindigkeit der zweiten isolierenden Schicht bei der Verwendung desselben Ätzmittels verschieden ist, dass in der ersten und zweiten isolierenden Schicht durch i'tzen bestimmter Bereiche eine öffnung angeordnet wird, wobei sich die Öffnung in der ersten isolierenden Schicht über einen grösseren Bereich als in der zweiten isolierenden

209829/0825

ή ^ M163P/G-477/8

Schicht erstreckt, dass der Halbleiterträger durch die Öffnung in der ersten und zweiten isolierenden Schicht einer Störstellendiffusion unterzogen wird, wobei sich die Diffusion in den durch die überhängende zweite isolierende Schicht gebildeten freien Raum ausdehnt und der an der Oberfläche des Halbleiterträgers austretende

PN-Übergang im Umfangsbereich der Öffnung in der ersten isolierenden Schicht verläuft, und dass durch die Öffnung in der zweiten isolierenden Schicht auf dem diffundierten Bereich eine Kontaktmetallisierung aufgebracht wird, die sich höchstens teilweise in den freien Raum unter der zweiten isolierenden Schicht erstreckt, so dass der an der Oberfläche des Halbleiterträgers endende PN-Übergang bei der Metallisierung nicht kurzgeschlossen wird.

6. Verfahren nach Anspruch 5> dadurqh gekennzeichnet, dass als erste isolierende Schicht Siliciumdioxyd auf dem Halbleiterträger aufgebracht wird, dass als zweite isolierende Schicht über dem Siliciumdioxyd Siliciumnitrid angeordnet wird, dass als Ätzmittel Fluorwasserstoffsäure Verwendung findet, mit der ausgewählte Bereiche der Siliciumdioxyd- und Siliciumnitridschicht weggeätzt werden, wobei sich durch die höhere Ätzgeschwindigkeit des Siliciumdioxyds unter dem Siliciumnitrid ein freier Raum ausbildet, über dem die Siliciumnitridschicht als Überhangmaske stehen bleibt.

7. Verfahren nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die Siliciumdioxydschicht auf dem Halbleiterträger durch thermisches Wachsen oder pyrolythisch.es Aufdampfen in einer im wesentlichen störstellenfreien Atmosphäre aufgebaut wird.

209829/0825

M163P/G-4-77/8

8. Verfahren nach einem oder mehreren der Ansprüche 5 bis

7, dadurch gekennzeichnet, dass über der im wesentlichen in einer störstellenfreien Atmosphäre aufgebauten ersten isolierenden Schicht die zweite isolierende Schicht bei einer Temperatur von etwa 8OO°C und höher aufgebaut wird.

9. Verfahren nach einem oder mehreren der Ansprüche 5 bis

8, dadurch gekennzeichnet, dass bestimmte Bereiche der zweiten isolierenden Schicht aus Siliciumnitrid mit phosphoriger Säure geätzt werden, die die erste isolierende, aus Siliciumdioxyd bestehende Schicht I nur geringfügig angreift, und dass anschliessend der durch die Öffnung in der Siliciumnitridschicht freiliegende Bereich der Siliciumdioxydschicht durch Fluorwasserstoffsäure geätzt wird, um unter der Siliciumnitridschicht in der Siliclumdioxydschicht eine grössere Öffnung auszubilden, wodurch unter dem Randbereich der Siliciumnitridschicht ein freier Raum entsteht.

10. Verfahren nach einem oder mehreren der Ansprüche 5 bis

9, dadurch gekennzeichnet, dass auf dem Halbleiterträger eine erste Siliciumdioxydschicht mit einer Dicke von etwa 2000 bis 10000 S aufgebaut wird, dass diese erste Siliciumdioxydschicht mit einer öff- % nung zur Bildung einer ersten Maske versehen wird, dass über der ersten Siliciumdioxydschicht die erste isolierende Schicht durch thermisches Wachsen oder pyrolythisches Aufdampfen irit einer Dicke von etwa 500 S. aus Siliciumdioxyd angeordnet wird, dass über der zweiten Siliciumdioxydschicht eine Siliciumnitridschicht mit einer Dicke von etwa 500 bis etwa 5000 S angeordnet wird, und dass nach dem Ätzen der zweiten Maske durch die Öffnung der zweiten Maske Aluminium mit einer Dicke von

209829/0825

M163P/G-477/8

etwa 2000 S auf den zuvor diffundierten Bereich aufgedampft wird, wobei die zweite isolierende Schicht aus Siliciumnitrid den durch die Diffusion entstandenen PN-Übergang gegen ein Kurzschliessen durch das Aluminium schützt.

209829/0325