DE2644939A1 - Aetzverfahren zum abflachen eines siliciumsubstrats - Google Patents

Aetzverfahren zum abflachen eines siliciumsubstrats

Info

Publication number
DE2644939A1
DE2644939A1 DE19762644939 DE2644939A DE2644939A1 DE 2644939 A1 DE2644939 A1 DE 2644939A1 DE 19762644939 DE19762644939 DE 19762644939 DE 2644939 A DE2644939 A DE 2644939A DE 2644939 A1 DE2644939 A1 DE 2644939A1
Authority
DE
Germany
Prior art keywords
silicon layer
substrate
epitaxial
epitaxial silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762644939
Other languages
English (en)
Inventor
Masayoshi Yoshimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2644939A1 publication Critical patent/DE2644939A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Description

PATENTANWÄLTE 2 6 A 4 9 3
SCHIFF ν. FÜNER STREHL SCHÜBEL-i-iOPF EBBINGHAUS
MARIAHILFPLATZ 2 & 3, MÜNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN 95
Hitachi, Ltd.
DA-12287 5. Oktober 1976
Ätzverfahren zum Abflachen eines Siliciumsubstrats
Die Erfindung betrifft ein Ätzverfahren zum Abflachen eines Siliciumsubstrats, insbesondere um eine Silicium-Einkristallschicht flach zu machen, die auf einem als Substrat dienenden Silicium-Einkristallplättchen epitaktisch aufgewachsen ist.
Bei der Fertigung von integrierten Halbleiterschaltungen ist ein Verfahren bekannt, bei dem ein als Substrat dienendes Silicium-Einkristallplättchen durch partielle Ätzung mit einem vertieften Bereich versehen wird, auf dem Substrat einschließlich dem Innenraum des vertieften Abschnitts eine Silicium-Einkristallschicht, die mit einem Störstoff dotiert istj dessen Leitungscyp dem des Substrats entgegengesetzt ist, durch epitaktisches Wachstum dick aufgetragen wird, die wegen des vertieften Abschnitts unebene Oberfläche der Siliciumschicht von oben her abgeflacht wird und danach die erforderlichen Schaltungselemente in dem Substratteil bzw. der Siliciumschicht innerhalb des vertieften Abschnitts geformt werden, wobei die Isolation durch einen pn-übergang gebildet wird.
Um eine derartige unebene Siliciumschicht flach zu machen, werden bisher hauptsächlich Läpp- und ähnliche mechanische Poliermethoden angewandt. Beim mechanischen Polieren treten jedoch die Nachteile auf,
(1) daß nach dem Polieren Kristallfehler in der abgeflachten Siliciumfläche erscheinen,
(2) daß die zum Polieren erforderliche Zeitspanne beträchtlich lang ist, was eine Erhöhung der Fertigungs-
709818/0958
kosten bedeutet, und
(3) daß sich die Lage (Dicke) der fertig bearbeiteten Fläche schwierig steuern läßt.
Gewöhnlich ist dann, wenn eine epitaktische Siliciumschicht durch einen pn-übergang isoliert werden soll, insbesondere wenn die epitaktische Schicht dick ist, die Diffusionstiefe für die Isolation groß, so daß die Erzeugung einer Isolationsschicht lange dauert. Als Folge dieser langen Dauer breitet sich die eindiffundierte Isolationsschicht in seitlicher Richtung weit aus, und in demselben Maß sinkt die Integrationsdichte.
Der Erfinder hat daher die Abflachung durch chemisches Ätzen untersucht. Dabei ist experimentell bestätigt worden, daß dann., wenn eine Siliciumschicht, deren Hauptfläche eine (10 O)-Kristallfläche ist, mit einem alkalischen Ätzmittel geätzt wird, die Ätzgeschwindigkeit (etwa im Verhältnis 50:1) für diese Fläche größer ist als für die (1 1 1)- oder andere Kristallflächen. Dabei ist der Gedanke entstanden, diese Tatsache zur Abflachungs-Ätzung auszunutzen.
Ziel der Erfindung ist es somit, einen Silicium-Einkristall durch chemische Ätzung abzuflachen, um die von einem pn-übergang gebildete Isolierung in einer geringen Anzahl von Schritten zu erzeugen.
Ziel der Erfindung ist es weiterhin, epitakxische Siliciumschichten unterschiedlicher Dicken auf der Oberfläche eines einen vertieften Abschnitt aufweisenden Siliciumsubstrats zu formen.
Ein weiteres Ziel der Erfindung besteht darin, unterschiedliche Schaltungselemente mit jeweils verschiedenen epitaktischen Siliciumschichten zu erzeugen.
Dazu wird erfindungsgemäß so vorgegangen, daß auf einer Hauptfläche, wie sie die (10 O)-KrIstallfläche bildet, eines Silicium-Einkristalls, der in dieser Hauptfläche einen vertieften Abschnitt aufweist, eine epitaktische Siliciumschicht aufgewachsen und der Ätzprozeß zur Abflachung der epitaktischen Siliciumschicht durchgeführt wird, wobei die epitaktische Siliciumschicht mit genügender Dicke erzeugt wird, so daß diejenige Stelle, an der sich der (1 1 1)-Fläche entsprechende Seitenflächen eines an einer Oberfläche
709818/0958
der epitaktischen Siliciumschicht neu zu bildenden vertieften Abschnitts schneiden, nicht tiefer als in einer endgültigen Fläche des Ätzprozesses zu liegen kommt, woraufhin an der epitaktischen Siliciumschicht eine anisotrope Ätzung mit einem alkalischen Ätzmittel bis hinunter zu der endgültigen Fläche durchgeführt wird. Dieses Verfahren gestattet es, den Silicium-Einkristall durch Ätzen abzuflachen und die Isolierung in einer kleinen Anzahl von Schritten zu erzeugen.
Die Erfindung wird in der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen Fig. 1(a) bis (e) Teilschnitte durch ein Werkstück während verschiedener Stadien der Abf lachungs-Ätzung gemäß einem Ausführungsbeispiel der Erfindung; und Fig. 2 und 3 Querschnitte durch ein Werkstück in jeweils einem gewissen Stadium bei Ätzverfahren nach anderen Ausführungsbeispielen.
In Fig. 1(a) bis (e) sind der Reihe nach Verfahrensschritte eines Ausführungsbeispiels dargestellt, gemäß dem die vorliegende Erfindung auf einen Fall angewendet ist, bei dem ein n"-Senkbereich isoliert wird, der auf einem als Substrat dienenden p~-Silicium-Einkristallplättchen epitaktisch '>r?ougt wird.
Gemäß Fig. 1(a) wird ein Siliciumplättchen 1 als Substrat vorbereitet, indem ein p""-Silicium-Einkristall derart geschnitten wird, daß die Hauptfläche eine (10 0)-Fläche wird. Auf dieser Oberfläche wird durch thermische Oxidation ein Siliciumoxid (SiO2)-Film 2 erzeugt. Ein Teil des Oxid-Films wird durch Photoätzung geöffnet. Unter Verwendung des belassenen Oxidfilms als Maske wird sodann das Silicium geätzt, so daß sich ein vertiefter Abschnitt 3 bildet. Die Ätzung kann zwar in herkömmlicher Weise unter Verwendung eines Ätzmittels der HF (Flußsäure)-Serie erfolgen; im vorliegenden Fall wird jedoch die anisotrope Ätzung mit einem alkalischen Ätzmittel gewählt. Wie in Fig. 1(a) gezeigt, wird dabei die (10 O)-Fläche tief ausgeätzt, wobei an den Seiten des vertieften Abschnitts 3 ebene (11 1)-Flächen unter einem vorgegebenen Winkel gebildet werden.
709818/0958
Gemäß Fig. 1(b) wird unter Verwendung des bestehenden Oxidfilms als Maske längs der Oberfläche des vertieften Abschnitts 3 durch selektives Eindiffundieren eines Donators wie etwa Bor hoher Konzentration eine versenkte n+-Schicht 4 gebildet. Nach dem Eindiffundieren des Donators wird der Oxidfilm 2 weggeätzt.
Gemäß Fig. 1(c) wird das so behandelte Siliciumplättchen 1 einer Reaktion mit einer Siliciumverbindung wie etwa SiCl^ und SiH^ unterworfen und gleichzeitig mit einem Donator dotiert, um eine dicke n~"-Silicium-Epitalxialschicht 5 ,zu erzeugen. Die Dicke dieser Schicht 5 wird auf die im folgenden angegebenen Weise bestimmt.
Es sei der Zustand angenommen, bei dem gemäß Fig. 1(c) die Silicium-Epitaxialschicht 5 genügend dick geworden ist. Zu diesem Zeitpunkt wird in der Oberfläche der Siliciumschicht ein neuer vertiefter Abschnitt 6 entsprechend dem vertieften Abschnitt 3 erzeugt. Die Seitenfläche des Abschnitts 6 entspricht einer (1 1 1)-Fläche, deren Neigungswinkel gleich ist dem der Seitenfläche des Abschnitts 3. Die beiden gegenüberliegenden Seitenflächen des vertieften Abschnitts 6 werden nun in Richtung des Substrats verlängert, wobei die Stelle, an der sich die Seitenflächen schneiden, am Punkt P liegen möge« Das epitaktische Wachstum soll nun so durchgeführt werden, daß der Punkt P auf dtrr endgültigen Schnittlinie P1-P2 liegt, die in dem nachfolgenden Ätzvorgang als endgültige Ätzhöhe eingestellt wird. Die Dicke H1 einer derartigen epitaktischen Schicht läßt sich theoretisch oder experimentell auf der Grundlage einer Dicke H2, gemessen zwischen der Oberfläche des Siliciumplättchens 1 und der Linie P1-P2, der Abmessung W des vertieften Abschnitts 3 usw. bestimmen. Das epitaktische Wachstum wird dabei unter Steuerung der epitaktischen Reaktionstemperatur, der SiH^ Konzentration, der Dauer und weiterer Parameter durchge- κ führt.
Gemäß Fig. 1(d) wird sodann die epitaktische Siliciumschicht der anisotropen Ätzung mit einem alkalischen Ätzmittel unterzogen, um die Siliciumschicht bis hinunter zu der Linie P1-P2 zu entfernen. Bei dem alkalischen Ätzmittel handelt es sich z.B. um eine 40 %-lge KOH-Lösung, die die
709818/0958
(1 O O)-Fläche mit einer Geschwindigkeit von etwa 1 υ pro Minute ätzt. Aufgrund der Tatsache, daß bei einem derartigen anisotropen Ätzen die Ätzgeschwindigkeit der (10 O)-Fläche beträchtlich größer ist als die der (1 1 1)-Fläche an den Seitenflächen des vertieften Abschnitts 6 (nämlich etwa im Verhältnis 50 ;1, schreitet die Ätzung in seitlicher Richtung nur wenig fort. Wie mit den gestrichelten Linien (1), (2), (3) und (4) in Fig. 1(d) gezeigt, wird der vertiefte Abschnitt längs der Verlängerung der ursprünglichen Seitenfläche umso schmäler, je tiefer die Ätzung vordringt, bis der vertiefte Abschnitt an der Stelle P schließlich verschwindet. Danach wird die epitaktische Siliciumschicht 5 weggeätzt, wobei die Siliciumoberfläche eben gehalten wird. Auf diese Weise wird auf dem Substrat 1 eine n~-Siliciumschicht erzeugt, die aus einer tiefen Siliciumschicht 5a in dem vertieften Abschnitt 3 und einer seichten Siliciumschicht 5b an der Oberfläche des Siliciumsubstrats besteht und eine gemeinsame ebene Hauptfläche aufweist.
Gemäß Fig. 1(e) wird in der n""-Siliciumschicht 5b durch selektives Eindiffundieren eines Akzeptors eine p+- Isolationszone 7 erzeugt, die die tiefe Siliciumschicht 5a umgibt. Gleichzeitig mit dem Eindiffundieren der p+-Isolationszone 7 wird in die tiefe Schicht 5a eine p+-Basiszone B eindiii\jndiert. Anschließend werden in die Basiszone B eine n+-Emitterzone E und eine mit der versenkten n+-Zone verbundene n+-Kollektoranschlußzone C eindiffundiert. Auf diese Weise erhält man einen Bipolartransistor, der aus der Basiszone B, der Emitterzone E und der Kollektoranschlußzone C besteht.
Mit der im Zusammenhang mit dem obigen Ausführungsbeispiel beschriebenen Erfindung lassen sich die Ziele der Erfindung aus den im folgenden genannten Gründen erreichen.
Aus der obigen Erläuterung und der Darstellung des Verfährensschrittes nach Fig. 1(d) ergibt sich das Prinzip, gemäß dem sich unter Ausnutzung der anisotropen Ätzung aus der epitaktischen Siliciumschicht der vertiefte Abschnitt entnehmen und die Schicht flach machen läßt. Ferner ist .offenbar geworden, daß die Ätzung durch bloßes Eintauchen in das Ätzmittel erfolgt, ohne daß eigens eine Maske er-
709818/0958
forderlich wäre, und daß die Tiefe sehr einfach zu steuern ist. Aus der obigen Erläuterung im Zusammenhang mit der Darstellung des Verfahrensschrittes nach Fig. 1(e) geht ferner hervor, daß sich die Anzahl der erforderlichen Verfahrensschritte verringern läßt, indem das Eindiffundieren der Isolationszone und der Basiszone sowie das Eindiffundieren der Kollektoranschlußzone und der Emitterzone gleichzeitig ausgeführt werden.
Die Erfindung beschränkt sich nicht auf das obige Ausführungsbeispiel j sie läßt sich vielmehr in einer Vielzahl unterschiedlicher Aspekte ausführen. So kann der vertiefte Abschnitt des Siliciumplättchens und der darauf aufgewachsenen epitaktischen Siliciumschicht gemäß dem Ausführungsbeispiel nach Fig. 2 die Form einer Keilnut haben. Die endgültige Ätzfläche kann dabei mit der Substratoberfläche zusammenfallen. Wird, wie in Fig. 3 veranschaulicht, der vertiefte Abschnitt 3 des Siliciumplättchens 1 durch herkömmliche Ätzung gebildet und darauf die epitaktische Siliciumschicht 5 aufgewachsen, so hat der vertiefte Abschnitt 6 nicht immer die (11 1)-Fläche als Seitenfläche. Selbst in diesem Fall verringert sich jedoch der vertiefte Abschnitt längs der in Fig. 3 gezeigten gestrichelten Linie 8 und verschwindet an der Stelle P, wenn mit der anisotropen Ätzung gearbeitet wird. Die Dicke H der epitaktischen Siliciumschicht 5 läßt sich in diesem Fall theoretisch oder experimentell aus den Abmessungen des vertieften Abschnitts 3 und der Lage der Stelle P ermitteln.
Im Falle einer integrierten Schaltung für Leistungs— betrieb ist es erfindungsgemäß insbesondere möglich, innerhalb des tiefen epitaktischen Bereichs ein Hochleistungs-Schaltungselement und innerhalb des seichten Bereichs ein Element für kleine Signale zu formen. Es braucht also für das für kleine Signale bestimmte Schaltungselement keine unnötig dicke epitaktische Schicht erzeugt zu werden.
Bei dem Schaltungselement, das innerhalb der Siliciumschicht des vertieften Abschnitts nach der Abflachungs-Ätzung erzeugt wird, kann es sich anstelle des Bipolar-Elements auch um ein MOS-Element handeln.
09818/0958
Die Erfindung ist ferner anwendbar auf lineare integrierte Schaltungen, integrierte MOS-Schaltungen, Hybriden dieser Typen sowie alle anderen integrierten Schaltungen.
709818/0958

Claims (4)

  1. .) Ätzverfahren zum Abflachen eines Siliciumsübstrats, dadurch gekennzeichnet, daß auf einer der (10 (^-Kristallflache entsprechenden Hauptfläche eines Silicium-Einkristallsubstrats, das in der Hauptfläche einen vertieften Abschnitt aufweist, eine epitaktische Siliciumschicht aufgewachsen wird, die zum Abflachen geätzt wird, wobei die epitaktische Siliciumschicht mit einer ausreichenden Dicke hergestellt wird, so daß diejenige Stelle, an der sich die der (1 1 1)-Kristallflache entsprechenden Seitenflächen eines in der Oberfläche der epitaktischen Siliciumschicht gebildeten neuen vertieften Abschnitts schneiden, mindestens in einer endgültigen Fläche der Ätzung liegt, und wobei die epitaktische Siliciumschicht einer anisotropen Ätzung mit einem alkalischen Ätzmittel bis hinunter zu der endgültigen Fläche unterzogen wird.
  2. 2. Verfahren zur Herstellung eines Halbleiterelements, dadurch gekennzeichnet, daß ausgewählte Teile einer auf einem Silicium-Einkristall nach Anspruch 1 hergestellten epitaktischen Siliciumschicht außerhalb der Oberfläche des vertieften Abschnitts des Substrats mit einem Störstoff, der den gleichen Leitungstyp wie das Substrat hat, so weit dotiert werden, daß die dotierten Teile das Substrat erreichen.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in jedem einer großen Anzahl von durch die Störstoffdotierten Teile elektrisch voneinander isolierten Bereichen
    709818/0958 _„,,_, /Meo
    'NSPEOTED
    •ι-
    der epitaktischen Siliciumschicht ein jeweils gewünschtes Schaltungselement erzeugt wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß ein Schaltungselement für Leistungsbetrieb in dem tiefen Abschnitt der epitaktischen Siliciumschicht gebildet wird, während ein Schaltungselement für schwache Signale innerhalb des seichten Abschnitts der epitaktischen Siliciumschicht gebildet wird.
    PS/Ctf
    709818/0958
DE19762644939 1975-10-06 1976-10-05 Aetzverfahren zum abflachen eines siliciumsubstrats Ceased DE2644939A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50119768A JPS5244173A (en) 1975-10-06 1975-10-06 Method of flat etching of silicon substrate

Publications (1)

Publication Number Publication Date
DE2644939A1 true DE2644939A1 (de) 1977-05-05

Family

ID=14769701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762644939 Ceased DE2644939A1 (de) 1975-10-06 1976-10-05 Aetzverfahren zum abflachen eines siliciumsubstrats

Country Status (4)

Country Link
US (1) US4056413A (de)
JP (1) JPS5244173A (de)
DE (1) DE2644939A1 (de)
NL (1) NL7610971A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445649A3 (en) * 1990-02-27 1996-03-06 Oki Electric Ind Co Ltd Process for producing a semiconductor substrate having therein isolated semiconductor regions

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187125A (en) * 1976-12-27 1980-02-05 Raytheon Company Method for manufacturing semiconductor structures by anisotropic and isotropic etching
CA1090006A (en) * 1976-12-27 1980-11-18 Wolfgang M. Feist Semiconductor structures and methods for manufacturing such structures
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
US4200968A (en) * 1978-08-09 1980-05-06 Harris Corporation VMOS transistor and method of fabrication
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
US4251300A (en) * 1979-05-14 1981-02-17 Fairchild Camera And Instrument Corporation Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
US4255212A (en) * 1979-07-02 1981-03-10 The Regents Of The University Of California Method of fabricating photovoltaic cells
US4255229A (en) * 1979-08-14 1981-03-10 Harris Corporation Method of reworking PROMS
US4272302A (en) * 1979-09-05 1981-06-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation
JPS5672622A (en) * 1979-11-12 1981-06-16 Ueda Noki Kk Damage prevention device for dug crop at conveyer in digger
JPS5824018B2 (ja) * 1979-12-21 1983-05-18 富士通株式会社 バイポ−ラｉｃの製造方法
US4408386A (en) * 1980-12-12 1983-10-11 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor integrated circuit devices
JPS6342620Y2 (de) * 1981-02-12 1988-11-08
JPS6342763Y2 (de) * 1981-02-12 1988-11-09
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
JPS5953241A (ja) * 1982-09-21 1984-03-27 Iseki & Co Ltd 農作物収穫機の伴走車
JPS5978555A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置
US4571818A (en) * 1983-09-29 1986-02-25 At&T Bell Laboratories Isolation process for high-voltage semiconductor devices
US4636269A (en) * 1983-11-18 1987-01-13 Motorola Inc. Epitaxially isolated semiconductor device process utilizing etch and refill technique
US4660278A (en) * 1985-06-26 1987-04-28 Texas Instruments Incorporated Process of making IC isolation structure
US4812199A (en) * 1987-12-21 1989-03-14 Ford Motor Company Rectilinearly deflectable element fabricated from a single wafer
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
US5589083A (en) * 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates
TW200411759A (en) * 2002-09-18 2004-07-01 Memc Electronic Materials Process for etching silicon wafers
US20060276008A1 (en) * 2005-06-02 2006-12-07 Vesa-Pekka Lempinen Thinning
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
CN105531797A (zh) * 2013-06-28 2016-04-27 英特尔公司 具有用于III-N外延的Si（100）晶片上的Si（111）平面的纳米结构和纳米特征

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1079430A (en) * 1965-05-06 1967-08-16 Maxbo Ab A method and apparatus for heat sealing or cutting thermoplastic material
US3426254A (en) * 1965-06-21 1969-02-04 Sprague Electric Co Transistors and method of manufacturing the same
US3486892A (en) * 1966-01-13 1969-12-30 Raytheon Co Preferential etching technique
US3728166A (en) * 1967-01-11 1973-04-17 Ibm Semiconductor device fabrication method and product thereby
US3664894A (en) * 1970-02-24 1972-05-23 Rca Corp Method of manufacturing semiconductor devices having high planar junction breakdown voltage
US3755012A (en) * 1971-03-19 1973-08-28 Motorola Inc Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor
US3990925A (en) * 1975-03-31 1976-11-09 Bell Telephone Laboratories, Incorporated Removal of projections on epitaxial layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445649A3 (en) * 1990-02-27 1996-03-06 Oki Electric Ind Co Ltd Process for producing a semiconductor substrate having therein isolated semiconductor regions

Also Published As

Publication number Publication date
US4056413A (en) 1977-11-01
JPS5539905B2 (de) 1980-10-14
NL7610971A (nl) 1977-04-12
JPS5244173A (en) 1977-04-06

Similar Documents

Publication Publication Date Title
DE2644939A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2615754C2 (de)
DE2628407A1 (de) Verfahren zum herstellen von vergrabenen dielektrischen isolierungen
EP0032999A2 (de) Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur
DE3129558C2 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE3034078A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2235185A1 (de) Monolithische integrierte schaltung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
EP0000114B1 (de) Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE69901752T2 (de) Methode zur Herstellung eines Bipolartransistors mit Eigenschaften zur Unterdrückung der Verschlechterung von Transistor-Charakteristiken
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2644940A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
DE2460653A1 (de) Verfahren zum aetzen von silicium

Legal Events

Date Code Title Description
8131 Rejection