DE3034078A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE3034078A1
DE3034078A1 DE19803034078 DE3034078A DE3034078A1 DE 3034078 A1 DE3034078 A1 DE 3034078A1 DE 19803034078 DE19803034078 DE 19803034078 DE 3034078 A DE3034078 A DE 3034078A DE 3034078 A1 DE3034078 A1 DE 3034078A1
Authority
DE
Germany
Prior art keywords
silicon layer
emitter
layer
polycrystalline
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803034078
Other languages
English (en)
Other versions
DE3034078C2 (de
Inventor
Takahide Ikeda
Masao Tokorozawa Tamura
Yasuo Tokyo Tokorozawa Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3034078A1 publication Critical patent/DE3034078A1/de
Application granted granted Critical
Publication of DE3034078C2 publication Critical patent/DE3034078C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/092—Laser beam processing-diodes or transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

HITACHI, LTD.
5-1, Marunouchi 1-chome, Chiyoda-ku,
Tokyo, Japan
Verfahren zur Herstellung einer Halbleiteranordnung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere auf ein Verfahren zur Herstellung eines Bipolartransistors hoher
Leistung unter Verwendung der Laserbestrahlung.
Wie bekannt ist, besteht, um einen Bipolartransistor hoher Leistung zu erhalten, das Erfordernis, die Tiefe des Emitterübergangs gering zu machen und die Ladungsträgerinjektion von der Seitenfläche des Emitters in der seitlichen Richtung so gering wie möglich zu halten.
81 - ( A4979-0 2 )-
13001 S/0-8 12
Um diese Anforderungen zu erfüllen, wurde ein Verfahren vorgeschlagen, bei dem, wie in Fig. 1 gezeigt ist, eine Hauptoberfläche eines Halbleitersubstrats 1 mit einer Isolierschicht 2 überzogen wird, der Teil der Isolierschicht 2, wo ein Emitter zu bilden ist, unter Freilegung der Oberfläche des Halbleitersubstrats 1 entfernt wird und man eine Halbleiterschicht 3 epitaktisch auf der freigelegten Oberfläche des Substrats 1 zur Bildung eines Emitters aufwachsen läßt. Dabei bezeichnen die Bezugsziffern 5 und 6 in Pig. 1 eine Basis bzw. einen Kollektor.
Ein solcher Emitter, d. h. ein auf einem Substrat gebildeter Emitter wird "geschichteter Emitter" genannt. Da der geschichtete Emitter auf einem Substrat gebildet wird und außerdem die Seitenflächen des Emitters im Kontakt mit einer Isolierschicht gehalten werden, hat ein Transistor mit einem geschichteten Emitter den Vorteil, daß die Ladungsträgerinjektion in der Seitenrichtung kaum auftritt und daher die Hochfrequenzeigenschaften erheblich verbessert sind.
Jedoch erfordert, da der bekannte geschichtete Emitter durch Epitaxialwachstum gebildet wurde, das bekannte Verfahren zur Herstellung des geschichteten Emitters einen komplizierten Prozeß, muß verschiedene Verfahrensbedingungen genau einhalten und ist daher von niedriger Produktivität. Außerdem hat dieses bekannte Verfahren den Fachteil, daß eine epitaktische Schicht, wie in Fig. 1 gezeigt, dazu neigt, schräg an ihrem Endteil zu wachsen, der im Kontakt mit der Isolierschicht 2 gehalten wird, wodurch eine Kristallfläche 4 daran entsteht und die
130015/0812
Verläßlichkeit verringert wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung zu entwickeln, das von den beim bekannten Verfahren zur Herstellung einer Halbleiteranordnung angetroffenen Schwierigkeiten frei ist, ohne weiteres zu einem Bipolartransistor hoher Leistung führen kann und die Bildung eines geschichteten Emitters ohne die erwähnte Kristallfläche ermöglicht.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem geschichteten Emitter, bei dem man
(a) eine Isolierschicht auf einer Hauptoberfläche eines Halbleitersubstrats bildet,
(b) den Teil der Isolierschicht entfernt, der auf einem Bereich des Halbleitersubstrats liegt, wo ein Emitter zu bilden ist, und
(c) auf dem freigelegten Bereich des Halbleitersubstrats den geschichteten Emitter aus monokristallinem Silizium erzeugt,
mit dem Kennzeichen,
daß man zur Erzeugung des geschichteten Emitters zunächst eine polykristalline oder amorphe Siliziumschicht auf der ganzen Oberfläche abscheidet und
danach einen ausgewählten Teil der polykristallinen oder amorphen Siliziumschicht mit einem Laserstrahl zur Umwandlung des Teils der polykristallinen oder amorphen Siliziumschicht, der auf der Hauptoberfläche des Halbleitersubstrats ohne Isolierschicht dazwischen abgeschieden
130015/0812
wurde, in einen Siliziumeinkristall als Emitter bestrahlt.
Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen gekennzeichnet.
Die Erfindung gibt also ein" Verfahren zur Herstellung einer Halbleiteranordnung an, bei dem zunächst eine Isolierschicht auf einem Halbleitersubstrat gebildet wird und die Isolierschicht auf dem Teil des Halbleitersubstrats, wo ein Emitter zu bilden ist, unter Freilegung der Oberfläche des obigen Teils entfernt wird. Danach wird eine polykristalline oder amorphe Siliziumschicht auf der gesamten Oberfläche abgeschieden und dann mit einem Laserstrahl zur Umwandlung des Teils der polykristallinen oder amorphen Siliziumschicht, der auf der Oberfläche des Halbleitersubstrats ohne zwischengefügte Isolierschicht abgeschieden ist, in einen Siliziumeinkristall bestrahlt wird, um dadurch einen geschichteten Emitter zu bilden.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:
Fig. 1 eine Schnittdarstellung eines Bipolartransistors mit einem gemäß einem bekannten, bereits eingangs erläuterten Verfahren gebildeten geschichteten Emitter;
Fig. 2a bis 2g Schnittdarstellungen verschiedener Schritte bei einem Ausführungsbeispiel eines
130015/0812
Herstellungsverfahrens gemäß der Erfindung; und
Fig. 3a bis 3c Schnittdarstellungen verschiedener Schritte "bei einem anderen Ausführungsbeispiel des Herstellungsverfahrens gemäß der Erfindung.
Beispiel I
Ein Ausführungsbeispiel der Erfindung soll nun im einzelnen anhand der Fig. 2a bis 2g erläutert werden.
Gemäß Mg. 2a wird Arsen (As) in ein p-Siliziumsubstrat 11 mit einem Widerstand von 20 -dem zur Bildung eines vergrabenen Kollektors 12 mit einem Flächenwiderstand von 10 jQ/D eindiffundiert, und weiter wird eine n~-Siliziumschicht 13 epitaktisch nach dem bekannten epitaktischen Dampfwachstumsverfahren aufgewachsen.
Es werden die n""-Siliziumschicht 13 durchdringende Löcher unter Verwendung einer SiJT^-Schicht als Maske gebildet, und Borionen werden in das Siliziumsubstrat durch die Löcher zur Bildung von Channel-Unterbrechern implantiert. Dann werden die Löcher, wie in Fig. 2b gezeigt ist, mit S1O2 zur Bildung von Isolationsbereichen 14 gefüllt. Weiter wird die Oberfläche der erhaltenen Struktur oxidiert, um eine dünne SiO2-Schicht 15 zu bilden.
Danach werden CN+-Ionen in einen ausgewählten Teil der n^-Siliziumschicht 13 eindiffundiert, um einen η -Bereich 16 niedrigen Widerstandes zu bilden, wie in Fig. 2c gezeigt ist, und B+-Ionen werden in einen anderen
130015/0812
ausgewählten Teil der Schicht 13 mit einer Implantierdo-
14 -2
sis von 2 χ 10 cm zur Bildung einer Basis 17 implantiert.
Die Teile der SiO^-Schicht 15, die im Kontakt mit dem ausgewählten Teil der Basis 17 und mit dem n+-Bereich 16 sind, werden weggeätzt, und As -Ionen werden in den gewählten Teil der Basis 17 und in den Bereich 16 mit einer Implantierenergie von 60 KeY und einer Implantierdosis
16 -2
von 1 χ 10 cm implantiert, worauf eine Wärmebehandlung von 30 min "bei einer Temperatur von 1000 0C zur Bildung vom n+-Bereichen 18 "bzw. 19 folgt, wie in Fig. 2d gezeigt ist.
Eine polykristalline Siliziumschicht 20 mit einer Dicke von etwa 0,4 um wird auf der gesamten Oberfläche nach dem gut bekannten chemischen Dampfabscheide-(CVI))Verfahren unter Verwendung thermischer Zersetzung von SiH^ abgeschieden. Nachdem As+-Ionen in die gesamte Oberfläche der polykristallinen Siliziumschicht 20 mit einer Implantier-
16 energie von 5° KeV und einer Implantierdosis von 1 χ 10
ο
cm implantiert sind, werden die Teile der Schicht 20, die auf den n+-Bereichen 18 und 19 abgeschieden sind, mit einem Laserstrahl einer Stärke von 1,5 J/cm von einem Q-geschalteten Rubinlaser bestrahlt, um selektiv jeden der bestrahlten Teile der polykristallinen Siliziumschicht 20 in einen Einkristall umzuwandeln.
Dann wird die Siliziumschicht 20 unter Verwendung eines 1 Vol.-Teil Flußsäure, 50 Vol.-Teile Salpetersäure und 25 Vol.-Teile Eisessigsäure enthaltenden Ätzmittels geätzt. So wird die polykristalline Siliziumschicht 20 weggeätzt,
130015/0812
■und nur die monokristallinen Teile der Schicht 20 bleiben ungeätzt, da die Itzgeschwindigkeit des Ätzmittels für das polykristalline Silizium viel höher als die für das monokristalline Silizium ist. So werden ein vorragender Emitter 21 und eine vorragende KoIlektorzuführungselektrode 22 gebildet, wie Pig. 2e zeigt.
In diesem Ausführungsbeispiel wurde die Ionenimplantation vor der Abscheidung der polykristallinen Siliziumschicht 20 vorgenommen, um die n+-Bereiche 18 und 19 zu bilden. Jedoch kann der obige Schritt auch ausgelassen werden. Und zwar werden, nachdem die SiOg-Schicht 15 bei dem in Fig. 2c gezeigten Schritt gebildet ist, die Teile der SiOo-Schicht 15, die über den Oberflächenteilen liegen, wo der Emitter und die Kollektorzuführungselektrode zu bilden sind, weggeätzt, und dann wird die polykristalline Siliziumschicht 20 auf der gesamten Oberfläche abgeschieden, wie in 3?ig. 2f gezeigt ist. Eine große Zahl von Dotierstoffen wird in die polykristalline Siliziumschicht 20 durch Ionenimplantation oder Wärmediffusion eingeführt, und dann wird die polykristalline Siliziumschicht 20 mit einem Laserstrahl in der gleichen Weise, wie vorher erwähnt, bestrahlt, um selektiv jeden der Teile der polykristallinen Siliziumschicht 20, die in direktem Kontakt mit den monokristallinen Siliziumbereichen 16 und gehalten sind, zu einem Siliziumeinkristall umzuwandeln. Weiter wird der restliche Teil der polykristallinen Siliziumschicht 20 weggeätzt, und so werden der vorragende Emitter 21 und die vorragende Kollektorzuführungselektrode 22, wie in Pig. 2g gezeigt ist, gebildet.
130015/0812
Beispiel II
Im Beispiel I wurde ein Fall erläutert, wo eine integrierte Schaltung oder eine integrierte Großschaltung nach der Erfindung gebildet wird. Es soll nun eine Erläuterung eines anderen Ausführungsbeispiels der Erfindung anhand der Fig. 3a bis 3c folgen, wo sie auf die Herstellung eines einzelnen Transistors angewendet wird.
Gemäß Fig. 3a wird eine n~-Siliziumschicht 24 mit einer Dicke von etwa 2 yum auf einem n+-Siliziumsubstrat 23 durch Epitaxialwachstum gebildet, und die Oberfläche der aufgewachsenen Schicht 24 wird zur Bildung einer SiO2-Schicht 25 oxidiert. Dann wird die SiOp-Schicht 25 auf dem Bereich der Siliziumschicht 24, wo eine Basis zu bilden ist, weggeätzt. B -Ionen werden in die Siliziumschicht 24- mit einer Impl anti er energie von 50 KeV und
14 -2 einer Implantierdosis von 2 χ 10 cm unter Verwendung der SiOo-Schicht 25 als Maske implantiert, und es folgt eine Wärmebehandlung zur Bildung einer Basis 26, wie in Fig. 3b gezeigt ist. Die freigelegte Oberfläche der Siliziumschicht 24 wird zur Bildung einer dünnen SiO2-Schicht 27 schwach oxidiert. Dann wird die dünne SiOp-Schicht 27 auf einem Bereich, wo ein Emitter zu bilden ist, weggeätzt.
Die Siliziumschicht 24 wird mit As-Ionen mit einer Implantierenergie von ^O KeV und einer Implantierdosis von 1 χ 10 cm" unter Verwendung der SiO2-Schichten 25 und 27 als Maske implantiert, worauf eine Wärmebehandlung von 30 min bei einer Temperatur von 1000 0C zur Bildung eines η -Bereichs 28 folgt, wie in Fig. 3c gezeigt ist. Wie im
130015/0812
Beispiel I wird anschließend eine polykristalline Siliziumschicht auf der gesamten Oberfläche abgeschieden und dann mit einem Laserstrahl derart bestrahlt, daß ein ausgewählter Teil der polykristallinen Siliziumschicht zu einem Einkristall umgewandelt wird und dadurch ein vom Substrat vorspringender Emitter 29 gebildet wird.
Beim vorstehenden Ausführungsbeispiel ist es nicht unbedingt erforderlich, den Emitter 28 in der Siliziumschicht 24 zu bilden, und es kann auch nur der Emitter 29 auf der Siliziumschicht 24- gebildet werden.
Wenn der n+-Bereich 28 in der Siliziumschicht 24- gebildet wird, sollte die Dicke des Bereichs 28 geringer als der auf der Schicht 24- gebildete Emitter 29 sein, um die Ladungsträgerinjektion von den Seitenflächen des Emitters 28 auf einen unter praktischen Gesichtspunkten vernachlässigbaren Wert herabzudrücken. Weiter hat der Emitter 29 dadurch Vorteile, daß verhindert wird, daß ein Metall zur Bildung einer Emitterelektrode die Emitterschicht durchdringt, und daß die Breite der Basis ohne weiteres gesteuert werden kann.
Außerdem braucht nicht die gesamte restliche polykristalline Siliziumschicht weggeätzt zu werden, sondern man kann einen gewünschten Teil 30 davon selektiv zur Verwendung als Widerstand ungeätzt belassen. Dabei wird der Widerstand beim Emitterbildungsprozeß gebildet, und daher ist eine solche Verfahrensweise unter praktischen Gesichtspunkten vorteilhaft.
Wie oben erwähnt, wird erfindungsgemäß nach Bildung einer
13001S/0812
Isolierschicht auf einem Substrat die Oberfläche eines Bereichs, wo ein Emitter zu bilden ist, freigelegt, und dann wird eine polykristalline Siliziumschicht auf der gesamten Oberfläche abgeschieden. Anschließend wird der Teil der polykristallinen Siliziumschicht, der auf der freigelegten Oberfläche des Substrats abgeschieden ist, durch Laserstrahlung in einen Siliziumeinkristall umgewandelt. Demgemäß wird zum Bestrahlen der polykristallinen Siliziumschicht ein Laser benötigt, der geeignet ist, einen Laserstrahl mit einer Stärke auszustrahlen, die zum Schmelzen der polykristallinen Siliziumschicht und zum epitaktischen Wachstum einer monokristallinen Siliziumschicht auf dem Substrat erforderlich ist, d. h. die Stärke des Laserstrahls muß etwa 0,8 J/cm oder mehr sein.
Obwohl nur die Teile der polykristallinen Siliziumschicht, die in Einkristalle umzuwandeln sind, in den vorstehend erläuterten Ausführungsbeispielen mit einem Laserstrahl bestrahlt wurden, ist die Erfindung auf diesen Fall nicht beschränkt, sondern es kann auch die gesamte Oberfläche der polykristallinen Siliziumschicht mit einem Laserstrahl bestrahlt werden.
Im einzelnen wird, wenn die gesamte Oberfläche der polykristallinen Siliziumschicht mit einem Laserstrahl mit einer Energiestärke von etwa 2,5 J/cm oder mehr bestrahlt wird, der Teil der polykristallinen Siliziumschicht, der auf dem Substrat ohne Isolierschicht dazwischen abgeschieden ist, geschmolzen und dann epitaktisch auf dem Substrat unter Bildung einer monokristallinen Siliziumschicht aufgewachsen. Andererseits wird die
130015/0812
restliche polykristalline Siliziumschicht, die auf der Isolierschicht abgeschieden wurde, durch Laserstrahlung geschmolzen und von der erwähnten monokristallinen Siliziumschicht unter Bildung eines einheitlichen Einkristalls angezogen. Als Ergebnis wird eine monokristalline Siliziumschicht nur auf dem Substrat gebildet, und die polykristalline Siliziumschicht auf der Isolierschicht verschwindet, so daß die Isolierschicht freigelegt wird.
Nach diesem Verfahren wird die Lagegenauigkeit des Emitters erheblich verbessert, da der Emitter unter Selbstausrichtung gebildet wird, und außerdem kann der Schritt der Entfernung der polykristallinen Siliziumschicht entfallen, da auf der Isolierschicht niemals ein Teil der polykristallinen Siliziumschicht übrigbleibt. Daher ist dieses Verfahren unter praktischen Gesichtspunkten sehr vorteilhaft.
Weiter wird, wenn die gesamte Oberfläche der polykristallinen Siliziumschicht mit einem Laserstrahl mit einer Stärke von 0,8 bis 2,5 J/ci bestrahlt wird, nur der Teil der polykristallinen Siliziumschicht, der in direktem Kontakt mit dem Substrat gehalten wird, in eine monokristalline Siliziumschicht umgewandelt, und -die restliche polykristalline Siliziumschicht, die auf der Isolierschicht abgeschieden ist, bleibt unverändert. Nach der Laserbestrahlung wird die Siliziumschicht unter Verwendung beispielsweise eines Flußsaure und Salpetersäure enthaltenden Ätzmittels geätzt. Dabei kann nur die polykristalline Siliziumschicht weggeätzt werden, während die monokristalline Siliziumschicht ungeätzt verbleibt, da ein erheblicher Loslichkeitsunterschied zwischen der
130015/0812
polykristallinen und der monokristallinen Siliziumschicht existiert.
In der vorstehenden Beschreibung wurde aus Vereinfachungsgründen nur der Fall erläutert, in dem eine polykristalline Siliziumschicht verwendet wird. Jedoch ist es auch möglich, anstelle der polykristallinen Siliziumschicht eine amorphe Siliziumschicht zu verwenden, die beispielsweise nach dem Plasmaabscheideverfahren gebildet wird, da auch die amorphe Siliziumschicht durch Laserbestrahlung in eine monokristalline Siliziumschicht umgewandelt wird und das gleiche befriedigende Ergebnis wie die polykristalline Siliziumschicht zu liefern vermag. Auch die amorphe Siliziumschicht kann daher erfindungsgemäß verwendet werden.
Wie sich aus der vorstehenden Beschreibung ergibt, beruht das Hauptmerkmal der Erfindung darin, daß eine polykristalline oder amorphe Siliziumschicht durch Laserbestrahlung in eine monokristalline Siliziumschicht umgewandelt wird, um einen geschichteten Emitter zu bilden.
Wie bereits erläutert wurde, besteht beim erfindungsgemäßen Verfahren keine Gefahr, daß eine ungünstige Kristallfläche zwischen einem geschichteten Emitter und einer Isolierschicht auftritt, und daher ist es möglich, eine sehr verläßliche Halbleiteranordnung herzustellen. Dies ist ein ausgezeichnetes Merkmal der Erfindung, das sich nach dem bekannten Herstellungsverfahren nicht erreichen läßt.
Außerdem hat die Erfindung die folgenden Vorteile: Das
130015/0812
Herstellungsverfahren gemäß der Erfindung "besteht aus einfachen Schritten und eignet sich daher zur Massenproduktion, verschiedene Verfahrensbedingungen haben einen hohen Freiheitsgrad, und daher laßt sich das Herstellungsverfahren ohne weiteres im einzelnen festlegen, und es kann eine Halbleiteranordnung hoher Leistung hergestellt werden, da die Ladungsträgerinjektion von der Seitenwand her vernachlässigbar ist oder gänzlich entfällt.
130015/0812

Claims (6)

  1. Ansprüche
    /1J Verfahren zur Herstellung einer Halbleiteranordnung mit einem geschichteten Emitter, bei dem man
    (a) eine Isolierschicht auf einer Hauptoberfläche eines Halbleitersubstrats bildet,
    (b) den Teil der Isolierschicht entfernt, der auf einem Bereich des Halbleitersubstrats liegt, wo ein Emitter zu bilden ist, und
    (c) auf dem freigelegten Bereich des Halbleitersubstrats den geschichteten Emitter aus monokristallinem Silizium erzeugt,
    dadurch gekennzeichnet ,
    daß man zur Erzeugung des geschichteten Emitters (21; 29) zunächst eine polykristalline oder amorphe Siliziumschicht (20) auf der ganzen Oberfläche abscheidet und
    danach einen ausgewählten Teil der polykristallinen oder amorphen Siliziumschicht (20) mit einem Laserstrahl zur Umwandlung des Teils der polykristallinen oder amorphen Siliziumschicht (20), der auf der Hauptoberfläche des Halbleitersubstrats (11; 23) ohne Isolierschicht (15; 25, 27) dazwischen abgeschieden wurde, in einen Siliziumeinkristall als Emitter
    1 3001 S/0Ö12
    (21; 29) bestrahlt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß man den Teil der polykristallinen oder amorphen Siliziumschicht (20), der auf der Hauptoberfläche des Halbleitersubstrats (11; 23) ohne dazwischen eingefügte Isolierschicht (15; 25, 2?) abgeschieden ist, selektiv mit dem Laserstrahl bestrahlt.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß der Laserstrahl eine Stärke von wenigstens etwa 0,8 J/cm hat.
  4. 4. Verfahren nach Anspruch 2 oder 3» dadurch gekennzeichnet, daß man die polykristalline oder amorphe Siliziumschicht (20) nach der Bestrahlung mit dem Laserstrahl selektiv entfernt.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß man die ganze Oberfläche der polykristallinen oder amorphen Siliziumschicht (20) mit dem Laserstrahl bestrahlt.
  6. 6. Verfahren nach Anspruch 5» dadurch gekennzeichnet , daß der Laserstrahl eine Stärke von wenigstens etwa 2,5 J/cm hat.
    7· Verfahren nach Anspruch 5» dadurch gekennzeichnet , daß der Laserstrahl eine Stärke von wenigstens etwa 0,8 bis 2,5 J/cm hat.
    13ÖG15/Q812
DE3034078A 1979-09-12 1980-09-10 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE3034078C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11608079A JPS5640275A (en) 1979-09-12 1979-09-12 Preparation of semiconductor device

Publications (2)

Publication Number Publication Date
DE3034078A1 true DE3034078A1 (de) 1981-04-09
DE3034078C2 DE3034078C2 (de) 1985-09-19

Family

ID=14678209

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3034078A Expired DE3034078C2 (de) 1979-09-12 1980-09-10 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (3)

Country Link
US (1) US4377421A (de)
JP (1) JPS5640275A (de)
DE (1) DE3034078C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032211A2 (de) * 1980-01-14 1981-07-22 International Business Machines Corporation Verfahren zur Herstellung einer zum Teil polykristallinen und zum Teil monokristallinen Schicht aus Silizium
DE3831555A1 (de) * 1987-09-18 1989-04-06 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleitervorrichtung
DE3816256A1 (de) * 1988-05-11 1989-11-23 Siemens Ag Verfahren zum herstellen einer aus einem ersten halbleitermaterial bestehenden einkristallinen schicht auf einem substrat aus einem andersartigen zweiten halbleitermaterial und verwendung der anordnung zur herstellung von optoelektronischen integrierten schaltungen

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693334A (en) * 1979-12-26 1981-07-28 Mitsubishi Electric Corp Manufacture of semiconductor device
DE3278799D1 (en) * 1981-08-31 1988-08-25 Toshiba Kk Method for manufacturing three-dimensional semiconductor device
JPS5880852A (ja) * 1981-11-10 1983-05-16 Toshiba Corp 半導体装置の製造方法
US4556524A (en) * 1981-11-10 1985-12-03 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Method for preparing digital storage device by laser application
US4673592A (en) * 1982-06-02 1987-06-16 Texas Instruments Incorporated Metal planarization process
US4465716A (en) * 1982-06-02 1984-08-14 Texas Instruments Incorporated Selective deposition of composite materials
US4559086A (en) * 1984-07-02 1985-12-17 Eastman Kodak Company Backside gettering of silicon wafers utilizing selectively annealed single crystal silicon portions disposed between and extending into polysilicon portions
US4619036A (en) * 1984-09-28 1986-10-28 Texas Instruments Incorporated Self-aligned low-temperature emitter drive-in
US4610730A (en) * 1984-12-20 1986-09-09 Trw Inc. Fabrication process for bipolar devices
JPH0343046Y2 (de) * 1985-05-29 1991-09-10
DE3545244A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US4929995A (en) * 1988-02-16 1990-05-29 Honeywell Inc. Selective integrated circuit interconnection
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
USH1637H (en) * 1991-09-18 1997-03-04 Offord; Bruce W. Laser-assisted fabrication of bipolar transistors in silicon-on-sapphire (SOS)
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
KR0171000B1 (ko) * 1995-12-15 1999-02-01 양승택 자동 정의된 베이스 전극을 갖는 바이폴라 트랜지스터 구조 및 그 제조방법
US6040019A (en) * 1997-02-14 2000-03-21 Advanced Micro Devices, Inc. Method of selectively annealing damaged doped regions
DE19940278A1 (de) * 1999-08-26 2001-03-08 Inst Halbleiterphysik Gmbh Schichtstruktur für bipolare Transistoren und Verfahren zu deren Herstellung
CN111050956B (zh) 2017-09-06 2022-04-29 株式会社Ihi 三维造型装置以及三维造型方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2390004A1 (en) * 1977-05-04 1978-12-01 Commissariat Energie Atomique Semiconductors, such as bipolar transistors - with amorphous layers locally crystallised by e.g. laser to reduce number of mfg. operations
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585088A (en) * 1968-10-18 1971-06-15 Ibm Methods of producing single crystals on supporting substrates
US4243433A (en) * 1978-01-18 1981-01-06 Gibbons James F Forming controlled inset regions by ion implantation and laser bombardment
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2390004A1 (en) * 1977-05-04 1978-12-01 Commissariat Energie Atomique Semiconductors, such as bipolar transistors - with amorphous layers locally crystallised by e.g. laser to reduce number of mfg. operations
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DE-OS 28 48 333, AT. 08.11.78 *
US-Z.: Appl.Phys.Lett., Bd. 33, Nr. 3, 1. August 1978, S. 227-230 *
US-Z.: Appl.Phys.Lett., Bd. 33, Nr. 5, 1. September 1978, S. 431-433 *
US-Z.: IEEE Transactions on Electron Devices, Vol. ED- 24, Nr. 8, August 1977, S. 1025-1031 *
US-Z.: Proc. of the Electrochemical Society, Bo. 78-3, 1978, S. 517-526 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032211A2 (de) * 1980-01-14 1981-07-22 International Business Machines Corporation Verfahren zur Herstellung einer zum Teil polykristallinen und zum Teil monokristallinen Schicht aus Silizium
EP0032211A3 (en) * 1980-01-14 1984-10-10 International Business Machines Corporation Method to make a silicon layer being partly polycrystalline and partly monocrystalline
DE3831555A1 (de) * 1987-09-18 1989-04-06 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleitervorrichtung
DE3831555C2 (de) * 1987-09-18 1999-09-02 Toshiba Kk Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung
DE3816256A1 (de) * 1988-05-11 1989-11-23 Siemens Ag Verfahren zum herstellen einer aus einem ersten halbleitermaterial bestehenden einkristallinen schicht auf einem substrat aus einem andersartigen zweiten halbleitermaterial und verwendung der anordnung zur herstellung von optoelektronischen integrierten schaltungen

Also Published As

Publication number Publication date
US4377421A (en) 1983-03-22
JPS5712306B2 (de) 1982-03-10
JPS5640275A (en) 1981-04-16
DE3034078C2 (de) 1985-09-19

Similar Documents

Publication Publication Date Title
DE3034078A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2928923C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2046833A1 (de) Verfahren zur Herstellung isolierter Halbleiterzonen
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2644939A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2160450B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3208259C2 (de)
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0000114B1 (de) Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
EP0000326A1 (de) Verfahren zum Herstellen sehr kleiner, mit Störstellen versehener Zonen in einem Halbleitersubstrat
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2438256A1 (de) Verfahren zum herstellen einer monolithischen halbleiterverbundanordnung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee