DE3831555C2

DE3831555C2 - Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung

Info

Publication number: DE3831555C2
Application number: DE3831555A
Authority: DE
Inventors: Toshihiko Hamasaki
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-09-18
Filing date: 1988-09-16
Publication date: 1999-09-02
Anticipated expiration: 2008-09-17
Also published as: DE3831555A1; US4968635A; JPS6476760A

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistor-Einrichtung.

Ein Verfahren dieser Art ist aus DE-A-30 34 078 bekannt, durch das eine Halbleiteranordnung mit geschichtetem Emitter hergestellt werden kann. Bei dem bekannten Verfahren wird zur Erzeugung des geschichteten Emitters zunächst eine polykristalline oder amorphe Siliziumschicht auf der ganzen Oberfläche, eines Halbleitersubstrats abgeschieden und danach ein ausgewählter Teil der polykristallinen oder amorphen Siliziumschicht mit einem Laserstrahl behandelt, um den Teil der polykristallinen oder amorphen Siliziumschicht in einen Silizium-Einkristall umzuwandeln, der auf der Hauptoberfläche des Halbleitersubstrats ohne Zwischenisolierschicht abgeschieden wurde. Der umgewandelte Teil der polykristallinen oder amorphen Siliziumschicht bildet den Emitter. Charakteristisch für das bekannte Herstellungsverfahren ist die Tatsache, daß der gesamte Basisbereich vor dem Emitterbereich ausgebildet wird.

Ein typischer bipolarer Transistor, wie auch in DE-A-30 34 078 gezeigt, umfaßt ein Halbleitersubstrat, welches an der Oberfläche eine epitaxiale Halbleiterschicht eines ersten Leitfähigkeitstyps (beispielsweise n-Typ), in welcher ein n-Bereich durch einen p-n-Übergang oder einen Isolierbereich isoliert ist, um einen Kollektorbereich darzustellen. Ein Basisbereich ist ein dotierter Bereich eines zweiten Leitfähigkeitstyps (beispielsweise p-Typ), der in dem Kollektorbereich an der Fläche der Epitaxialschicht durch Ionenimplantation und Festphasendiffusion gebildet ist unter Verwendung einer Verunreinigung des zweiten Leitfähigkeitstyps, und ein Emitterbereich eines n-dotierten Bereichs ist in dem Basisbereich gebildet durch Ionenimplantation und Festphasendiffusion unter Verwendung einer Verunreinigung des ersten Leitfähigkeitstyps.

Ein weiteres Verfahren zur Herstellung der Emitterzone eines Transistors ist aus EP-A-0 028 739 bekannt. Bei diesem Verfahren wird eine Schicht aus nicht-monokristallinem Silizium über einer epitaxial aufgewachsenen Schicht niedergeschlagen. Zumindest ein Teil des nicht- monokristallinen Siliziums bildet den Vorläufer für die Emitterzone, die einer Basiszone benachbart ist und in vertikaler Richtung mindestens teilweise einen Abstand aufweist. Der Vorläufer der Emitterzone wird mit Ionen des gleichen Leitungstyps bestrahlt wie der einer Subkollektorzone. Der Transistor wird erhitzt, um die Ionen in die Basiszone einzutreiben und um das nicht- monokristalline Silizium des Emitterzonenvorläufers in einer aus monokristallinem Silizium bestehenden Emitterzone umzuwandeln. Auch hier wird die Basisregion vor der Emitterregion gebildet.

Vor diesem Hintergrund liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Emitterbereichs einer Bipolar-Transistoreinrichtung zu schaffen, bei dem eine ausreichend große Änderung der Verunreinigungsverteilung am Emitter-Basis-p-n-Übergang erhalten wird und die Basisbreite klein gemacht werden kann, ohne den Basisschichtwiderstand in großem Ausmaß zu erhöhen.

Gelöst wird diese Aufgabe durch das im Patentanspruch 1 angegebene Herstellungsverfahren. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Im folgenden wird die Erfindung anhand der Figuren genauer erläutert, in denen zeigt:

Fig. 1 zeigt Verfahrensschritte nach der Erfindung zur Herstellung eines Basis- und Emitterbe reichs

Fig. 2 zeigt Querschnittsansichten eines Bipolartransistors zur Erläuterung einer Ausführungsform der Erfin dung.

Fig. 3 und 4 sind graphische Darstellungen, anhand deren die Wirkung der Erfindung erläutert wird.

Eine Ausführungsform eines Verfahrens gemäß der Erfindung wird nachstehend beschrieben.

Zuerst wird, wie in Fig. 1(a) dargestellt, ein Isolierfilm mit einer Öffnung 2 in dem gewünschten Bereich der Haupt fläche eines monokristallinen Siliziumsubstrats 1 eines ersten Leitfähigkeitstyps gebildet. Dann wird ein polykri stalliner Siliziumfilm oder ein amorpher Film 4 gebildet, der Verunreinigungen des ersten Leitfähigkeitstyps enthält.

Danach wird nach einer Wärmebehandlung, die vorzugsweise im Bereich von 650°C bis 710°C ausgeführt wird, der Silizium film 4 zu einem monokristallisierten Siliziumfilm 4a ge bildet.

Danach werden, wie in Fig. 1(b) dargestellt, Verunreinigungs ionen eines zweiten Leitfähigkeitstyps von der Hauptfläche des monokristallinen Siliziumsubstrats 1 mit einer Konzen tration implantiert, die höher ist als die Verunreinigungs konzentration in dem monokristallinen Siliziumsubstrat 1, jedoch niedriger ist als die Verunreinigungskonzentration in dem monokristallisierten Siliziumfilm 4a, und ein Bereich 5 eines zweiten Leitfähigkeitstyps wird an demjenigen Teil der Fläche des Substrats 1 gebildet, in welchem die Öffnung 2 gebildet ist.

Auf das halbleitende Substrat wird eine polykristalline Siliziumschicht aufgebracht, wonach eine Fläche des Silizium substrats und der polykristallinen Siliziumschicht amorph gemacht wird mittels einer Implantation von Si-Ionen, P-Ionen oder As-Ionen usw., wonach eine Wärmebehandlung bei einer vergleichsweise niedrigen Temperatur ausgeführt wird. Hier durch wird die amorphe Siliciumschicht gut monokristalli siert, und die Verunreinigungskonzentration hat sich nach der Wärmebehandlung sehr scharf oder stark geändert.

Fig. 2 umfaßt Querschnittsansichten, in denen die Schritte der Herstellung der Halbleitervorrichtung dargestellt sind, die für einen bipolaren Transistor verwendet werden können, der eine Ausführungsform der Erfindung darstellt.

Zuerst wird, wie in Fig. 2(a) dargestellt, nach der Bildung eines Siliziumoxidfilms an der Oberfläche eines n-Silizium substrats 6 mit einer Dicke von 50 nm im Bereich 7 und einer Dicke von 700 nm im Bereich 8 eine resistente Maske 11 ge bildet nach dem Bilden eines polykristallinen Silizium filmes 9 einer Dicke von 100 nm und eines SiN-Filmes 10 einer Dicke von 150 nm.

Danach wird, wie in Fig. 2(b) dargestellt, nach ausgewähltem Entfernen des SiN-Filmes durch reaktives Ionenätzen unter Verwendung der Maske 11 als Abdeckung, ein p-Halbleiterbereich 12 (d. h. die äußere Basis) gebildet durch Implantation von Borionen in die Fläche des n-Siliziumsubstrats 6 mit einer Beschleunigungsspannung von 35 KV und einer Implantation von 2 × 10¹⁵ cm^-2.

Dann werden nach Entfernen der Maske 11 Oxidfilme 7a und 8a gebildet durch Oxidierung des polykristallinen Siliziumfilmes 9 durch z. B. Oxidation unter Verwen dung des SiN-Filmes 10 als Maske, wie dies aus Fig. 2(c) ersichtlich ist.

Danach wird, wie in Fig. 2(d) dargestellt, nach dem Entfernen des restlichen SiN-Filmes 10 und eines verbliebenen polykristalli nen Siliciumfilmes 9a ein Ätzen auf einer Dicke von 50 nm der gesamten Fläche des Siliziumoxidfilms ausgeführt, und wenigstens eine Öffnung 13 (d. h. der Kollektorbereich) und eine Öffnung 14 (d. h. der Emitterbereich) werden in dem Siliziumoxidfilm unter den teilen geschaffen, in denen der SiN-Film 10 gebildet worden war gemäß Fig. 2(b), so daß das Siliziumsubstrat 6 freigelegt wird. Dann werden nach dem Anlagern eines polykristallinen Siliziumfilmes 17 einer Dicke von 70 nm, der 2 × 10²¹ cm^-3 As enthält, auf der ge samten Fläche, Si-Ionen in den polykristallinen Silicium film 17 implantiert mit einer Beschleunigungsspannung von 40 KV und einer Implantation von 1 × 10¹⁵ cm^-2. Hiernach werden monokristalline Siliziumfilme 17a und 17b durch Mono kristallisation der polykristallinen Siliziumfilme an den Öffnungen 13 und 14 gebildet durch Wärmebehandlung während 30 min bei 700°C. Danach wird nach dem Bilden einer wider standsfähigen Maske 15 über der Öffnung 13 der innere Basis bereich 16 an der Fläche des Siliziumsubstrats 6 der Öffnung 14 gebildet durch Implantation von Borionen mit einer Be schleunigungsspannung von 20 KV und mit einer Implantation von 2 × 10¹⁴ cm^-2.

Danach wird nach dem Entfernen der Maske 15, wie in Fig. 2(e) dargestellt, eine Wärmebehandlung ausgeführt bei 900°C während einer kurzen Periode von etwa 30 sec, wodurch der innere Basisbereich 16 aktiviert wird. Dann wird polykristalli nes Silizium 17, welches nicht monokristallisiert worden ist, durch Ätzen entfernt unter Verwendung einer Maske, und die Filme 17b und 17a werden zum Emitterbereich bzw. zum Kollek torbereich. Hiernach werden nach der Bildung eines Silizium oxidfilms 18 einer Dicke von beispielsweise 200 nm durch ein chemisches Gasphasenaufwachsverfahren, Öffnungen 19, 20 und 21 durch reaktives Ionenätzen geschaffen unter Verwendung einer Maske 25, so daß der monokristallisierte Siliziumfilm 17a, der p-Halbleiterbereich 12 und der monokristallisierte Siliziumfilm 17b freigelegt werden.

Dann werden Elektroden 22, 23 und 24 aus Aluminium oder dergleichen in den Öffnungen 19, 20 und 21 gebildet, wie es in Fig. 2(f) dargestellt ist. Diese stellen die Kollek torelektrode, die Basiselektrode bzw. die Emitterelektrode dar.

Fig. 3 zeigt die Verunreinigungsverteilung unter dem Emitter eines n-p-n-Transistors, der durch das oben beschriebene Verfahren hergestellt ist. Da eine Basisbreite von 100 nm erreicht wurde und die Änderung der Verunreinigungsver teilung scharf ist, konnte der Plattenwiderstand der inneren Basis auf 10 KΩ/sq verringert werden.

Die obige Ausführungsform ist nicht begrenzt auf die Ver wendung des monokristallinen Siliziumfilms des ersten Leit fähigkeitstyps. Beispielsweise kann gemäß eines abgewandel ten Verfahrens polykristallines Silizium einer Dicke von 70 nm ohne hinzugefügte Verunreinigungen gebildet werden durch das chemische Gasphasenaufwachsverfahren unter verrin gertem Druck anstelle des polykristallinen Siliziumfilmes 17, der Arsen enthält (Fig. 2(d)). Dann werden nach der Im plantation von Arsenionen mit einer Beschleunigungsspannung von 65 KV und einer Implantation von 5 × 10¹⁵ cm^-2, der eine Implantation mit einer Beschleunigungsspannung von 30 KV und einer Implantation von 3 × 10¹⁵ cm^-2 folgt, der poly kristalline Siliziumfilm an den Öffnungen 13 und 14 zu den monokristallisierten Siliziumfilmen 17a und 17b umgewandelt in der gleichen Weise, wie es anhand der Fig. 2 beschrieben ist durch eine Wärmebehandlung während 30 min bei 700°C. Danach erfolgt die Bildung eines n-p-n-Transistors in der gleichen Weise wie bei der vorher beschriebenen Ausführungs form.

Fig. 4 zeigt die Verunreinigungsverteilung unter dem Emitter eines n-p-n-Transistors, der durch das beschrie bene Verfahren gebildet worden ist. Es konnte eines Basis breite von 50 nm erzielt werden, und auch der Flächenwider stand (sheet resistance) der inneren Basis konnte auf einen kleinen Wert von 14 KΩ/sq verringert werden.

Die Erfindung ist nicht auf die oben beschriebenen Aus führungsformen beschränkt.

Beispielsweise wurde in dem n-p-n-Transistor Arsen als Ver unreinigung oder Dotierung des Emitterbereiches verwendet, jedoch kann die gleiche Wirkung erhalten werden, wenn Phosphor verwendet wird.

Claims

1. Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung mit den Schritten:

a) Vorsehen eines Halbleitersubstrates (1; 6) als Kollektorbereich eines ersten Leitungstyps;
b) Bilden eines isolierenden Films (3; 7a) auf dem Halbleitersubstrat (1; 6);
c) Bilden eines Öffnungsbereichs (2; 14) in dem isolierenden Film (3; 7a);
d) Bilden eines polykristallinen oder amorphen Films (4; 17) als Emitterbereich im Öffnungs bereich mit einer höheren Verunreinigungskonzentration des ersten Leitungstyps als derjenigen des Halbleitersubstrats (1; 6);
e) Monokristallisieren des polykristallinen oder amorphen Films (4; 17) mittels Wärmebehandlung; und
f) Bilden eines Basisbereichs (16) mit einer niedrigeren Verunreinigungskonzentration des zweiten Leitungstyps als derjenigen des monokristallinen Films (4a; 17b) mittels Ionenimplantation durch den Emitterbereich (4a; 17b) im Öffnungsbereich (2; 14).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitersubstrat (1; 6) ein monokristallines Siliziumsubstrat verwendet wird, und daß als polykristalliner oder amorpher Film (4; 17) ein polykristalliner oder amorpher Siliziumfilm verwendet wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der polykristalline oder amorphe Siliziumfilm (4; 17), der die Verunreinigungen des ersten Leitungstyps enthält, gebildet wird durch ein chemisches Gasphasenaufwachsverfahren unter Verwendung eines Gasgemisches, welches aus einem Gas mit Verunreinigungen des ersten Leitungstyps und Siliziumgas zusammengesetzt ist.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Wärmebehandlung bei einer Temperatur von 650 bis 710°C ausgeführt wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in die polykristalline Siliziumschicht vor der Wärmebehandlung Siliziumionen implantiert werden.