DE2617293B2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents
Verfahren zur Herstellung eines HalbleiterbauelementsInfo
- Publication number
- DE2617293B2 DE2617293B2 DE2617293A DE2617293A DE2617293B2 DE 2617293 B2 DE2617293 B2 DE 2617293B2 DE 2617293 A DE2617293 A DE 2617293A DE 2617293 A DE2617293 A DE 2617293A DE 2617293 B2 DE2617293 B2 DE 2617293B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- base
- opening
- doping layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 88
- 239000002019 doping agent Substances 0.000 claims description 53
- 238000002161 passivation Methods 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 150000002926 oxygen Chemical class 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000035515 penetration Effects 0.000 claims description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 22
- 230000000694 effects Effects 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000001788 irregular Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere eines Transistors,
mit wenigstens drei aktiven Zonen, bei dem eine erste Passivierungsschicht auf einer Oberfläche eines
Halbleiterscheibchens eines ersten Leitungstyps erzeugt und in der ersten Passivierungsschicht eine erste
öffnung ausgebildet wird, die die Oberfläche des Halbleiterscheibchens innerhalb der ersten öffnung
freilegt, bei dem anschließend eine erste Dotierungsschicht eines dem ersten Leitungstyp entgegengesetzten
zweiten Leitungstyps in der ersten Öffnung niedergeschlagen wird, die zur Eindiffusion von
Dotierstoffen des zweiten Leitungstyps in das Halbleiterscheibchen dient, bei dem darauf eine erste
Dotierstoff-Diffusionszone mit einem äußeren und einem kleineren inneren Teilbereich erzeugt wird, deren
so Konzentration und Eindringtiefe im äußeren Teilbereich größer als im inneren Teilbereich ist, und bei der
zur Erzeugung einer zweiten Dotierstoff-Diffusionszone eine zweite Dotierungsschicht des ersten Leitungstyps auf dem inneren Teilbereich der ersten Dotierstoff-
Diffusionszone niedergeschlagen und aus ihr Dotierstoffe des ersten Leitungstyps innerhalb der ersten
Dotierstoff-Diffusionszone in das Halbleiterscheibchen eindiffundiert werden.
Ein derartiges Verfahren ist aus der DE-AS 17 64 313 bekannt.
Ein derartiges Verfahren ist aus der DE-AS 17 64 313 bekannt.
Zur Einstellung bestimmter Diffusionsprofile in Halbleiterbauelementen bedient man sich nach dem
Stande der Technik häufig eines Oberflächenüberzugs aus Siliziumnitrid und Siliziumdioxid. Die Verwendung
unterschiedlicher Oberflächenmaterialien ermöglicht eine selektive Diffusion von Dotierstoffen, z. B. Gallium
und Antimon. In der Druckschrift Solid-State Electronics. Vol. 12, 1969, Nr. 12, Seiten 955 bis 962 sind
genauere Untersuchungen über die Verwendung von Siliziumnitrid als Maske bei der Phosphordiffusion
angegeben.
Beim Aufbau von Transistoren sind üblicherweise mehrere Diffusionsschritte unter Bildung von Dotierstoff-Diffusionszonen
unterschiedlicher Leitungstypen auszuführen. Bei einem NPN-Transistor wird in die
zuvor in das Substrat eindiffundierte P-leitende Basiszone die Emitterzone durch Diffusion mit Dotierstoffen
wie Phosphor oder Arsen eingebaut. Wegen der hohen Oberflächenkonzentration des N-Ieitenden Emitter-Dotierstoffs
entsteht an der Diffusionsfront ein sogenannter Emitter-Stoßeffekt, der einer Ausbildung
der angestrebten einheitlich dünnen Basiszone entgegensteht. Der Emitter-Stoßeffekt ist in »Physics and
Technology of Semiconductor Devices« von A. S. Grove, John Wiley & Sons, Ine, 1967, Seite 64
beschrieben. Der Emitter-Stoßeffekt führte bei her kömmlichem Aufbau der Basiszone in einem Diffusionsschritt zu verhältnismäßig ungleichmäßigen Grenzschichten
im Bereich der PN-Übergänge. Dadurch konnte die Schichtdicke im Bereich der Basiszone bei
Vermeidung eines Durchbruchs nicht so klein gemacht werden, wie dies an sich für Transistoren im Interesse
extrem hoher Schaltgeschwindigkeiten und Frequenzen anzustreben ist.
Aus IBM-Technical Disclosure Bulletin, Vol. 10., August 1967, Nr. 3, ist es bekannt, den auch als
»kooperative Diffusion« bezeichneten Emitter-Stoßeffekt durch einen gesonderten Diffusionsschritt im
Bereich der später einzubauenden Emitter-Diffusionszone zu kompensieren. Dieser zusätzliche Diffusionsschritt findet vor dem Einbau der wesentlich größeren
Basiszone statt und führt bei Verwendung bestimmter Dotierstoffe zu einer Verzögerung der Diffusionsfront
im Bereich unterhalb der durch den zusätzlichen Diffusionsschritt ausgebildeten Diffusionszone. Dieses
bekannte Verfahren kann jedoch nur dann zu einer gleichmäßigen Basiszone führen, wenn die Emitterdiffusion
als letzter Diffusionsschritt auf genau den der zusätzlichen ersten Diffusion entsprechenden Bereich
eingegrenzt wird. Dies bedingt jedoch sehr genaue Maskierungen im Zuge der aufeinanderfolgenden
Diffusionsschritte, wodurch der Herstellungsaufwand wesentlich erhöht wird.
Zur Verbesserung der Widerstandscharakteristiken der Basiszone von Hochfrequenztransistoren verwendet
man bevorzugt eine Basiszone mit inneren und äußeren Teilbereichen unterschiedlicher Dotierstoffkonzentration.
Die äußeren und inneren Teilbereiche der Basiszone werden in getrennten, voneinander
unabhängigen Diffusionsschritten erzeugt Gemäß der DE-AS 17 64 313 kann dadurch auf eine zusätzliche und
aufwendige Maskierung zwischen den die Teilbereiche der Basiszone erzeugenden Diffusionsschritten verzichtet
werden, daß in eine aus dotiertem Silziumdioxid bestehende Dotierungsschicht eine öffnung eingebracht
wird, deren Abmessungen dem inneren Teilbereich der Basiszone entsprechen, daß sodann in einem
ersten Dotierungsschritt der äußere Teilbereich der Basiszone aus der darüberliegenden Dotierungsschicht
dotiert wird und daß anschließend zur Herstellung des inneren Teilbereichs der Basiszone ein Dotierstoff
durch die öffnung in der Dotierschicht eindiffundiert wird. Danach wird in üblicher Weise die Emitterzone
oberhalb es inneren Teilbereichs der Basiszone mit einem Dotierstoff des der Basiszone entgegengesetzten
LeitunestvDS eindiffundiert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Halbleiterbauelements,
insbesondere eines Hochfrequenztransistors anzugeben, mit dessen Hilfe unter Kompensation des
Emitter-Stoßeffekts extrem dünne und gleichmäßige Basisschichten geschaffen werden können und das
Dotierstoff-Konzentrationsprofil in den inneren und äußeren Teilbereichen der Basiszone in einem einzigen
Diffusionsschritt eingestellt werden kann.
Ausgehend von dem Verfahren der eingangs angegebenen Art, schlägt die Erfindung zur Lösung
dieser Aufgabe vor, daß zur Erzeugung der ersten Dotierstoff-Diffusionszone eine zweite Passivierungsschicht
auf der ersten Dotierungsschicht niedergeschlagen wird, daß sodann in der zweiten Passivierungsschicht
eine dem inneren Teilbereich der ersten Dotierstoff-Diffusionszone entsprechende zweite öffnung
ausgebildet wird, die einen Bereich der ersten Dotierungsschicht freilegt, daß sodann ein Teil der
freigelegten ersten Dotierungsschicht gleichmäßig entfernt wird, daß daraufhin aus der ersten Dotierungsschicht die Dotierstoffe des zweiten Leitungstyps in das
Halbleiterscheibchen eindiffundiert werden und daß dann die zweite Dotierungsschicht in der zweiten
öffnung niedergeschlagen wird.
Anders als Deim Stande der Technik wird bei dem erfindungsgemäßen Verfahren das Dotierungsprofil
zwischen dem inneren und äußeren Teilbereich durch teilweises Abtragen der ersten Dotierungsschicht im
Öffnungsbereich und anschließende Diffusion der gesamten Basiszone eingestellt. Infolge der bereichsweise
unterschiedlichen Schichtdicke der die gesamte Basiszone überziehenden Dotierungsschicht ergeben
sich bei der Diffusion der Basiszone entsprechend unterschiedliche Dotierungskonzentrationen in den
inneren und äußeren Teilbereichen der Bsiszone. Insbesondere hat der innere Teilbereich der Basiszone,
der unter der Emitteröffnung liegt, eine niedrigere Dotierstoffkonzentration und eine geringere Tiefe als
der äußere Teilbereich, der unter den Passivierungsschichten liegt. Bei einer derart gebildeten Basiszone
ergibt sich eine im wesentlichen auf den Bereich der Emitteröffnung begrenzte Emitterzone bei der nachfolgenden
Emitterdiffusion, wobei die hohe Konzentration des Basisdotierstoffs im äußeren Teilbereich der
Basiszone eine Seitendiffusion des Emitterdotierstoffs praktisch verhindert. Während der Emitterdiffusion
wird der innere Teilbereich der Basiszone unterhalb der Emitteröffnung vor der Emitter-Diffusionsfront hergeschoben,
ohne daß dabei die oben beschriebenen schädlichen Effekte herkömmlicher Verfahren auftreten.
In Weiterbildung der Erfindung ist vorgesehen, daß in der zweiten Passivierungsschicht unter Freilegen der
Oberfläche des Halbleiterscheibchens eine Kontaktöffnung ausgebildet und ein elektrischer Kontakt mit dem
Teilbereich der ersten Dotierstoff-Diffusionszone hergestellt wird, der eine höhere Dotierstoffkonzentration
aufweist.
Dabei ist gemäß einer weiteren Ausgestaltung der Erfindung vorgesehen, daß als Halbleiterscheibchen ein
Siliziumscheibchen, verwendet wird, daß die erste öffnung als Basisöffnung und die erste Dotierungsschicht als Basis-Dotierungsschicht verwendet wird, daß
als zweite Passivierungsschicht eine Siliziumnitrid-Schicht verwendet wird, daß in der Siliziumnitridschicht
gleichzeitig mit der als Emitteröffnung dienenden zweiten öffnung eine Basis-Kontaktöffnune eebildet
wird, die beide innerhalb der Grenze der Basisöffnung liegen, daß die Emitter- und Basiskontaktöffnungen mit
einer dritten Passivierungsschicht überzogen werden, daß anschließend die Basis-Dotierungsschicht in der
Emitteröffnung freigelegt wird, worauf das teilweise Entfernen der Basis-Dotierungsschicht und Eindiffundieren
der Dotierstoffe aus der Basis-Dotierungsschicht erfolgt, daß als zweite Dotierungsschicht eine Emitterdotierungsschicht
verwendet wird, und aus ihr die Dotierstoffe in die Basis-Dotierstoff-Diffusionszone
derart eindiffundiert werden, daß die Diffusionsfront aus der Emitter-Dotierungsschicht die Dotierstoffverteilung
aus der Basis-Dotierungsschicht vor sich herschiebt und eine im wesentlichen gleichmäßige Grenzschicht
zwischen der Basis-Dotierstoff-Dotierstoff-Diffusionszone und dem Siliziumscheibchen erzeugt.
Gemäß einer weiteren Ausbildung der Erfindung erfolgt dabei das Eindiffundieren von Dortierstoffen aus
der Basis-Dotierungsschicht durch aufeinanderfolgendes Erhitzen des Siliziumscheibchens bei einer Temperatur
von etwa 10250C über 20 Minuten in einer trockenen Sauerstoffatmosphäre und bei einer Temperatur
von ebenfalls etwa 1025°C für 4 Minuten in einer Atmosphäre aus hydriertem Sauerstoff.
Gemäß einer weiteren Ausgestaltung der Erfindung sind das Siliziumscheibchen N-leitend und die Basis-Dotierungsschicht
P-leitend, und es wird als zweite Passivierungsschicht eine über der Siliziumnitridschicht
liegende Tetraäthylorthosilicatschicht verwendet.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der in der Zeichnung veranschaulichten
Verfahrensschritte näher erläutert. Es zeigt:
F i g. 1 eine schematische Schnittansicht durch einen
nach dem Stande der Technik hergestellten Transistor, wobei der Emitter-Stoßeffekt zu erkennen ist,
F i g. 2 eine Schnittansicht durch ein Halbleiterbauelement in einer Stufe des erfindungsgemäßen Herstellungsverfahren
nach der Bildung der Basisöffnung und dem nachfolgenden Niederschlagen der Basis-Dotierungs-
und Passivierungsschichten,
F i g. 3 eine Schnittansicht durch das in dadurch F i g. 2 dargestellte Halbleiterscheibchen nach der Durchführung
weiterer Verfahrensschritte, nömlich dem Niederschlagen einer zusätzlichen Passivierungsschicht und
dem öffnen der Emitter- und Basis-Kontaktzonen,
F i g. 4 das Halbleiterscheibchen gemäß F i g. 2 und 3 nach der Diffusion der Basiszone, und
F i g. 5 das in F i g. 4 dargestellte Halbleiterscheibchen nach der Diffusion der Emitterzone.
In F i g. 1 ist eine Schnittansicht durch einen nach dem Stande der Technik behandelten und hergestellten
Transistor gezeigt. Zu Erläuterungszwecken sei angenommen, daß das Halbleiterscheibchen 10 gemäß F i g. 1
N-leitend ist und die Kollektorzone eines Transistorchips dargestellt, das nach dem Stande der Technik
hergestellt ist. Die Basiszone 11 wird in die N-Ieitende Zone 10 eindiffundiert und weist die ungleichmäßige
Grenzschicht 12 auf, die auf einen Effekt zurückgeht, der als Emitter-Eintaucheffekt, Emitter-Stoßeffekt oder
auch Effekt durch kooperative Diffusion bezeichnet wird. Der durch die unregelmäßige Grenzschicht 12
dargestellte Emitter-Stoßeffekt beruht auf der Diffusion der Emitterzone 13.
Der Emitter-Stoßeffekt umfaßt die verstärkte bzw. angereicherte Diffusion einer Diffusionsschicht in
Zonen, in denen eine zweite Diffusionsschicht, z. B. die Emitterzone 13 hoher Konzentration in das Siliziumscheibchen
10 eindringt. Der Emitter-Stoßeffekt ist deutlich in Transistorstrukturen zu beobachten, zi
deren Aufbau zwei aufeinanderfolgende Diffusions schritte erforderlich sind, wobei die Emitterdiffusiot
typischerweise eine hohe Oberflächenkonzentratioi zeigt. In dem in Fig. 1 gezeigten Transistorchip weis
die Basiszone 11 einen Dotierstoff des P-Leitungstyps
z. B. Bor auf. Die Emitterzone 13 enthält einer Dotierstoff des P-Leitungstyps, z. B. Phosphor odei
Arsen.
ίο In Fig. 1 ist die Borverteilung sowohl unter der mi
hoher Konzentration eindiffundierten Emitterzone ic als auch in anderen Zonen des Halbleiterscheibchens K
gezeigt. Es ist deutlich zu sehen, daß die Emitterdiffusior in der Zone 13 die unter ihr liegende Basiszone 11
während des Diffusionsvorgangs vor sich hergeschober hat. Dadurch ergibt sich die unregelmäßige Übergangsgrenzschicht 12 entsprechend F i g. 1.
Mögliche Gründe für die Entstehung des Emitter-Stoßeffekts
gemäß F i g. 1 sollen nachfolgend erläuteri werden. Die wahrscheinlichste Ursache für die Entstehung
des Emitter-Stoßeffekts gemäß F i g. 1 sine Gitterspannungen infolge der hohen Dotierkonzentration.
Unabhängig von der Ursache des Emitter-Stoßef fekts und der unregelmäßigen Gestaltung der Grenzschicht
am Übergang 12 sind die schädlichen Konsequenzen dieses Effekts deutlich. Bei der Herstellung vor
Hochfrequenztransistoren ist man bestrebt, eine schmale oder dünne Basisschicht zu erzielen. Wegen des ir
F i g. 1 veranschaulichten Emitter-Stoßeffekts ist jedoch die Basisdicke in typischer Ausführung auf einen Werl
von 2500 Ä für flache Diffusionsschritte begrenzt. Diese Beschränkung resultiert aus der ungleichmäßigen bzw
unebenen Grenzschicht 12, da ein weiteres Eindiffundieren der Emitterzone 13 die Gefahr mit sich bringt, daß
die Emitterzone 13 den zwischen der Basiszone 12 und dem restlichen Teil des Siliziumscheibchens 10 gebildeten
PN-Übergang durchstößt oder in diesen eindringt. Zweifellos würde hierdurch die Ausbeute derartiger
Halbleiterbauelemente reduziert. Eine weitere angestrebte Eigenschaft von Hochfrequenztransistoren ist
ein niedriger Basiswiderstand. Bei typischen Herstellungsschritten wird eine P+-Diffusion ausgeführt, um
den Basiskontaktwiderstand und den Wert des Basiswiderstandes herabzusetzen. Dieses Erfordernis wird im
Hinblick auf den Emitter-Stoßeffekt noch dringender, da die durch die ungleichmäßige Grenzschicht 12
hervorgerufene Beschränkung zu einer Erhöhung des Widerstandes der Basiszone führt.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß der Emitter-Stoßeffekt mit
Hilfe einer Reihe von Herstellungsschritten kompensiert wird, welche die Ungleichmäßigkeit der Grenzschicht
aufheben und nachfolgende Behandlungsschritte zur Verringerung des Basiswiderstandes überflüssig
machen.
Im folgenden wird auf F i g. 2 der Zeichnung Bezug genommen, in der eine Schnittansicht durch ein
Halbleiterscheibchen nach Durchführung einer ersten Folge von Herstellungsschritten gezeigt ist. Ein
Halbleiterscheibchen 20 eines vorgegebenen Leitungstyps ist vorgesehen. Obwohl der jeweilige Leitungstyp
beliebig gewählt werden kann, ist die nachfolgende Beschreibung auf ein Halbleiterscheibchen 20 eines
N-Leitungstyps gerichtet. Der erste Schritt des erfindungsgemäßen Verfahrens ist das Niederschlagen einer
ersten Passivierungsschicht 21, die in typischer Ausführung aus Siliziumdioxid besteht. Die Ausbildung der
Siliziumdioxidschicht 21 kann mit Hilfe herkömmlicher
Verfahren erfolgen, ζ. B. Aufheizen eines Substrats 20
auf eine Temperatur oberhalb von 1000"C in einer
oxydierenden Atmosphäre, wodurch die Siliziumdioxyd-SL'hichl
21 thermisch aufgewachsen wird. Alternativ können Organo-Oxy-Silanc (Siliziumwasserstoffe) bei
einer relativ niedrigen Temperatur von 700 bis 800''C zersetzt werden, wodurch eine Oxydschicht 21 auf der
Oberfläche des Halbleiterscheibchens 20 niedergeschlagen wird.
Nach der Bildung der ersten Passivierungsschicht 21 wird eine Öffnung 22 für die Herstellung der Basiszone
ausgebildet. Zum Ätzen der Siliziumdioxydschicht 21 bedient man sich herkömmlicher photolithographischer
Methoden. Die öffnung 22 kann beispielsweise dadurch gebildet werden, daß ein herkömmlicher Photolack auf
der ersten Passivierungsschicht 21 angebracht, der Lack durch eine geeignete Maske belichtet und der Phololack
sowie die Siliziumdioxydschicht 21 durch ein geeignetes Ätzmittel, z. B. Flußsäure geätzt wird.
Nachdem der Photolack in geeigneter Weise abgewaschen ist, muß der Basisdotierstoff auf die
Basisöffnung 22 aufgebracht werden. Wegen des im beschriebenen Ausführungsbeispiel vorgesehenen Leitungstyps
des Scheibchens 20 muß der Basisdoticrsloff P-Ieitcnd sein; ein typischer Basisdotierstoff ist Bor. Bei
einem Ausführungsbeispiel der Erfindung wird ein Bornitridblatt verwendet, wobei durch Niederschlagen
des Bors eine Basis-Dotierungsschciht 23 aus Boroxyd auf der Basisöffnung 22 entsteht. Nach dem Niederschlagen
der Basis-Dotierungsschicht 23 wird eine zweite Passivierungsschicht auf der Basis-Dolierungsschicht
23 niedergeschlagen. Wenn auch die zweite Passivierungsschicht 24 aus irgendeinem geeigneten
Überzug bestehen kann, wird vorzugsweise bei dem beschriebenen Verfahren Siliziumnitrid als Passivierungsmateria!
verwendet. Die Siliziumnitridschicht 24 kann beispielsweise dadurch gebildet werden, daß das
Siliziumsubstral 20 gemäß Fig.2 einer Slickstoffalmosphäre
ausgesetzt und einer Wärmebehandlung bei etwa 12500C über 30 Minuten bis 1 Stunde unterzogen
wird. In alternativer Weise läßt sich die siliziumnitridschicht
24 dadurch ausbilden, daß ein Wasserstoffgas als Trägergas verwendet, ein Nitrid, z. B. Siliziumwasserstoff
gemischt und im Trägergas mitgeführt wird und daß die Reaktion bei einer Temperatur von etwa 900 bis
12()0r'C bewirkt wird, wodurch eine Siliziumnitridschicht
24 auf der Basis-Doticrungsschicht 23 niedergeschlagen wird.
Da eine herkömmliche Photolackschicht als Maske /um Ätzen von Siliziumnitrid nicht besonders geeignet
ist, wird eine Schicht 25 aus Tctraäthylorthosilicat (TF.OS) auf der Siliziumnitridschicht 24 niedergeschlagen.
Obwohl TF.OS zur Markierung besonders gut geeignet ist, kann natürlich ein anderes Maskicrmaicrial
verwendet werden, das die erforderliche Funktion adäquat erfüllt.
Im folgenden wird auf F i g. 3 Bezug genommen, in
der das I lalbleiterscheibchcn gemäß F i g. 2 nach der Bildung einer Fmitteröffnung 30 und BasiskontaktöffminjiCM
31 und 32 gezeigt ist. Zur Bildung der l.milteröffnung 30 wird eine geeignete Maske verwendet,
welche das Musler der in die Basiszone einzubauenden Emitterzone definiert. Das Emittermusier wird
entsprechend den Erfordernissen des herzustellenden 'transistors gewühlt. Nach tier Bildung der Emitleröffiiini}.·
30 und der Basisknniaklöffnungen 31 und 32 wird eine dritte Passivierungsschicht 26 aus TIX)S tiiif der
Oberfläche des Ihilhleilerscheilx'hcMS 20
niedcigeschlagen. Die dritte Passivierungsschicht 26
dient zum Passivieren der Basis-Dotierunggsschicht 2.3
in den Kontaktöffnungen 31 und 32 während der Diffusion der Basiszone. Obwohl die dritte Passivierungsschicht
26 aus irgendeinem geeigneten Material bestehen kann, das die genannte Funktion erfüllt, wird
vorzugsweise als Schichtmatcrial TFOS verwendet. Der nächste Verfahrcnsschrilt besteht in der Entfernung der
dritten Passivierungsschicht 26 über der Emitteröffnung
to 30 unter Verwendung herkömmlicher photolithographischer Methoden. Nach Ausführung der zuvor beschriebenen
Verfahrensschritte ergibt sich das in Fig. 3 veranschaulichte Halbleiterscheibchen 20, bei dem die
Basisdotierschicht 23 in der Emitteröffnung 30 frciliegl, während der restliche Teil der Basis-Doticrungsschicht
23 auch innerhalb der Basisöffnung 22 von geeigneten Passivicrungsschichten 24 und 26 abgedeckt ist. Nach
dem erneuten Öffnen der Emitteröffnung 30 unter Freilegen der Basis-Dotierungsschicht 23 aus Bor wird
ein Abschnitt der Borhaut weggeätzt.
Nach dem Entfernen eines Abschnitts der Borhaut innerhalb der Emitteröffnung 30 wird das gesamte
Scheibchen 20 einer geeigneten Wärmebehandlung unterworfen, um die Basizone innerhalb des Scheibchcns
20 einzudiffundiercn. Im Folgenden wird auf I" ig. 4 Bezug genommen, in der ein Halbleiterschcibchcn
nach der Eindiffusion der Basiszone 35 in das Scheibchen 20 gezeigt ist. Mit bei der Herstellung von
Transistoren üblichen Methoden würde die Diffusions,-front der Basiszone im wesentlichen gleichmäßig, d. h.
eben, und es entstünde eine ebene bzw. regelmäßige Übcrgangsgrcnzschicht zwischen dem Scheibchen und
der Diffusionszone. Wie in F i g. 4 zu sehen ist, wird eine unregelmäßige, d. h. gestufte Übergangsgrenzschicht 35
J5 nach dem Eindiffundieren des Basisdotierstoffs in das
Scheibchen 20 ausgebildet. Die Übergangsgrenzschicht
35 begrenzt drei Abschnitte 36, 37 und 38 der cindiffundierten Basiszone. Die Abschnitte bzw. Zonen
36 und 38 der Basis-Diffusionsschicht wurden durch geeignete Passivicrungsschichten 24 und 26 während
des Diffusionsschritts überzogen. Dagegen liegt der Abschnitt 37 unter der offenen Emitteröffnung 30, und
von ihm wurde vor dem Diffusionsschrilt die Borhaul teilweise entfernt. Da die Diffusionsgeschwindigkeit
eine Funktion der Konzentration ist, müssen die Abschnitte 36 und 38 wegen der höheren Konzentration
des über diesen Abschnitten liegenden Basisdotierstoffs eine größere Diffusionstiefe haben. Bei einem typischen
Diffusionsprozeß, bei dem der zuvor anhand F i g. 4 erläuterte Effekt auftritt, wird das .Scheibchen zunächst
auf eine Temperatur von 1025"C über 20 Minuten in einer Atmosphäre aus trockenem Sauerstoff und danach
für 4 Minuten in einer hydrierten Sauerstoffatmosphäre erhitzt. Das sich ergebende Diffusionsmustcr gemäß
W I" ig. 4 zeigt, daß der Abschnitt 37 eine niedrige
Konzentration von P-Icilenden Dotierstoffen als die anderen beiden Abschnitte 36 oder 38 hat. Da die
Dolicrstoffkonz.cnlration in der Zone 37 geringer ist, erreicht die Diffusion auch eine geringere Tiefe als
Wi diejenige der Abschnitte 3b oder 38.
Fig. 5 veranschaulicht die letzten Schritte des Verfahrens. Nach der Diffusion der Basiszone 35 wird
ein geeigneter N-Icitender Doliersloff in der Emitteröffnung
30 niedergeschlagen und unter Bildung der
<>'> Emitter/one 40 in die Basiszone 35 eindiffundiert. Wie
unhand der I'ig. I gezeigt wurde, bei der die (iien/schicht der Basiszone ziinllchst gleichmäßig war,
führte der Emiller-Stoßeffeki bei der Eindiffusion der
Emitterzone 13 zu der unregelmäßigen bzw. unebenen
Übergangsgienzschichl 12. Wie dagegen in Fig. 5 zu
sehen ist, schiebt zwar die Diffusion der Emitterzone die liorvcrteilung vor sich her, jedoch ist der während des
Prozesses beim Stande der Technik auftretende Hmitter-StolJeffekt im wesentlichen eliminiert. Die
limitter-Diffusionsfront 41 kann in unmittelbare Nähe der Grenzschicht der Basiszone 35 gelegt werden,
wodurch die Basisschicht wesentlich dünner als nach dem Stande, el. h. dünner als 2500 Ä gemacht werden
kann. Eis lassen sich Basisdicken im Bereich von 1000 bis 1500 Λ erzielen. Da die Konzentration der Abschnitte
36 und 38 der Basiszone 35 höher als diejenige des Abschnitts 37 ist, werden Seitendiffusioncn der Emitterzone
40 verringert, und es wird eine genauere Kontroll- und .Steuermöglichkeit in bezug auf die Diffusionsrichtung
der Emitterzone 40 geschaffen. Es ist zu sehen, daß die Herstellung einer Basiszone mit einem definierten
Konzentrationsprofil zu einer Kompensation oder sogar Eliminierung des Emitter-Stoßeffekts und im
Vergleich zum Stande der Technik zur Verringerung der Basisdicke führen kann.
Darüber hinaus bringt die Erfindung auch noch weitere Vorteile im Vergleich zu Herstellungsverfahren
bekannter Art. Wie oben erwähnt, war bisher die Einführung einer p^-Zone in die Basiszone zur
Verringerung des Basiswiderstandes erforderlich. Zusätzlich wird die Funktionsweise eines HF-Transistors
dadurch optimiert, daß die Emitter-Diffusionsfront in die Nahe der ρ+ -Zone gebracht wurde. Das erfindungsgemäße
Verfahren schafft genau diejenigen Eigenschaflen, welche bei der Herstellung von HF-Transistoren als
vorteilhaft angestrebt werden. Da die Abschnitte 36 und 38 der Basiszone 35 Zonen hoher Dotierstoffkonzentration
sind, erfolgt die Diffusion der Emitterzone 40 in unmittelbarer Nähe der Abschnitte 36 und 38 hoher
Konzentration der Basiszone 35. Wegen der Konzentrationsvariationen werden der Einbau der p^-Zone
sowie Diffusionsschritte überflüssig, welche nach dem Stande der Technik bei der Herstellung derartiger
Bauelemente normalerweise erforderlich waren. Da der Einbau einer ρ'■-Zone und der Diffusionsprozeß
komplex und schwer zu steuern ist, führt die Vermeidung dieser Verlahrensschritte zu einer Erhöhung
der erzielbaren Produktionsausbeute.
Die Erfindung gibt also ein verbessertes Verfahren zur Herstellung von HF-Transistoren mit überlegenen
Funktionscharakteristiken an. Da durch die Erfindung komplizierte Produktionsschrittc überflüssig werden,
werden auch wirtschaftliche Vorteile erreicht. Insbesondere wird durch das erfindungsgemäße Verfahen ein
Phänomen eliminiert, das nach dem Stande der Technik die Produktion von HF-Transistoren ungünstig beeinträchtigte.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Verfahren zur Herstellung eines HaSbleiterbauelements,
insbesondere eines Transistors, mit wenigstens drei aktiven Zonen, bei dem eine erste
Passivierungsschicht auf einer Oberfläche eines Halbleiterscheibchens eines ersten Leitungstyps
erzeugt und in der ersten Passivierungsschicht eine erste Öffnung ausgebildet wird, die die Oberfläche
des Halbleiterscheibchens innerhalb der ersten öffnung freilegt, bei dem anschließend eine erste
Dotierungsschicht eines dem ersten Leiiungstyp entgegengesetzten zweiten Leitungstyps in der
ersten öffnung niedergeschlagen wird, die zur Eindiffusion von Dotierstoffen des zweiten Leitungstyps
in das Halbleiterscheibchen dient, bei dem darauf eine erste Dotierstoff-Diffusionszone mit
einem äußeren und einem kleineren inneren Teilbereich erzeugt wird, deren Konzentration und
Eindringtiefe im äußeren Teilbereich größer als im inneren Teilbereich ist, und bei dem zur Erzeugung
einer zweiten Dotierstoff-Diffusionszone eine zweite Dotierungsschicht des ersten Leitungstyps auf
dem inneren Teilbereich derersten Dotierstoff-Diffusionszone niedergeschlagen und aus ihr Dötierstoffe
des ersten Leitungstyps innerhalb der ersten Dotierstoff-Piffusionszone in das Halbleiterscheibchen
eindiffundiert werden, dadurch gekennzeichnet,
daß zur Erzeugung der ersten Dotierstoff-Diffusionszone (36,37,38) eine zweite Passivierungsschicht
(24, 25) auf der ersten Dotierungsschicht (23) niedergeschlagen wird, daß sodann in
der zweiten Passivierungsschicht eine dem inneren Teilbereich (37) der ersten Dotierstoff-Diffusionszone
(36, 37, 38) entsprechende zweite öffnung (30) ausgebildet wird, die einen Bereich der ersten
Dotierungsschicht (23) freilegt, daß sodann ein Teil der freigelegten ersten Dotierungsschicht (23)
gleichmäßig entfernt wird, daß daraufhin aus der ersten Dotierungsschicht (23) die Dotierstoffe des
zweiten Leitungstyps in das Halbleiterscheibchen eindiffundiert werden, und daß dann die zweite
Dotierungsschicht in der zweiten Öffnung (30) niedergeschlagen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der zweiten Passivierungsschicht
(24, 25) unter Freilegen der Oberfläche des Halbleiterscheibchens (20) eine Kontaktöffnung (31,
32) ausgebildet und ein elektrischer Kontakt mit dem Teilbereich (36, 38) der ersten Dotierstoff-Diffusionszone
hergestellt wird, der eine höhere Dotierstoffkonzentration aufweist.
3. Verfahren nach Anspruch 2, zur Herstellung von Transistoren, dadurch gekennzeichnet, daß als
Halbleiterscheibchen ein Siliziumscheibchen verwendet wird, daß die erste öffnung als Basisöffnung
und die erste Dotierungsschicht als Basis-Dotierungsschicht (23) verwendet wird, daß als zweite
Passivierungsschicht eine Siliziumnitridschicht (24) verwendet wird, daß in der Siliziumnitridschicht (24)
gleichzeitig mit der als Emitteröffnung dienenden zweiten öffnung (30) eine Basis-Kontaktöffnung (31,
32) gebildet wird, die beide innerhalb der Grenze der Basisöffnung liegen, daß die Emitter- (30) und
Basiskontaktöffnungen (31, 32) mit einer dritten Passivierungsschicht (26) überzogen werden, daß
anschließend die Basis-Dotierungsschicht (23) in der Emitteröffnung (30) freigelegt wird, worauf das
teilweise Entfernen der Basis-Dotierungsschicht (23) und Eindiffundieren der Dotierstoffe aus der
Basis-Dotierungsschicht (23) erfolgt, daß als zweite Dotierungsschicht eine Emitier-Dotierungsschicht
verwendet wird und aus ihr die Dotierstoffe in die Ba»is-Dotierstoff-Diffusionszone (36, 37, 38) derart
eindiffundiert werden, daß die Diffusionsfront aus der Emitter-Dotierungsschicht die Dotierstoffverteilung
aus der Basis-Dotierungsschicht vor sich herschiebt und eine im wesentlichen gleichmäßige
Grenzschicht zwischen der Basis-Dotierstoff-Diffusionszone (36, 37, 38) und dem Siliziumscheibchen
(20) erzeugt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Eindiffundieren von Dotierstoffen
aus der Basis-Dotierungsschicht (23) durch aufeinanderfolgendes Erhitzen des Siliziumscheibchens (20)
bei einer Temperatur von etwa 1025° C über 20
Minuten in einer trockenen Sauerstoffatmosphäre und bei einer Temperatur von ebenfalls etwa 10250C
für 4 Minuten in einer Atmosphäre aus hydriertem Sauerstoff erfolgt.
5. Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß das Siliziumscheibchen
(20) N-leitend und die Basis-Dotierungsschicht (23) P-leitend sind und daß als zweite Passivierungsschicht
eine über der Siliziumschicht (24) liegende Tetraäthy'orthosilicatschicht (25) verwendet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/570,036 US4006046A (en) | 1975-04-21 | 1975-04-21 | Method for compensating for emitter-push effect in the fabrication of transistors |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2617293A1 DE2617293A1 (de) | 1976-11-04 |
DE2617293B2 true DE2617293B2 (de) | 1978-07-13 |
DE2617293C3 DE2617293C3 (de) | 1979-03-15 |
Family
ID=24277930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2617293A Expired DE2617293C3 (de) | 1975-04-21 | 1976-04-21 | Verfahren zur Herstellung eines Halbleiterbauelements |
Country Status (5)
Country | Link |
---|---|
US (1) | US4006046A (de) |
DE (1) | DE2617293C3 (de) |
FR (1) | FR2309038A1 (de) |
GB (1) | GB1549453A (de) |
NL (1) | NL7603939A (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4102715A (en) * | 1975-12-19 | 1978-07-25 | Matsushita Electric Industrial Co., Ltd. | Method for diffusing an impurity into a semiconductor body |
JPS53132275A (en) * | 1977-04-25 | 1978-11-17 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its production |
JPS543479A (en) * | 1977-06-09 | 1979-01-11 | Toshiba Corp | Semiconductor device and its manufacture |
US4225874A (en) * | 1978-03-09 | 1980-09-30 | Rca Corporation | Semiconductor device having integrated diode |
US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
US4868624A (en) * | 1980-05-09 | 1989-09-19 | Regents Of The University Of Minnesota | Channel collector transistor |
US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
JPS57194572A (en) * | 1981-05-27 | 1982-11-30 | Clarion Co Ltd | Semiconductor device and manufacture thereof |
JPH01123417A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US4978636A (en) * | 1989-12-26 | 1990-12-18 | Motorola Inc. | Method of making a semiconductor diode |
US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
US5374566A (en) * | 1993-01-27 | 1994-12-20 | National Semiconductor Corporation | Method of fabricating a BiCMOS structure |
US5541121A (en) * | 1995-01-30 | 1996-07-30 | Texas Instruments Incorporated | Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer |
WO1999040630A2 (en) * | 1998-02-09 | 1999-08-12 | Koninklijke Philips Electronics N.V. | Semiconductor device with a bipolar transistor, and method of manufacturing such a device |
TWI501292B (zh) | 2012-09-26 | 2015-09-21 | Ind Tech Res Inst | 形成圖案化摻雜區的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3575742A (en) * | 1964-11-09 | 1971-04-20 | Solitron Devices | Method of making a semiconductor device |
CH482795A (de) * | 1966-09-06 | 1969-12-15 | Ciba Geigy | Verfahren zur Herstellung neuer Monoazofarbstoffpigmente |
US3615938A (en) * | 1969-01-28 | 1971-10-26 | Westinghouse Electric Corp | Method for diffusion of acceptor impurities into semiconductors |
JPS495668B1 (de) * | 1970-04-03 | 1974-02-08 | ||
JPS4926747B1 (de) * | 1970-10-09 | 1974-07-11 | ||
US3719535A (en) * | 1970-12-21 | 1973-03-06 | Motorola Inc | Hyperfine geometry devices and method for their fabrication |
US3808060A (en) * | 1972-07-05 | 1974-04-30 | Motorola Inc | Method of doping semiconductor substrates |
US3839104A (en) * | 1972-08-31 | 1974-10-01 | Texas Instruments Inc | Fabrication technique for high performance semiconductor devices |
US3915767A (en) * | 1973-02-05 | 1975-10-28 | Honeywell Inc | Rapidly responsive transistor with narrowed base |
-
1975
- 1975-04-21 US US05/570,036 patent/US4006046A/en not_active Expired - Lifetime
-
1976
- 1976-04-06 GB GB13792/76A patent/GB1549453A/en not_active Expired
- 1976-04-14 NL NL7603939A patent/NL7603939A/xx not_active Application Discontinuation
- 1976-04-20 FR FR7611575A patent/FR2309038A1/fr active Granted
- 1976-04-21 DE DE2617293A patent/DE2617293C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4006046A (en) | 1977-02-01 |
DE2617293C3 (de) | 1979-03-15 |
NL7603939A (nl) | 1976-10-25 |
FR2309038B1 (de) | 1982-04-23 |
DE2617293A1 (de) | 1976-11-04 |
GB1549453A (en) | 1979-08-08 |
FR2309038A1 (fr) | 1976-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
EP0018520B1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
DE10214066A1 (de) | Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben | |
EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
EP0032550A1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2615754C2 (de) | ||
DE2644939A1 (de) | Aetzverfahren zum abflachen eines siliciumsubstrats | |
DE2707693A1 (de) | Verfahren zum herstellen von dotierten zonen mittels ionenimplantation | |
DE2823967A1 (de) | Npn-transistor | |
DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
EP0020998A1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE1789024A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2445879A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE2124764A1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
DE10138648A1 (de) | Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors | |
DE2558925A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EI | Miscellaneous see part 3 | ||
8339 | Ceased/non-payment of the annual fee |