DE2617293A1 - Verfahren zur herstellung eines halbleiterbauelements mit wenigstens drei aktiven zonen - Google Patents

Verfahren zur herstellung eines halbleiterbauelements mit wenigstens drei aktiven zonen

Info

Publication number
DE2617293A1
DE2617293A1 DE19762617293 DE2617293A DE2617293A1 DE 2617293 A1 DE2617293 A1 DE 2617293A1 DE 19762617293 DE19762617293 DE 19762617293 DE 2617293 A DE2617293 A DE 2617293A DE 2617293 A1 DE2617293 A1 DE 2617293A1
Authority
DE
Germany
Prior art keywords
layer
base
opening
diffusion
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762617293
Other languages
English (en)
Other versions
DE2617293B2 (de
DE2617293C3 (de
Inventor
Pravin Chandra Parekh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of DE2617293A1 publication Critical patent/DE2617293A1/de
Publication of DE2617293B2 publication Critical patent/DE2617293B2/de
Application granted granted Critical
Publication of DE2617293C3 publication Critical patent/DE2617293C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

I NACHGEREICHT I
PATENTANWÄLTE ZENZ & HELBER · D 43OO ESSEN 1 ■ AM RUHRSTEIN 1 · TEL.: (02 01) 4126 Seite —JC — T 55
TRW Inc., Gesellschaft n. d. Ges. des Staates Ohio 10830 WiI«hire Boulevard» Los Angeles» Kalifornien» U.S.A«
Verfahren zur Herstellung eines Halbleiterbaueleaents mit wenigstens drei aktiven Zonen
Die Erfindung besieht sich auf ein Verfahren zur Herstellung eines Halbleiterbautelements, insbesondere eines elektrischen Umsetzers bzw. Transistors »it wenigstens drei aktiven Zonen.
Bei bekannten Verfahren zur Herstellung von Halbleiterbauelementen werden häufig Siliziumnitridschichten verwendet. Bei einem in bekannter Weise hergestellten Halbleiterbauelement wird ein Oberflächenüberzug aus Siliziumnitrid und Siliziumdioxyd benutzt, wobei die einzelnen Überzugsschichten unterschiedliche Bereiche des Halbleitersubstrats Überziehen· Die Verwendung unterschiedlicher Oberfl&chenmaterlalien ermöglicht eine selektiv· Diffusion von Dotierstoffen» z.B. Gallium und Antimon. Bei einem durch dieses bekannte Verfahren hergestellten Halbleiterbauelement wirkt der Oberflächenüberzug als befriedigender Schutzfilm gegenüber der AuSenatmosphäre. Zusätzlich wird das Verfahren zur Begrenzung des PN-Übergangs unterhalb der Sllizlumnltrldschicht verwendet.
Bei einem anderen bekannten Verfahren wird Siliziumnitrid als Xtzschablone verwendet, um Kontaktfenster untereinander
S/l». 809845/0747
in einer Siliziuadioxydschicht genauer anzuordnen. Bei dieses Verfahren werden zusätzliche Fotolackschichten nach de» Ätzen durch die Siliziumnitridschicht verwendet, use die Lage der öffnungen genauer steuern zu können· Mit den übrigen bekannten Verwendungsformen von Siliziumnitridschichten hat die Erfindung dagegen nichts zu tun·
Bein Aufbau von Transistoren nach bekannten Methoden ergibt sich ein grundsätzliches Problem. Bei einen NPN-Transistor ist eine Basiszone unter Verwendung eines üblichen P-leitenden Basisdotierstoffs, z.B. Bor, in einen N-leitenden Kalbleiterscheibchen ausgebildet. Innerhalb der Basiszone ist eine N-leitende Emitterzone sit Dotierstoffen wie Phosphor oder Arsen eingebaut. PQr die Herstellung derartiger Transistoren sind zwei aufeinanderfolgende Diffusionsschritte erforderlich· Die Diffusion der Emitterzone erfolgt in diese» Falle an einer Oberflächenschicht mit einer hohen Oberflächenkonzentration. Wie in der Publikation "Physics and Technology of Semiconductor Devices'* von A.S. Grove, John Wiley * Sons, Inc·, 1967, Seite 64 angegeben wurde, entsteht dabei ein sogenannter Emitter-Stofieffekt· Wenn Bor als Basisdotierstoff und Phosphor als Emitterdotierstoff verwendet werden, befindet sich die Borverteilung im Silizium sowohl unter der Phosphor-Diffusionszone hoher Konzentration als auch in anderen Teilen des Halbleiterscheibchens· Der Emitter-StoQeffekt entsteht dort, wo die Phosphordiffusion gegen die Borverteilung "stößt". Hierdurch entsteht eine ungleichförmige, unebene Obergangsgrenzschicht.
Der Emitter-Stoßeffekt führt zu einer Reihe von Problemen« Er erhöht den erreichbaren unteren Grenzwert der Basisdicke, da ein weiteres Eindringen der Emitterdiffusionsfront in das Scheibchen zu» Durchbruch der Emitterzone durch den PN-Übergang an der ungl4ch»X0igen Grenzschicht führen kann· Die Beschränkung der Basisdicke verschlechtert aber den Frequenzgang und die Funktion eines Transistors, da die Übertragungszeit verschlechtert wird·
S0984S/0747
Ein weiteres Problee beruht bei» Stande der Technik auf der Notwendigkeit, zur Verbesserung der Basiswiderstandecharakteristiken P*-Zonen innerhalb der Basiszone vorzusehen. Die Erfindung löst dieses Problem, indem das Niederschlagen und Eindiffundieren von P+-Zonen vollständig überflüssig gemacht wird· Dies geschieht dadurch, daß die Basiszone alt einer höheren Dotierstoffkonzentration außerhalb der Emitterzone versehen wird· Auf diese Welse liegt die Diffusionsfront hoher Konzentration der Basiszone direkt neben der Emitterdiffusionsfront, wodurch der Basiswiderstand verringert wird, ohne zusätzlicher Behandlungsschritte zu bedürfen·
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung von Halbleiterbauelementen, Insbesondere HP-Transistoren zur Verfügung zu stellen, bei dem die Eaitter-StoBeffekte kompensiert sind und dadurch die Möglichkeit zur Einstellung geringerer Dicken der Bestechicht geschaffen ist und nachfolgende Verfahrensschritte zur Erhöhung der Konzentration von Diffusionszonen innerhalb der Basisschicht überflüssig gemacht werden·
Bei dem erfindungegemlßen Verfahren wird vorzugsweise von einem N-leltenden Halbleiterscheibchen ausgegangen· Nach dem Niederschlagen einer herkömmlichen Passivierungsschicht wird eine Basisöffnung in letzterer ausgebildet, durch die die Oberfläche des Sillzlumscheibchens frelliegt. Ein Baslsdotierstoff eines geeigneten Leitungstyps wird auf der freiliegenden Oberfläche des Siliziumschelbchens niedergeschlagen. Danach wird eine zweite geeignete Passivierungsschicht, z.B. eine Schicht aus Siliziumnitrid auf der Gesamtfläche des Sllizlumscheibchens niedergeschlagen· Auf der Silieiumnitridschicht wird eine Schicht aus Tetralthylorthosllicat (im folgenden abgekürzt TEOS) auf die Siliziumnitridschicht aufgebracht und danach die Basisöffnung gebildet.
Die Vermeidung bzw· Kompensation des ungünstigen Einflusses des Emltter-Stoßeffekts geschieht dadurch, daß die örtliche
6098&5/0747
NACHGERBCHT
Konzentration des Basisdotierstoffe wahrend der Bildung der Basiszone eingestellt wird. Bei der herkömmlichen Herstellung von Transistoren tritt ein Phänomen auf, das als Emitter-Stoß-, Emitter-Tauch- oder kooperativer Diffusionseffekt bezeichnet wird· Dieses Phänomen beruht auf der Diffusionsverstärkung bzw. -anreicherung einer Diffusionsschicht in Zonen, in die eine zweite Diffusionsschicht hoher Konzentration eindringt. Dieses Phänomen wird häufig in Transistorstrukturen beobachtet, welche zu ihrer Herstellung notwendigerweise zwei aufeinanderfolgender Diffusionsschritte bedürfen, wobei der zweite Diffusionsschritt für die Bildung des Emitters eine hohe Oberflächenkonzentration hat. wann Bor und Phosphor als Dotierstoffe für die Basis-und Emitterzonen verwendet werden, führt der Emitter-Sto&effekt dazu, daß die Phosphordiffusionfront die Borverteilung vor sich herschiebt· Dies führt zu einer unregelnlßigen übergangsgrenzschicht. Es werden verschiedene Ursachen für diesen Effekt angegeben. Wahrscheinlich beruht dieser Effekt auf Gitterspannungen infolge der hohen Dotierstoffkonzentration· D%r Emitter-Stoßeffekt führt zu gravirenden Beschrlnkungen bei der Herstellung von HF-Transistoren. HF-Transistoren erfordern Baeisschichten geringer Dicke sowie einen niedrigen Basiswiderstand, um ihren funktionellen Aufgaben zu genügen. Wenn ein Phosphordotierstoff zur Bildung der emitterzone verwendet wird, begrenzt der Emitter-Stoßeffekt den Wert der Basisdicke und verschlechtert dadurch den Frequenzgang und die Funktionsweise von Mikrowellentransistören. Zur Verringerung des Basiswiderstandes bedarf es in der Regel zusätzlicher Herstellungsschritte. Beim Aufbau eines KPN-Transistors geschieht die Verringerung des Basiswiderstandes in der Regel durch Niederschlagen und Eindiffundieren einer P+ leitenden Zone in der Basiszone, wodurch wiederum zusätzliche Verfahrensschritte benötigt werden und die Ausbeute verschlechtert wird. Darüberhinaus ist der Einbau von P* Systemen kompliziert und nicht ohne weiteres steuerbar. Auch die Schwierigkeit der Steuerung der P* Systeme führt zu einer Verringerung der Ausbeute. Bei einem idealen Hikrowellen-
609845/0747
NACHGEREICHT I ? 6 1 7 2 9
transistor sollte die P* Diffusionsfront an der Emitter* diffusionsfront liegen. Wegen der durch den Emitter-Stoßeffekt hervorgerufenen Unregelmäßigkeit der PN-Übergangsgrenzschicht wird es in der Praxis unmöglich, die Emitterdiffusionsfront an die P+ Diffusionsfront angrenzen zu lassen; aus diese« Grunde sind die Gleichstrom- und HP-Kennlinien von nach den Stande der Technik hergestellten Halbleiterbauelementen von Scheibchen zu Scheibchen stark unterschiedlich«
Erfindungsgemäß wird ein Teil der Basisdotierung, d.h. Bor, unter der Siliziumnitridschicht oder einer nachfolgenden niedergeschlagenen Passivierungsschicht angeordnet. Mach Entfernung der Borhaut innerhalb der Emitteröffnung wird das Halbleiterscheibchen in einer geeigneten Atmosphäs» ausreichend lange erhitzt, um die Basiszone in das N-leitende Siliziumscheibchen einzudiffundieren. Da ein Teil des Bors unter dem Schutz der Passivierungsschichten liegt, erreicht dieser Teil der Dotierung eine größere Diffusionstiefe im Siliziumscheibchen· Die Diffusion der Basiszone findet&n einer oxydierenden Atmosphäre statt, wobei die Passivierungsschichten eine höhere Borkonzentration unterhalb ihrer Grenzen gewährleisten als die Konsentration der Basiszone unter der Emitteröffnung· Aufgrund dieser Diffusion ergibt sich eine Zone mit einer unregelmäßigen Grenzschicht. Der Teil der Basiszone, der unter der Emitteröffnung liegt, hat eine niedrigere Dotierstoffkonzentration und eine geringere Tiefe als derjenige Teil der Basiszone, der unter den Passivierungsschichten liegt. Bei einer derart gebildeten Basiszone ergibt sich eine Ui wesentlichen auf den Bereich der Emitteröffnung begrenzte Emitterzone bei der nachfolgenden Emitterdiffusion, wobei die hohe Konzentration des Basisdotierstoffs unterhalb der Passivierungsschichten eine Seitendiffusion: des Emitterdotierstoffs im wesentlichen verhindert. Während der Emitterdiffusion wird ein dünner Teil der Basiszone unterhalb der Emitteröffnung vor der Emitter-Diffusionsfront
8098^5/0747
f 'AC;-i :3Γ*ΡΠΟΒ'ί j
hergeschoben, jedoch ergeben eich dabei nicht die schädlichen Effekte infolge Emitter-Stoßeffekts, wie sie bei herkömmlichen Verfahren zu beobachten sind·
I« folgenden %fird die Erfindung anhand eines in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert« Bs zeigen:
Fig· 1 eine schematische Schnittansicht durch einen nach dea Stande der Technik hergestellten Transistor, wobei der Eaitter-Stoßeffekt su erkennen ist;
Fig. 2 eine Schnittansicht durch ein Halbleiterbauelement in einer Stufe at»* erflndungsgemäßen Herstellungsverfahrens nach der Bildung der Basisdffnung und dea nachfolgenden Niederschlagen der Basis-Dotierstoff- und Passivierungsschicht««}
Pig· 3 eine Schnittansicht durch das in Fig. 2 dargestellte Halbleiterscheibchen nach der Durchführung weiterer Verfahrensschritte, nämlich dem niederschlagen einer zusätsltchen Passivierungsschicht und dem Öffnen der Emitter- und Basis-Kontaktzonen;
Fig. 4 das Halbleiterscheibchen gemäe den Figuren 2 und 3 nach der erfindungsgemäß vorgenommenen Eindiffusion der Basiszone; und
Fig. 5 das in Fig. 4 dargestellte Halbleiterscheibchen nach der Eindiffusion der Emitterzone·
Xn Fig· 1 ist eine Schnittansicht durch einen nach dem Stande der Technik behandelten und hergestellten Transistor gezeigt· Zu Erläuterungsswecken sei angenommen, das das Halbleiteracheibchen 10 gemäß Fig. 1 N-ieitend ist und die Kollektorzone eines Transistorchips dargestellt, das nach dem Stande der Technik hergestellt ist« Die Basiszone 11 wird in die N-leitende Zone 10 eindiffundiert und weist die mit 12 bezeichnete ungleichmäßige Grenzschicht 12 auf, die auf einen Effekt zurückgeht, der als Emitter-Eintaucheffekt, Emitter-StoBeffekt oder auch Effekt durch kooperative Diffusion bezeichnet wird. Der durch die unregelmäßige Grenzschicht 12 dargestellte Emitter-StoBeffekt beruht auf der Diffusion der Emitterzone 13·
609845/0747
naohgereioht)
0er E«itte*-Stoßeffekt umfaßt die verstärkte bzw. angereicherte Diffusion einer Oiffusionsschicht in Zonen, in denen eine zweite Diffusionsschicht, z.B. die Emitterzone 13 hoher Konzentration in das Silisiuascheibchen 10 eindringt. Der Emitter-Sto0effekt ist deutlich in Transistorstrukturen su beobachten, zu deren Adbeu zwei aufeinanderfolgende Diffusionsschrltte erforderlich sind, wobei die Emltterdiffusion typischerweise eine hohe Oberflächenkonzentration zeigt. In den in Fig. 1 gezeigten Transistorchip «reist die Basiszone 11 einen Dotierstoff des P-Leitungstyps, z.B. Bor auf. Die Emitterzone 13 enthllt einen Dotierstoff des P-Leitungstypif z.B. Phosphor oder Arsen.
In Fig. 1 ist die Borverteilung sowohl unter der alt hoher Konzentration eindiffundierten Emitterzone 13 als auch in anderen Zonen des Halbleiterseheibchens 10 gezeigt. Ss ist deutlich* zu sehen, daß die Ealtterdiffusion in der Zone 13 die unter ihr liegende Basiszone 11 wihrend des Diffusionsvorgangs vor sich hergeschoben hat. Dadurch ergibt sich die unregelmäßige übergangsgrenzschicht 12 entsprechend Flg. 1.
Mögliche Gründe für die Entstehung des Eaitter-Stoueffekts gemäß Flg. 1 soll nachfolgend erläutert werden. Die wahrscheinlichste Ursache für dSe Entstehung des Eaitter-Stoßeffekts gemäß Flg. 1 sind Gitterspannungen infolge der hohen Dotierstoffkonzentratlon. Unabhängig von der Ursache des Emitter-Stoßeffekts und der unregelmäßigen Gestaltung der Grenzschicht an übergang 12 sind die schädlichen Konsequenzen dieses Effekts deutlich. Bei der Herstellung von Kochfrequenstranslstoren 1st •an bestrebt, eine schmale oder dünne Basisschicht zu erzielen, wegen des In Fig. 1 veranschaulichten Eaitter-Stoßeffekts 1st jedoch die Basisdicke in typischer Ausführung auf einen Wert von 2500 J? für flache Diffusionsschritte begrenzt. Diese Beschränkung resultiert aus der ungleichmäßigen bzw. unebenen Grenzschicht 12, da ein weiteres Eindiffundieren der Emitterzone 13 die Gefahr Mit sich bringt, daß die Emitterzone 13
609845/0747
den zwischen der Basiszone 12 und dem restlichen Teil des Siliziumscheibchens 10 gebildeten PN-Übergang durchstößt oder in diesen eindringt. Zweifellos würde hierdurch die Ausbeute derartiger Halbleiterbauelemente reduziert. Eine weitere angestrebte eigenschaft von Hochfrequenztransistoren ist ein niedrigerer Basiswiderstand. Bei typischen Herstellungsschritten wird eine P Diffusion ausgeführt, um den Basls-Jcontaktwiderstand und den Wert des Basiswiderstandes herabzusetzen. Dieses Erfordernis wird im Hinblick auf den Etnitter-Stofleffekt noch dringender, da die durch die ungleichmäßige Grenzschicht 12 hervorgerufene Beschränkung zu einer Erhöhung des Widerstands der Basiszone führt.
Die Erfindung kompensiert den Enitter-Stoßeffekt »it Hilfe einer Reihe von Herstellungsschritten, welche die Ungleichmäßigkeit der Grenzschicht aufheben und nachfolgende Behandlungsschritte zur Verringerung des Basiswideretandes überflüssig machen. Im folgenden wird auf Flg. 2 der Zeichnung Bezug genommen, in der eine Schnittansicht durch ein Halbleiterscheibchen nach Durchführung einer ersten Folge von erfindungsgenäß vorgesehenen Herstellungsschrltten gezeigt ist· Ein Halbleiterscheibchen 20 eines vorgegebenen Leitungstyps ist vorgesehen· Obwohl der jeweilige Leitungstyp beliebig gewählt werden kann, ist die nachfolgende Beschreibung auf ein Halbleiterscheibchen 20 eines N-Leitungstyps gerichtet. Der erste Schritt des erfindungsgeaäßen Verfahrens ist das Niederschlagen einer ersten Passivierungsschicht 21, die in typischer Ausführung aus Siliziumdioxyd besteht. Di« Ausbildung der Siliziuttdloxydechicht 21 kann »it Hilfe herkömmlicher Verfahren erfolgen, z.B. Aufheizen eines Substrats 20 auf ein« Temperatur oberhalb von 10000C in einer oxydierenden Atmosphäre, wodurch die Siliziumdioxydschicht 21 thermisch aufgewachsen wird. Alternativ kann organo-oxy-ailane (Siliziuawasserstoff) bei einer relativ niedrigen Temperatur von 700 bis 8000C «ersetzt werden, wodurch eine Oxydschicht 21 auf der Oberfläche des Halblelterscheibchens 20 niedergeschlagen wird.
ir-Λ, :
Nach der Bildung der Passivierungsschicht 21 wird eine öffnung 22 für die Herstellung der Basiszone ausgebildet. Zum Ätzen der Siliziuedioxydschicht 21 bedient «an sich vorzugsweise herkSmmlicher photolithographischer Methoden. Die öffnung 22 kann beispielsweise dadurch gebildet werden, daß ein herkömmlicher Photolack auf der Passivierungsschicht 21 angebracht, der Lack durch eine geeignete Maske belichtet und der Photolack sowie die Siliziumdioxydschicht 21 durch ein geeignetes Ätzmittel, z.B. Flußsäure geätzt wird.
Nachdem der Photolack in geeigneter Weise abgewaschen ist, muß der Basisdotierstoff auf die Basisöffnung 22 aufgebracht werden· Wegen des ie beschriebenen Ausführungsbeispiel vorgesehenen Leitungstyps des Scheibchens 20 muß der Basisdotierstoff P-Ieitend sein; ein typischer Basisdotierstoff ist Bor. Bei einem bevorzugten Beispiel der Erfindung wird ein Bornitridblatt verwendet, wobei durch Miederschlagen des Bors eine Schicht 23 aus Boroxyd auf der Basisöffnung 22 entsteht. Nach dem Niederschlagen der Basisschicht 23 wird einl^Pasfivierungsschicht auf der Basis- Dotierstoffschicht 23 niedergeschlagen. Wenn auch die Passivierungsschicht 24 aus irgendeine« geeigneten überzug bestehen kann, wird vorzugsweise bei den beschriebenen Verfahren Siliziumnitrid als Passivierungsnaterial verwendet. Die Siliziumnitridschicht 24 kann beispielsweise dadurch gebildet werden, daß das Siliziuasubstrat 20 gemäß Fig. 2 einer Stickstoff atmosphäre ausgesetzt und einer Wärmebehandlung bei etwa 12500C über etwa 30 Hinuten bis 1 Stunde unterzogen wird. In alternativer Weise läßt sich die Siliziumnitridschicht 24 dadurch ausbilden, daß ein wasserstoff gas als Trägergas verwendet, ein Nitrid, z.B. Ammoniak oder Hydrazin mit einer Siliziumverbindung, z.B. Siliziumwasserstoff gemischt und in Trägergas mitgeftihrt wird und daß die Reaktion bei einer Temperatur von etwa 900 bis 12000C bewirkt wird, wodurch eine Siliziumnitridschicht 24 auf der Basis-Dotierschicht 23 niedergeschlagen wird.
!/■Λ * :_ - ίο -
Da eine herkömliche Photolackschicht als Maske zum Ätzen von SillzlUDsnltrid nicht besonders geeignet ist, wird eine Schicht 25 aus Tetraäthylorthosilicat (TEOS) auf der SlIiziumnitrldschicht 24 niedergeschlagen. Obwohl TEOS als Hasklerschicht 25 besonders gut geeignet ist, kann natürlich ein anderes Maskiermaterial verwendet werden, das die erforderliche Funktion adäquat erfüllt.
In folgenden wird auf Flg. 3 B^zug genoonen, in der das Halblelterscheibchen geeMß Fig. 2 nach der Bildung einer Eaitteröffnung 30 und Basiskontaktöffnungen 31 und 32 gezeigt ist· Zur Bildung der EeitterSffnung 30 wird eine geeignete Maske verwendet, welche das Huster der in die Basiszone einzubauenden Emitterzone definiert. Das Eaittensuster wird entsprechend den Erfordernissen des herzustellenden Transistors gewählt. Nach der Bildung der Eaitteröffnung 30 und der Basiskontaktöffnungen 31 und 32 wird eine zweite Schicht 26 aus TEOS auf der gesagten Oberfläche des Halbleiterscheibchens 20 niedergeschlagen. Die TEOS-Scbicht 26 dient zum Passivieren der Basls-Dotierschicht 23 in den Kontaktöffnungen 31 und 32 während der Diffusion der Basiszone. Obwohl die Schicht 26 aus irgendeinen geeigneten Material bestehen kann, das die genannte Funktion erfüllt, wird vorzugsweise als Schichtraaterial TEOS verwendet. Der nächste Verfahrensschritt besteht in der Entfernung der Schicht 26 Ober der Eaitteröffnung 30 unter Verwendung herkömmlicher photolithographischer Methoden· Nach Ausführung der zuvor beschriebenen Verfahrensschritte ergibt sich das in Fig. 3 veranschaulichte Halbleiterecheibchen 20, bei dem die Basisdotierschicht 23 in der Eeltteröffnung 30 freiliegt, während der restliche Teil der Basisdotierschicht 23 auch innerhalb der Basisöffnung 22 von geeigneten Passivierungsschichten 24 und 26 abgedeckt ist. Mich des erneuten öffnen der eaitteröffnung 30 unter Freilegen der Basisdotierschicht 23 aus Bor wird ein Abschnitt der Borhaut weggeätzt.
NACHQERSOHT l
Nach dem Entfernen eines Abschnitts der Borhaut innerhalb der Emitteröffnung 30 wird das gesamte Scheibchen 20 einer geeigneten Wärmebehandlung unterworfen, um die Basiszone innerhalb des Scheibchens 20 elnzudiffundleren· Ia folgenden wird auf Flg. 4 Bezug genossen, in der ein Halbleiterscheibchen 20 nach der Eindiffusion der Basiszone 35 In das Scheibchen 20 gezeigt ist. Mit bei der Herstellung von Transistoren üblichen Methoden würde die Diffusionsfront der Basiszone in wesentlichen gleichmäßig, d.h. eben, und es entstünde eine ebene bzw. regelmäßige Übergangsgrenzschicht zwischen den Scheibchen und der Diffusionszone, in Fig· 4 zu sehen ist, wird eine unregelmäßige, d.h. gestufte Übergangsgrenzschicht
35 nach den Eindiffundieren des Basisdotierstoffs in das Scheibchen 20 ausgebildet· Die Übergangsgrenzschicht 35 begrenzt drei Abschnitte 36, 37 und 38 der eindiffundierten Basiszone· Die Abschnitte bzw· Zonen 36 und 38 der Basis-Diffusionsschicht wurden durch geeignete Passivierungsschichten 24 und 26 während des Diffusionsschritts überzogen· Dagegen liegt der Abschnitt 37 unter der offenen Emitteröffnung 30, und von Ihm wurde vor dem Diffusionsschritt die Borhaut teilweise entfernt· Da die Diffusionsgeschwindigkeit eine Funktion der Konzentration 1st, müssen die Abschnitte 36 und 38 wegen der höheren Konzentration des über diesen Abschnitten liegenden Basisdotierstoffs eine größere Diffusionstiefe haben. Bei einem typischen Diffusionsprozess, bei dem der zuvor anhand Fig. 4 erläuterte Effekt auftritt, wird das Scheibchen zunächst auf eine Temperatur von 10250C über 20 Minuten in einer Atmosphäre aus trockenem Sauerstoff und danach für 4 Minuten in einer hydrierten Sauerstoff atmosphäre erhitzt. Das sich ergebende Diffusionsmuster gemäß Fig. 4 zeigt, daß der Abschnitt 37 eine niedrigere Konzentration von P-leitenden Dotierstoffen als die anderen beiden Abschnitte 36 oder 38 hat· Da die Dotierstoffkonzentration in der Zone 37 geringer ist, erreicht die Diffusion auch eine geringere Tiefe als diejenige der Abschnitte
36 oder 38«
609845/0747
F^ C-Hi.ii.-J
26 1
FiElOHT
- 12 -
Fig. 5 veranschaulicht die letzten Schritte des erfindungsgeaäßen Verfahrens. Nach der Diffusion der Basiszone 35 wird ein geeigneter N-leitender Dotierstoff in der Emitteröffnung 30 niedergeschlagen und unter Bildung der Emitterzone 40 in die Basiszone 35 eindiffundiert· wie anhand der Fig. 1 gezeigt wurde, bei der die Grenzschicht der Basiszone zunächst gleichmäßig war, führte der Emitter-Stoßeffekt bei der Eindiffusion der Emitterzone 13 zu der unregelmäßigen bzw. unebenen libergangsgrenzschicht 12· Wie dagegen in Fig. 5 zu sehen ist, schiebt zwar die Diffusion der Emitterzone die BorverteäLung vorsieh her, jedoch ist der während des Prozesses beim Stande der Technik auftretende Emitter-Stoßeffekt im wesentlichen eliminiert. Die Emitter-Diffusionsfront 41 kann in unmittelbare Nähe der Grenzschicht der Basiszone 35 gelegt werden, wodurch die BasLsschicht wesentlich dünner als nach dem Stande, d.h. dünner als 2500 R gemacht werden kann. Hit der Erfindung lassen sich Basisdicken im Bereich von 1000 bis 1500 R erzielen. Da die Konzentration der Abschnitte 36 und 38 der Basiszone 35 höher als diejenige dos Abschnitts 37 ist, werden Seitendiffusionen der Emitterzone 41 verringert, und es wird eine genauere Kontroll- und Steuermöglichkeit in Bezug auf die Diffusionsrichtung der Zone 40 geschaffen. Es ist zu sehen, daß die Herstellung einer Basiszone mit einem definierten Konzentrationsprofil zu einer Kompensation oder sogar Slininierung des Emitter-Stoßeffekts und im Vergleich zum Stande der Technik zur Verringerung der Basisdicke führen kann.
Darüberhinaus bringt die Erfindung auch noch weitere Vorteile im Vergleich zu Herstellungsverfahren bekannter Art. Wie oben •rwahnt, war bisher die Einführung einer P* Zone in die Basiszone zur Verringerung des Basiswiderstandes erforderlich. Zusätzlich wird die Funktionsweise eines HF-Transistors dadurch optimiert, daß die Emitter-Diffusionsfront in die NShe der P* Zone gebracht wurde· Das erfindungsgaeSße Verfahren schafft genau diejenigen Eigenschaften, welche bei der Herstellung von HF-Transistoren als vorteilhaft angestrebt werden. Da die
«09845/0747
nachgereiohtI ^13-
Abschnitte 36 und 38 der Basiszone 35 Zonen hoher Dotier-Stoffkonzentration sind, erfolgt die Diffusion der Emitterzone 40 in unmittelbarer Nähe der Abschnitte 36 und 38 hoher Konsentration der Basiszone 35. wegen der Konzentrationsvariationen werden der Einbau der P+ Zone sowie Diffusionsschritte überflüssig, welche nach den Stande der Technik bei der Herstellung derartiger Bauelemente normalerweise erforderlich waren· Da der Einbau einer P+ Zone und der Diffusionsprozess komplex und schwer zu steuern ist, führt die Vermeidung dieser Verfahrensschritte zu einer Erhöhung der erzielbaren Produktionsausbeute·
Die Erfindung gibt also ein verbessertes Verfahren zur Herstellung von HF-Transistoren Bit überlegenen Funktionscharakteristiken an· Da durch die Erfindung komplizierte Produktionsschritte überflüssig werden, werden auch wirtschaftliche Vorteile erreicht· Znsbesondere wird durch das erfindungsgemäße Verfahren ein Phänomen eliminiert, das nach dem Stande der Technik die Produktion von HF-Transistoren ungünstig beeinträchtigte·

Claims (11)

PATENTANWÄLTE ZENZ & HELBER · D 4300 ESSEN T · AM RUHRSTEIN 1 ■ TEL.: (02O1) 4126 Seite — 14 · T CiERElCHT Patentansprüche
1. Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere eines elektrischen Umsetzers bzw. Transistors rait wenigstens drei aktiven Zonen, dadurch gekennzeichnet« daß eine erste Passivierungsschicht auf einer Oberfläche eines Halbleiterscheibchens eines ersten Leitungstyps aufgebaut wird, daß in der ersten Passivierungsschicht eine öffnung ausgebildet und ein Bereich der Oberfläche des Halbleiterscheibchens freigelegt wird, daß danach eine erste Dotierungsschicht eines dee ersten Leitungetyp entgegengesetzten zweiten Leitungstyps in der öffnung niedergeschlagen wird, daß danach eine zweite Passivierungsschicht auf der ersten Dotierungsschicht niedergeschlagen wird, daß sodann in der zweiten Passivierungsschicht eine öffnung ausgebildet wird, die kleiner als die öffnung in der ersten Passivierungsschicht ist und «inen Bereich der ersten Dotierungsschicht freilegt, daß sodann ein Teil der freigelegten ersten Dotierungsschicht gleichmäßig entfernt wird und daß schließlich die erste Dotierungsschicht in das Halbleiterscheibchen eindiffundiert und unter der zweiten Passivierungsschicht eine Konsantration des ersten Dotierstoffs gebildet wird, die höher als die Konzentration des ersten Dotierstoffs unter der öffnung in der aweiten Passivierungsschicht ist.
2· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine zweite Dotierungsschicht des ersten Leitungstyps in der öffnung
80984S/0747 2/bu.
NAOHGEREiOHT
der zweiten Passivierungsschicht niedergeschlagen und die zweite Dotierungsschicht innerhalb der ersten Dotierstoff-Diffusionsschicht in das Halbleiterscheibchen eindiffundiert wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Dotierungsschicht in wesentlichen innerhalb der Zone niedrigerer Dotierstoffkonzentration in die erste Dotierstoff-Diffusionszone eindiffundiert wird.
4. Verfahren nach einen der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in der zweiten Passivierungsschicht unter Freilegen der Oberfläche des Halbleiterscheibchens eine öffnung ausgebildet und elektrischer Kontakt mit der ersten Dotierstoff-Diffusionszone als Zonen höherer Konzentration hergestellt wird«
5. Verfahren, insbesondere nach Anspruch 1, zur Herstellung von Transistoren, dadurch gekennzeichnet, daß auf einer Oberfläche eines Slliziuascheibchens eines ersten Leitungstyps eine erste Passivierungsschicht niedergeschlagen wird, daß danach unter Freilegen eines Teils der Oberfläche des Siliziunscheibchens eine BasisBffnung In der ersten Passivierungsschicht gebildet wird, daß eine Basie-Dotierungeschicht eines dSfi*cS?- tungstyp entgegengesetzten zweiten Leitungstyps in der öffnung niedergeschlagen wird, daß sodann eine Schicht aus Siliziumnitrid auf der Basis-Dotierungsschicht niedergeschlagen wird, daß danach In der Slliziuanltridschicht eine Eeitteröffnung und eine Basis-Kontaktöffnung gebildet werden, die innerhalb der Grenz· der BaslsSffnung liegen, daß die Eeltter- und Basiskontaktöffnungen nlt einer zweiten Passivierungsschicht Obersogen werden, daß die Basls-Dotierungsschicht in der Emitteröffnung danach freigelegt wird und «in Teil der freigelegten Basis-Dot lerungsschlcht gleichmäßig entfernt wird und daß schließlich die Baais-Dotierungsschicht in das Silisiunscheibchen ein-
O 9 8 £5/0747
[ NAOHGEREIOHT
diffundiert und unterhalb der Siliziuenltrid- und streiten Passivlerungsschichten eine Zone Mit höherer Konsentration als diejenige der Basis-Dotierungsschicht unterhalb der Eeitteröffnung in den Siliciumnitrid- und zweiten Passlvierungsschlchten gebildet wird.
6· Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Esdtter-Dotierungsschicht des ersten Leitungstyps In der Eeitteröffnung In den Siliciumnitrid- und streiten Passlvlerungsschichten niedergeschlagen und In die Basis-Dotierstoff «Dlffusionsschlcht derart eindiffundiert wird, daß die Diffusionsfront der EBitter-Dotierungsschicht die Verteilung der Basls-Dotierungsschicht vor sich herschiebt und eine Ib wesentlichen gleichmäßige Grenzschicht «wischen der Besis-Dotierungsschicht und de« Silisiusischeibchen erzeugt.
7· Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Esdtter-Dotlerungsschlcht is wesentlichen Innerhalb der Zone niedriger Dotierstoffkonzentration der Basls-Dlffuslonsschlcht eindiffundiert wird·
8· Verfahren nach Anspruch S, dadurch gekennzeichnet, daß das Eindiffundieren der Baeis-Dotierungsschlcht durch aufeinanderfolgendes Erhitzen des Siliziuascheibchens bei einer Temperatur von etwa 10250C Ober 20 Minuten in einer trockenen Sauerstoffstaosph&re und bei einer Temperatur von ebenfalls etwa 10250C für 4 Hinuten In einer Ati Sauerstoff (hydrated oxygen) erfolgt·
etwa 10250C für 4 Minuten In einer Ataosphire aus hydrierte«
9. verfahren nach eine· der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß das Sllisluascheibchen N-leitend und die Basis-Dotierungsschicht P-leitend sind, daß als Material der zweiten Passivierungsschicht Tetratthylorthosillcat verwendet wird, daß die Tetralthylorthosilicatschicht innerhalb der von der Ealtteruffnung gebildeten Grenze zowelt herausgeltst wird, daß die Basis-Dotierungsschicht freigelegt
6098ÜS/0747
NACi-O ι.'" cU
wird» daß gleichaSßige Teile der innerhalb der Grenze der Eaitteröffnung freigelegten Basis-Dotierungsschicht entfernt werden und daß die Basisdotierung derart in das Sillzluaschelbchen eindiffundiert wird, daß die Tiefe der Basisdotierung unter der Emitteröffnung geringer als diejenige unter den Slllziiumitrid- und Tetraäthylorthosillcatschichten ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnett daß eine Η-leitende Eaitter-Dotierungsschicht in der Eaitteröffnung in den Siliziunnltrld- und Tetraäthylorthosilicatschichten niedergeschlagen und in das Siliziunscheibchen innerhalb der Basia-Dotierstoff-Diffusionsschicht eindiffundiert wird, wobei die Diffusionsfront der Emitter-Dotierungsschicht die Verteilung der Basls-Dotierungsscfricht vor sich herschiebt und eine la wesentlichen gleichmäßige Grenzschicht zwischen der Basis-Dotierungszone und dem Siliziunscheibchen erzeugt·
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß bei der Diffusion unterhalb den Sllizluranitrid- und Tetraäthylor thosil icat schieb ten eine Basis-Dotierungszone höherer Dotierstoffkonzentratlon als diejenige in der Basis-Dotierungsschicht unterhalb der Emitteröffnung erzeugt wird.
12· Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Eeiltter-Dotierungsschicht ira wesentlichen innerhalb der Basis-Diffusionsschichtzone niedriger Konzentration In die Basis-Diffuslonsschicht eindiffundiert wird.
6098A5/0747
Leerseite
DE2617293A 1975-04-21 1976-04-21 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2617293C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/570,036 US4006046A (en) 1975-04-21 1975-04-21 Method for compensating for emitter-push effect in the fabrication of transistors

Publications (3)

Publication Number Publication Date
DE2617293A1 true DE2617293A1 (de) 1976-11-04
DE2617293B2 DE2617293B2 (de) 1978-07-13
DE2617293C3 DE2617293C3 (de) 1979-03-15

Family

ID=24277930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2617293A Expired DE2617293C3 (de) 1975-04-21 1976-04-21 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (5)

Country Link
US (1) US4006046A (de)
DE (1) DE2617293C3 (de)
FR (1) FR2309038A1 (de)
GB (1) GB1549453A (de)
NL (1) NL7603939A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4102715A (en) * 1975-12-19 1978-07-25 Matsushita Electric Industrial Co., Ltd. Method for diffusing an impurity into a semiconductor body
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
US4225874A (en) * 1978-03-09 1980-09-30 Rca Corporation Semiconductor device having integrated diode
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4868624A (en) * 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4263066A (en) * 1980-06-09 1981-04-21 Varian Associates, Inc. Process for concurrent formation of base diffusion and p+ profile from single source predeposition
JPS57194572A (en) * 1981-05-27 1982-11-30 Clarion Co Ltd Semiconductor device and manufacture thereof
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US4978636A (en) * 1989-12-26 1990-12-18 Motorola Inc. Method of making a semiconductor diode
US5126281A (en) * 1990-09-11 1992-06-30 Hewlett-Packard Company Diffusion using a solid state source
US5374566A (en) * 1993-01-27 1994-12-20 National Semiconductor Corporation Method of fabricating a BiCMOS structure
US5541121A (en) * 1995-01-30 1996-07-30 Texas Instruments Incorporated Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
WO1999040630A2 (en) * 1998-02-09 1999-08-12 Koninklijke Philips Electronics N.V. Semiconductor device with a bipolar transistor, and method of manufacturing such a device
TWI501292B (zh) 2012-09-26 2015-09-21 Ind Tech Res Inst 形成圖案化摻雜區的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575742A (en) * 1964-11-09 1971-04-20 Solitron Devices Method of making a semiconductor device
CH482795A (de) * 1966-09-06 1969-12-15 Ciba Geigy Verfahren zur Herstellung neuer Monoazofarbstoffpigmente
US3615938A (en) * 1969-01-28 1971-10-26 Westinghouse Electric Corp Method for diffusion of acceptor impurities into semiconductors
JPS495668B1 (de) * 1970-04-03 1974-02-08
JPS4926747B1 (de) * 1970-10-09 1974-07-11
US3719535A (en) * 1970-12-21 1973-03-06 Motorola Inc Hyperfine geometry devices and method for their fabrication
US3808060A (en) * 1972-07-05 1974-04-30 Motorola Inc Method of doping semiconductor substrates
US3839104A (en) * 1972-08-31 1974-10-01 Texas Instruments Inc Fabrication technique for high performance semiconductor devices
US3915767A (en) * 1973-02-05 1975-10-28 Honeywell Inc Rapidly responsive transistor with narrowed base

Also Published As

Publication number Publication date
DE2617293B2 (de) 1978-07-13
US4006046A (en) 1977-02-01
DE2617293C3 (de) 1979-03-15
NL7603939A (nl) 1976-10-25
FR2309038B1 (de) 1982-04-23
GB1549453A (en) 1979-08-08
FR2309038A1 (fr) 1976-11-19

Similar Documents

Publication Publication Date Title
DE2661098C2 (de)
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2745857C2 (de)
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2617293A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit wenigstens drei aktiven zonen
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2615754C2 (de)
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
EP0071665A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2529598A1 (de) Bipolare integrierte schaltung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2450070A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE4400840C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EI Miscellaneous see part 3
8339 Ceased/non-payment of the annual fee