DE2611559A1 - Verfahren zur herstellung von halbleiterstrukturen - Google Patents

Verfahren zur herstellung von halbleiterstrukturen

Info

Publication number
DE2611559A1
DE2611559A1 DE19762611559 DE2611559A DE2611559A1 DE 2611559 A1 DE2611559 A1 DE 2611559A1 DE 19762611559 DE19762611559 DE 19762611559 DE 2611559 A DE2611559 A DE 2611559A DE 2611559 A1 DE2611559 A1 DE 2611559A1
Authority
DE
Germany
Prior art keywords
semiconductor body
diffusion
dopants
areas
doping ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762611559
Other languages
English (en)
Other versions
DE2611559B2 (de
DE2611559C3 (de
Inventor
San-Mei Ku
Charles Anthony Pillus
Michael Robert Poponiak
Robert Otto Schwenker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2611559A1 publication Critical patent/DE2611559A1/de
Publication of DE2611559B2 publication Critical patent/DE2611559B2/de
Application granted granted Critical
Publication of DE2611559C3 publication Critical patent/DE2611559C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Description

Aktenzeichen der Anmelderin: FI 974 037
Verfahren zur Herstellung von Halbleiterstrukturen
Die Erfindung betrifft ein Verfahren zur Bildung von Halbleiterbereichen eines ausgewählten Leitfähigkeitstyps in einem Halbleiterkörper unter Anwendung eines protonenbegünstigten Diffusionsvorganges .
Derartige sogenannte protonenbegünstigte bzw. protonenunterstützte Diffusionsverfahren werden nach dem Stand der Technik eingesetzt, um PN- oder andere Halbleiterübergänge in integrierten Planarschaltungen zu verschieben. Repräsentativ für diesen Stand der Technik sind z. B. die US-Patentschriften 3 718 502, 3 756 862 und 3 761 319. In konventionellen protonenbegünstigten Diffusionsverfahren werden die P- oder N-Typ Bereiche einem Protonenbeschuß (Wasserstoffkerne) oder einem Beschüß mit Heliumionen bei relativ hohen Temperaturen, z. B. bei Silizium größenordnungsmäßig über 450 , unterworfen. Bei diesem bekannten Verfahren werden die erhöhten Temperaturen so ausgewählt, daß die Eintreibphase, d. h. das Wandern bzw. Verschieben des derart behandelten Halbleiterbereichüberganges, gleichzeitig mit dem Ionenbeschuß stattfindet. Die erhöhten Temperaturen müssen dabei so ausreichend hoch gewählt werden, daß der DiffusionsVorgang der die Leitfähigkeit bestimmenden Stoffe bzw. der dotierenden Ionen aus den Ionenbeschuß-Gebieten stattfinden kann. Obwohl diese Temperaturen unter den für den normalen Diffusionsvorgang, d. h. ohne Ionenbeschuß, geltenden Diffusionstemperaturen der jeweiligen Dotierstoffe im jeweiligen Halbleitermaterial liegen, müssen die Temperaturen dennoch anderer-* seits so hoch angesetzt werden, daß die dotierenden Ionen in durch
609841/0878
den Ionenbeschuß und die damit verbundene Gitterstörung entstehenden Gitterleerstellen des umgebenen Halbleitermaterials übergehen können. Da derart angehobene Temperaturen gleichzeitig aber auch solche Gitterschäden ausheilen, müssen gleichzeitige Diffusionsund Ionenbeschußverfahren unter sehr präziser Einhaltung der Diffusionsparameter der Dotierstoffe, der Verhältnisse im jeweiligen Halbleitersubstrat, der Temperatur, der Ionenbeschußdosierung usw. durchgeführt werden. Diese Parameter müssen sehr genau zueinander im Verhältnis stehen und gehalten werden, um zu gewährleisten, daß eine ausreichende Anzahl von zur Verfügung stehenden Gitterleerstellen (dieser Faktor wird bestimmt durch eine Kombination der sog. Ausheilungsrate und der Ionenbeschußdosierung) für die Aufnahme der entsprechenden Menge von diffundierenden Dotierungsionen (dieser Faktor bestimmt sich aus einer Kobination der Diffusionsrate und der Temperatur) vorliegt. Zusätzlich erfordern solche miteinander verbundenen Verfahren höhere Dosierungen und höhere Implantationsenergien, um die kontinuierlich vor sich gehenden Ausheilungseffekte zu berücksichtigen.
Die streng einzuhaltenden genannten Wechselbeziehungen und Prozeßkriterien der bekannten Verfahren erfordern sehr aufwendige Apparaturen und sehr gut ausgebildete hochqualifizierte Bedienungskräfte. Insbesondere bei der fabrikmäßigen Serienfertigung von hochintegrierten Schaltungsprodukten ist es ein ständiges Bestreben, einen derartig hohen Aufwand reduzieren zu können.
Es ist deshalb eine Aufgabe der Erfindung, ein entsprechend verbessertes Herstellungsverfahren zur Bildung von Halbleiterbereichen in einem Halbleiterkörper unter Anwendung eines protonenbegünstigten DiffusionsVorgangs anzugeben, das mit einem gegenüber den bekannten Verfahren reduzierten Aufwand an Prozeßkontrolle auskommt. Nach einem weiteren Gesichtspunkt der Erfindung soll ein derartiges Verfahren zur gleichzeitigen Herstellung unterschiedlich tiefreichender Dotierungsgebiete in einem Halbleiterkörper bereitge-
FI 974 037
6 0 9 8 4 1/0878
stellt werden. Als weitere Teilaufgabe der Erfindung soll das Verfahren eine Möglichkeit bieten, gleichzeitig die Basis- sowie die Isolationsgebiete in integrierten Transistorstrukturen herzustellen.
Zur Lösung dieser Aufgabe sieht die Erfindung die im Patentanspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung beruhen auf den in den Unteransprüchen gekennzeichneten Maßnahmen.
Zusammengefaßt sieht die Erfindung ein Verfahren vor, bei dem der Beschüß mit Protonen oder anderen leichten Ionen in einem separaten Schritt vor dem mit höherer Temperatur durchgeführten Eintreib- bzw. Diffusionsschritt durchgeführt wird. Dazu werden Bereiche eines ausgewählten Leitfähigkeitstyps im Halbleitersubstrat mit inerten oder nicht dotierenden Ionen der maximalen Atomzahl 2 beschossen. Dieser im Kristallgitter Leerstellen erzeugende BeschüßVorgang kann zu irgendeiner Zeit vor dem Eintreibschritt durchgeführt werden, d. h. vor oder nach bzw. sogar gleichzeitig mit der Ausbildung der ausgewählten Leitfähigkeitsbereiche im Halbleitersubstrat. Diese Gebiete mit ausgewähltem Leitfähigkeitstyp können dabei durch konventionelle Diffusions- oder Ionenimplantationsverfahren mit entsprechenden den jeweiligen Leitungstyp bestimmenden dotierenden Ionen gebildet werden (sein).
Kritisch im Rahmen der vorliegenden Erfindung ist, daß während des Ionenbombardements kein (Wärme-) Ausheilungsvorgang sowie keine Diffusion der Dotierstoffe auftritt. Der lonenbeschuß muß deshalb bei einer Temperatur unterhalb 300° durchgeführt werden; er kann höchst vorteilhaft bei Raumtemperatur stattfinden. Auf diese Weise bleiben alle durch den lonenbeschuß erzeugten Gitterleerstellen unausgeheilt und sind damit für die nachfolgende Eintreibphase (Diffusion) vorhanden. Die nachfolgende Eintreibphase (Diffusion) wird bei einer so ausreichend hohen Temperatur durchgeführt, daß die Dotierstoffe in die vorher dem lonenbeschuß
FI 974 037
6038^1/0878
unterworfenen Gebiete diffundieren können. Die Temperatur hängt dabei natürlich von den wohlbekannten Diffusionseigenschaften der Dotierstoffe ab, sie liegt aber wesentlich unterhalb der Diffusionsrate für nicht vorher beschossene Halbleiterbereiche. Die Temperatur des nachfolgenden Eintreib- bzw. Diffusionsschrittes muß im Bereich von 600 - 900° liegen.
Der Beschüß mit nicht dotierenden Ionen wird vorzugsweise so durchgeführt, daß diese in Bereiche eingebracht werden, die an die ausgewählten Bereiche mit dotierenden Ionen angrenzen, um beim anschließenden Eintreibschritt deren Diffusion in die benachbarten Gebiete zu begünstigen. Wo dieses Eintreiben bis zu einer größeren Tiefe von der Substratoberfläche erfolgen soll, muß die Dosierung des Ionenbeschusses so ausreichend sein, daß die nicht dotierenden Ionen mit einer größeren Tiefe als die Tiefe der Bereiche mit dotierenden Ionen eingebracht werden.
Da auf jeden Fall alle Gitterleerstellen beim Diffusionsschritt vorhanden sind, können koventionelle Diffusionsverfahren angewendet werden, so daß besonders aufwendige Apparaturen oder Bedienungskräfte entfallen können. Dies insbesondere deshalb, weil der bei 600 - 900° stattfindende Eintreibschritt (Diffusion) bis zum Erreichen eines Gleichgewichtszustandes durchgeführt werden kann. An diesem Punkt wird die begünstigte Diffusion ihr Ende finden und zwar unabhängig davon, ob die genannte Wärme aufrechterhalten wird, weil bei dem gewählten Temperaturbereich von 600 900° eine weitere Diffusion vernachlässigbar ist, wenn die durch den Ionenbeschuß extra erzeugten Leerstellen einmal aufgefüllt sind. Jede zusätzliche Diffusion würde konventionelle Diffusionstemperaturen über 900 erfordern.
Ein besonders vorteilhafter Aspekt im Zusammenhang mit der vorliegenden Erfindung besteht darin, den zweistufigen protonenbegünstigten Diffusionsprozeß zur gleichzeitigen Herstellung von Halbleiterbereichen desselben Leitfähigkeitstyps jedoch mit
FI 974 037
609841/0878
unterschiedlichen Eindringtiefen von einer Oberfläche oder Grenzfläche zu verwenden. Um so in durch PN-Obergänge isolierten integrierten Planartransistorschaltungen in einem gemeinsamen Herstellungsschritt die Basis- und Isolationsbereiche herzustellen, wird anfänglich auf dem Substrat eine Epitaxieschicht mit gegenüber dem Substrat entgegengesetztem Leitfähigkeitstyp gebildet· In für die Basis- und Isolationsgebiete ausgewählte Bereiche der Epitaxieschicht werden dann gleichzeitig Dotierstoffe vom Leitfähigkeitstyp des Substrats eingebracht. Der Ionenbeschußvorgang mit nicht dotierenden Ionen wird bei abgedeckten Basisbereichen durchgeführt, so daß lediglich die für die Isolierbereiche vorgesehenen Halbleiterbereiche beschossen werden. Der Ionenbeschuß wird bei einer Temperatur unter 300° durchgeführt. Die Epitaxieschicht ,wird dann auf eine Temperatur im Bereich von 600 - 900 für eine so ausreichend lange Zeit aufgeheizt, daß die dem Ionenbeschuß unterworfenen Isolierzonen durch die Epitaxieschicht hindurch bis zum Kontakt mit dem Substrat ausdiffundieren können, wobei die Zeit jedoch nicht ausreichen soll, daß die nicht beschossenen Basisbereiche auf eine solche Tiefe ausdiffundieren können. Auf diese Weise wird die PN-Sperrschichtisolation um die jeweiligen Transistorstrukturen vollendet, während die Halbleiterübergänge der nicht beschossenen Basisgebiete im wesentlichen unverändert bleiben.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert. Dabei zeigen die Fign. 1 bis 5 ausschnittsweise Querschnittsdarstellungen einer integrierten Schaltungsstruktur in verschiedenen Herstellungsphasen, um daran die einzelnen nach der Erfindung vorgesehenen Prozeßschritte zu illustrieren.
Anhand der Fign. 1 bis 5 soll das erfindungsgemäße Verfahren unter Ausnutzung der protonenbegünstigten Diffusion am Beispiel der gleichzeitigen Herstellung von P-Typ Basis- und Isolationsgebieten in einem durch PN-Übergänge isolierten integrierten Bipolar-
FI 974 037
8098 Λ 1/0878
- 6 transistor-Schaltkreis dargestellt werden.
In dem in Fig. 1 mit 10 bezeichneten Substrat mit P-Leitfähigkeit und vorzugsweise mit einem spezifischen Widerstand von ungefähr
10 bis 20 Ω . cm sowie einer Dicke von etwa 350 um ist durch konventionelle Diffusion oder Ionenimplantation ein N+ Subkollektorbereich 11 mit einer Oberflächenkonzentration von Co = 2 · 10 cm gebildet. D
11 beträgt ungefähr 4 bis 5 Ω /
2O —3
= 2 · 10 cm gebildet. Der Schichtwiderstand des N+ Bereichs
Als nächstes läßt man entsprechend Fig. 2 auf die Oberfläche des Substrates 10 eine Epitaxieschicht 12 vom N-Leitfähigkeitstyp und vorzugsweise mit einem spezifischen Widerstand von 0,3 bis 0,5 Ω . cm aufwachsen. Die Epitaxieschicht 11 ist mit Arsen dotiert und größenordnungsmäßig etwa 2 pn dick. Während des Epitaxieschrittes erfolgt eine Ausdiffusion des N+ Bereichs 11 in die Epitaxieschicht 12 hinein, wie das in Fig. 2 ersichtlich ist.
Wie aus Fig. 3 hervorgeht, wird dann auf die Oberfläche der Epitaxieschicht eine etwa 1500 S dicke Siliziumdioxidschicht 13 mittels konventioneller termischer Oxidation, pyrolytischen Niederschlag oder durch einen Sputterprozeß aufgebracht. Mittels ebenfalls konventioneller Fotolithographie- und Ätzverfahren werden anschließend in der Silizumdioxidschicht 13 öffungen 14 an den Stellen der später zu bildenden P-Typ Isolationsgebiete sowie im Gebiet der vorgesehenen P-Typ Basiszone eine öffung 15 hergestellt. Wiederum mittels konventioneller Diffusionsverfahren wird eine P-Diffusion, vorzugsweise mit Bor, zur gleichzeitigen Bildung der Isolationsbereiche 16 sowie der Basiszone 17 ausgeführt. Diese Gebiete 16 und 17 weisen vorzugsweise eine Oberflä-
18 —3 chenkonzentration von 2 bis 3 · 10 cm auf. Alternativ dazu können die Gebiete 16 und 17 auch durch gleichzeitige Implantation von Bor oder anderen P-Ionen mittels Standard-Ionenimplantationstechniken hergestellt werden.
FI 974 037
609841/0878
In diesem Zusammenhang soll festgehalten werden, daß unter Bezugnahme auf derartige Standardverfahren bei der integrierten Schaltkreisherstellung, z. B. Diffusionsverfahren, beispielsweise die in der US-Patentschrift 3 539 876 und bezüglich Ionenimplantationstechniken beziehungsweise -apparaturen beispielsweise die in der US-Patentschrift 3 756 862 enthaltenen Darstellungen als typisch für solche Standardverfahren angesehen werden können.
Die bis zu diesem Punkt konventionell behandelte Struktur wird nun gemäß der vorliegenden Erfindung weiter behandelt, um die Vorteile der protonenbegünstigten Diffusion hinsichtlich der Isolationsbereiche 16 zu gewährleisten. In Fig. 4 ist die SiIiziumdioxidschicht 13' so umgeformt, daß sie dick genug ist, um als wirksame Ionenimplantationsmaske über der gesamten Oberfläche der Epitaxieschicht 12 zu dienen. Das kann konventionell entweder durch pyroIytischen Niederschlag oder durch Sputterverfahren erreicht werden, weil die dabei erforderlichen Temperaturen deutlich unterhalb der Diffusionstemperaturen für die in den Substraten gebildeten Gebiete liegen. In der Schicht 13* werden dann wiederum mit konventionellen Fotolithographieverfahren Öffnungen 18 über den Isolationsbereichen 16 geöffnet. Alternativ dazu kann auch eine Schicht aus einem anderen Material, z. B. eine Fotolackschicht, auf die Schicht 13 aufgebracht und mit Öffnungen darin, z. B. 18, versehen werden.
Unter Verwendung von standardmäßigen Ionenimplantationsgeräten, wie sie z. B. in der genannten US-Patentschrift 3 756 862 beschrieben sind, wird dann die Struktur einem Ionenbeschuß mit nicht dotierenden Ionen, d. h. Protonen (H*), unterzogen. Dieser Schritt wird bei einer Epitaxieschichtdicke von 2 bis 3 pm mit einer Energie im Bereich von 200 bis 250 keV bei Raumtemperatur durchgeführt. Die Protonendosierung liegt im Bereich von
14 15 —2
5 · 10 bis 5 · 10 cm . Unter diesen Bedingungen stellen sich die optimalen Strukturstörungen und somit die meisten Gitterleerstellen für die Diffusion in den Bereichen 19 mit im wesentlichen
FI 974 037
609841 /0878
denselben seitlichen Abmessungen wie die öffnungen 18 und unterhalb der Isolationsbereiche 16 ein.
Als nächstes (Fig. 5) wird die Struktur auf eine Temperatur von etwa 600 bis 900° erwärmt, im vorliegenden Fall auf 700° über 30 Minuten. Die P-Isolationsbereiche 16 werden dabei so weit eingetrieben, bis sie völlig durch die Epitaxieschicht 12 hindurchreichen und in Kontakt mit dem P Substrat 10 kommen, wodurch eine vollständige Isolation rund um die Transistorstruktur mit der Basiszone 17 zustandekommt. Während dieser Eintreibphase des DiffusionsVorganges bleibt die Basiszone, die dem Ionenbombardement nicht ausgesetzt war, im wesentlichen unbeeinflußt, d. h. ihre Diffusionsfront verschiebt sich nicht wesentlich dabei.
Die integrierte Schaltungsstruktur kann anschließend in üblicher Weise mit einem Emitter ausgestattet werden, es können geeignete Passivierungs- und Metalisierungsschichten bzw. -muster erzeugt werden usw.
Obwohl bei dem beschriebenen bevorzugten Ausführungsbeispiel zur Erläuterung der Erfindung die protonenbegünstigte Diffusion angewendet worden ist auf Gebiete, die sich von der Oberfläche der Epitaxieschicht in die Struktur hinein erstreckten, kann die Erfindung ebenso vorteilhaft auch auf vergrabene Bereiche, das sind nicht an die Oberfläche der Struktur reichende Gebiete, angewendet werden, um selektiv solche vergrabenen Bereiche in unmittelbar benachbarte Bereich darunter und/oder darüber und/oder daneben diffundieren zu lassen. Allgemeiner ausgedrückt kann durch die vorliegende Erfindung durch bereichsweise Bewirkung von Gitterstörungen im Kristallgitter und damit Vorsehung einer möglichst großen Zahl von Diffusions-Leerstellen in einer anschließenden Eintreibphase ein kontrolliertes Verschieben der Dotierungsfronten in unmittelbar benachbarte Bereiche erzielt werden.
FI 974 037
6 0 9841/0878

Claims (12)

PATENTANSPRÜCHE
1. Verfahren zur Bildung von Halbleiterbereichen eines ausgewählten Leitfähigkeitstyps in einem Halbleiterkörper unter Ausnutzung eines protonenbegünstigten Diffusionsvorganges gekennzeichnet durch die folgenden Verfahrensschritte
- in selektive Bereiche des Halbleiterkörpers werden Dotierstoffe des genannten Leitfähigkeitstyps eingebracht und zusätzlich einige der Bereiche zumindest teilweise einem Ionenbeschuß mit nicht dotierenden Ionen mit maximal der Ordnungszahl 2 bei einer Temperatur unterhalb 300° unterworfen und
- der Halbleiterkörper wird einem Wärmeprozeß mit einer Temperatur im Bereich von 600 bis 900° unterzogen, die für die protonenbegünstigte Diffusion der dotierenden Ionen in die entsprechend vorbereiteten angrenzenden Halbleiterkörperbereiche sowie für die Ausheilung der Kristallgitterstörungen ausreicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Dotierstoffe mittels Diffusionsverfahren eingebracht werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Dotierstoffe mittels Ionenimplantationsverfahren eingebracht werden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß das Einbringen der Dotierstoffe vor dem Ionenbeschuß erfolgt.
FI 974 037
609841/0878
5. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet, daß die nicht dotierenden Ionen Protonen sind.
6. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet,
daß die nicht dotierenden Ionen Helium-Ionen sind.
7. Verfahren mindestens nach Anspruch 1, gekennzeichnet durch einen Silizum-Halbleiterkörper.
8. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet,
daß der Ionenbeschuß mit nicht dotierenden Ionen mit einer solchen Energie erfolgt, daß die nicht dotierenden Ionen gegenüber den dotierenden Ionen mit größerer Tiefe in den Halbleiterkörper eingebracht werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß das Einbringen von Dotierstoffen und/oder von nicht dotierenden Ionen in Oberflächenbereiche des Halbleiterkörpers erfolgt.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß das Einbringen von Dotierstoffen und/oder von nicht dotierenden Ionen in vergrabene Schichtbereiche des Halbleiterkörpers erfolgt.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß zur Bildung von unterschiedlich tief reichenden HaIb-
FI 974 037
609841/0878
leiterzonen der protonenbegünstigte Diffusionsschritt nur auf Untermengen der im Halbleiterkörper gebildeten Dotierungszonen angewendet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Halbleiterzonen mit unterschiedlicher Tiefe die Basis- und Isolationszonen einer integrierten Transistorstruktur sind.
FI 974 037
B0 9841/0878
Leerseite
DE2611559A 1975-03-26 1976-03-18 Verfahren zur Herstellung von Halbleiterstrukturen Expired DE2611559C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/562,370 US3982967A (en) 1975-03-26 1975-03-26 Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths

Publications (3)

Publication Number Publication Date
DE2611559A1 true DE2611559A1 (de) 1976-10-07
DE2611559B2 DE2611559B2 (de) 1981-04-16
DE2611559C3 DE2611559C3 (de) 1981-12-17

Family

ID=24246013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2611559A Expired DE2611559C3 (de) 1975-03-26 1976-03-18 Verfahren zur Herstellung von Halbleiterstrukturen

Country Status (5)

Country Link
US (1) US3982967A (de)
JP (1) JPS6031099B2 (de)
DE (1) DE2611559C3 (de)
FR (1) FR2305853A1 (de)
GB (1) GB1478003A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2038548B (en) * 1978-10-27 1983-03-23 Nippon Telegraph & Telephone Isolating semiconductor device by porous silicon oxide
US4335504A (en) * 1980-09-24 1982-06-22 Rockwell International Corporation Method of making CMOS devices
US4522657A (en) * 1983-10-20 1985-06-11 Westinghouse Electric Corp. Low temperature process for annealing shallow implanted N+/P junctions
JPS62241744A (ja) * 1986-04-14 1987-10-22 Fujitsu Ten Ltd 車載用機器表示部のデイマ−回路
US4929489A (en) * 1987-07-20 1990-05-29 Dreschhoff Gisela A M Method of making and using selective conductive regions in diamond layers
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
US5330920A (en) * 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0889505B1 (de) * 1997-07-03 2005-06-08 STMicroelectronics S.r.l. Verfahren zur Herstellung von Geräten in einem halbleitenden Substrat
US6114225A (en) * 1998-11-16 2000-09-05 Industrial Technology Research Institute Local penetrating proton beam transmutation doping method for silicon
DE102005063462B4 (de) * 2004-09-22 2017-10-12 Infineon Technologies Ag Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
JP2014138173A (ja) * 2013-01-18 2014-07-28 Shi Exaination & Inspection Ltd 半導体装置の製造方法、及び基板処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718502A (en) * 1969-10-15 1973-02-27 J Gibbons Enhancement of diffusion of atoms into a heated substrate by bombardment
DE2301384A1 (de) * 1972-01-31 1973-08-09 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
US3756862A (en) * 1971-12-21 1973-09-04 Ibm Proton enhanced diffusion methods
US3761319A (en) * 1970-05-22 1973-09-25 Philips Corp Methods of manufacturing semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
US3533857A (en) * 1967-11-29 1970-10-13 Hughes Aircraft Co Method of restoring crystals damaged by irradiation
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718502A (en) * 1969-10-15 1973-02-27 J Gibbons Enhancement of diffusion of atoms into a heated substrate by bombardment
US3761319A (en) * 1970-05-22 1973-09-25 Philips Corp Methods of manufacturing semiconductor devices
US3756862A (en) * 1971-12-21 1973-09-04 Ibm Proton enhanced diffusion methods
DE2301384A1 (de) * 1972-01-31 1973-08-09 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung

Also Published As

Publication number Publication date
FR2305853A1 (fr) 1976-10-22
US3982967A (en) 1976-09-28
JPS6031099B2 (ja) 1985-07-20
FR2305853B1 (de) 1978-11-10
JPS51114865A (en) 1976-10-08
DE2611559B2 (de) 1981-04-16
GB1478003A (en) 1977-06-29
DE2611559C3 (de) 1981-12-17

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE1913052A1 (de) Halbleitervorrichtung
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2046833A1 (de) Verfahren zur Herstellung isolierter Halbleiterzonen
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
CH615781A5 (de)
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2450881A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2262024A1 (de) Verfahren zur herstellung von halbleiterbauelementen bzw. halbleiterschaltungen
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2243592A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2135143A1 (de) Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee