DE2135143A1 - Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen - Google Patents

Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen

Info

Publication number
DE2135143A1
DE2135143A1 DE2135143A DE2135143A DE2135143A1 DE 2135143 A1 DE2135143 A1 DE 2135143A1 DE 2135143 A DE2135143 A DE 2135143A DE 2135143 A DE2135143 A DE 2135143A DE 2135143 A1 DE2135143 A1 DE 2135143A1
Authority
DE
Germany
Prior art keywords
ions
semiconductor material
silicon
electrically insulating
bombardment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2135143A
Other languages
English (en)
Inventor
Geoffrey Dearnaley
Richard Stuart Nelson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Atomic Energy Authority
Original Assignee
UK Atomic Energy Authority
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Atomic Energy Authority filed Critical UK Atomic Energy Authority
Publication of DE2135143A1 publication Critical patent/DE2135143A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Description

United Kingdom Atomic Energy Authority, 11, Charles 1II Street, London S.W.1/England
Verfahren zur Herstellung von elektrisch isolierenden Schichten in Halbleiterstoffen
Die Erfindung bezieht sich auf die Herstellung von elektrisch isolierenden Schichten in Halbleiterstoffen.
Ein Problem bei der Herstellung von Halbleiter-Vorrichtungen bzw.-Anordnungen besteht in der Isolierung bzw. Trennung von Tranaistoren und dgl. von dem Substrat— Halbleiter, z.B. bei der Herstellung von mikroelektronischen Vorrichtungen bzw. Anordnungen.
Eine Lösung dieses Problems besteht darin, ein Baal S--fuibijfcffifc mit einem hohen spezifischen Widerstand oder ein Isoliermaterial, beispielsweise einen Saphir, zu verwenden und oine dünne Oberfläohennohicht deu Ilalbleitermattjr'ial π ::n erzeugen, z.W. entsproohend gedoptes SLLizturo, fia;; f!pita:ciitl auf dem Baisiiumbstriit aufgewogen bzw. erzeugt w j rd.
BAD ORIGINAL
2135U3
/ _ ρ —
Eine andere, allgemeinere Lösung des Problems besteht darin, epitaxiales Silizium zu verwenden, das auf dem Silizium, das eine entgegengesetzte Leitfähigkeit aufweist, niedergeschlagen wird, und eine elektrische Isolierung durch die Sperrschicht eines umgekehrt vorgespannten bzw. vormagnetisieren pn-Übergangs zu erzeugen /reverse biassed p-n junction/. Dieses Verfahren ist teuer, kann nicht auf ein bestimmtes G-ebiet bzw. eine bestimmte Zone beschränkt P werden und ist bei anderen Halbleitern sehr teuer. Es ergibt einige Materialien, bei welchen dieses Verfahren vollkommen unausführbar ist, z.B. bei Il-VI-Verbindungen, welche in den meisten Fällen nicht beide Leitfähigkeit-Typen bilden.
Die vorliegende Erfindung besteht in einem Verfahren zur Herstellung eines Halbleitermaterials mit einer elektrisch-isolierenden schichtr das folgende Verfahrensschritte aufweist: Herstellung des Halbleitermaterials mit Premdatomenr die Substitutionszonen /substitutional sites/ in dem Kristallgitter des Halbleiters einnehmen, wobei die Fremdatome, wenn sie von ihren Substitutionszonen losgelöst sind, ein elektrisch isolierendes Material bildenj Beschießung des Halbieitermaterials mit Ionen, wobei der Ionentyp und. die Energie derart ausgewählt werden, daß an der gewünschten SteilLe für die genannte isolierende Schicht eine mit einem S trail Lungs schaden bnhaftete Zone in dem Halbleitermaterial erzeugt wird und die Fremdafcome von Ihren Substltutionszunen Los-gelöst werden.,, sowie eine Wärme be hand Lung des Halbleitermaterials, derart, daß cjioh. die loageLösten Ifremdatome in der Form von elektrisch Isolierendem Material in der Zone des S traliLungSöcharleiiri nur,i>eh
BAD ORIGINAL
2135H3
Vorzugsweise umfassen die für die Beschießung verwendeten Ionen leichte Ionen, wie z.B. Protonen, Heliumionen oder möglicherweise auch Kohlenstoffionen, und das Harbleitermaterial wird vorzugsweise zusätzlich einer lülektronenbestrahlung unterworfen, und zwar entweder gleichzeitig mit der oder anschließend an die Beschießung mit Ionen.
Das Verfahren eignet sich insbesondere zur Erzeugung einer unter der Oberfläche befindlichen Isolierschicht in einen Siliziurahalbleiter. In diesem Fall bestehen die Fremdatome zweckmäßig aus Kohlenstoffatomen. Uährend der Wärmebehandlung scheiden sich die Kohlenstoffatome in der Form von Siliziumkarbid aus, das in der Zone des 8trahlungsSchadens konzentriert ist. Auf diese Yteise kann eine elektrisch isolierende Schicht aus Siliziumkarbid in einem Siliziumhalbleitersubstrat in einer Entfernung unterhalb der Oberfläche erzeugt werden, die durch die Energie der Beschießungs-Ionen bestimmt wird.
Die Erfindung bezieht sich weiterhin auf ein gemäß dem vorstehend beschriebenen Verfahren hergestelltes Halbleitermaterial. Im einzelnen umfaßt ein derartiges Halbleitermaterial ein Halbleiter-Substratmaterial, das mit Fremdatomen hergestellt ist, sowie eine Schicht aus elektrisch isolierendem Material, das einen Niederschlag des Fremdatoms aufweist, wobei die Isolierschicht unterhalb der Oberfläche in der Kristallstruktur angeordnet ist.
Die Erfindung wird nunmehr anhand der sie beispielsweise wiedergebenden Zeichnungen näher erläutert, und zwar zeigt
209885/1078
BAD ORIGINAL
■ - 4 -
Fig. 1 einen schematischen Querschnitt einer "bekannten Anordnung zur Bildung einer Isolierung zwischen einer Mehrzahl -von Vorrichtungen oder Anordnungen auf einem einzelnen Kristall- bzw. Kristall-Plättchen, '
Mg. 2 bis 5 einen schematischen Querschnitt eines Substrats bzw. Trägermaterials aus einem Halbleiterstoff in verschiedenen Verfahrensstufen des erfindungsgemäßen Verfahrens, während Mg. 6 schematisch die Verfahrensstufen darstellt.
Fig. 1 zeigt schematisch eine Mehrzahl von Anordnungen bzw. Bauelementen 11, die z.B. die Ausbildung von n-Zonen in einer Schicht 12 aus p-Silizium umfassen. Es würde am geeignetsten sein, wenn diese Schicht aus p-Silizium durch einen selbsttragenden Substratbloclt aus p-Silizium gebildet werden könnte. Bei einer derartigen Anordnung wurden jedoch mehrere Anordnungen bzw. Bauelemente 11 wegen der Leitfähigkeit des p-Sillziums nicht ausreichend gegeneinander isoliert werden.
Die in Fig. 1 dargestellte Lösung besteht darin, daß eine dünne Schicht aus p-Silizium 12 epitaxial auf einem elektrisch isolierenden Saphir-Substrat aufgezogen bzw. erzeugt wird.
Die Fign. 2 bis 6 verdeutlichen das erfindungsgemäße Verfahren und zeigen ein nach dem neuen Verfahren hergestelltes Bauelement. Bei diesem Ausführungsbeispiel wird ein Block 13 aus Silizium, der entsprechend der gewünschten Anwendung des Bauelementes gedopt ist, z.B. ein Block aus
209885/10 78
2135H3
p-Silizium, derart hergestellt, daß er eine verhältnismäßig hohe Konzentration aus Fremdkohlenstoffatomen enthält, die Substitutionszonen /substitutional sites/ innerhalb des Kristallgitters einnehmen. Me Kohlenstoffkonzentration
19 sollte in der Größenordnung von etwas über 10 Atomen pro cm liegen. Bs ist außerdem wichtig, daß der Sauerstoffgehalt niedrig sein sollte. Dies bedeutet ferner, daß das Material in wünschenswerter Weise Schwebezonenmaterial /float-zoned material/ sein sollte. Der Grund hierzu besteht darin, daß dae Kohlenstoff-Zwischengitteratom, das durch die Bestrahlung freigegeben wird, dazu neigt, einen Komplex bzw. Mehrstoff mit Sauerstoff zu bilden, Dies wurde die Wanderung der Kohlenstoff-Zwischengitteratome zu der mit einem Strahlenschaden behafteten Zone verhindern (beachte die folgende Beschreibung, insbesondere mit Bezug auf Fig. 4·).
Der Block 13 wird dann einer Beschießung durch einen Protonenstrahl ausgesetzt, wie dies durch die Pfeile 14 dargestellt wird. Die Protonen erzeugen einen Strahlungsschaden in dem Substratblock 13 und dieser Schaden wird an den Enden der Protonenbahnen innerhalb des Blocks konzentriert. Auf diese v/eise wird eine mit feinen Strahlungsschaden behaftete Schicht unterhalb der Oberfläche des Blockes 13 erzeugt. Diese Schicht ist bei 15 angedeutet..
Die Protonenbestrahlung löst gewisse Kohlenstofffremdatome von ihren Substitutionszonen innerhalb des Blockes 13. Die losgelösten bzw. freigegebenen Kohlenstoff-Fremdatome werden in den Zeichnungen durch die Punkte 16 angedeutet.
209885/1078
Es sei darauf hingewiesen, daß die Tiefe, in der die Schicht 15 erzeugt wird, von der Energie der Protonen abhängt. Da es sich bei den Protonen um leichte Ionen handelt, ist die Energie, die dazu erforderlich ist, um eine Schicht 15 bei einer Tiefe zu erzeugen, die für den Anwendungsfall der Vorrichtung bzw. des Bauelementes zufriedenstellend ist, nicht sehr hoch und kann z.B. in der Größenordnung von 100 bis 500 KeV liegen, ils ist selbstverständlich,, daß andere leichte Ionen für das Bombardement verwendet werden können.
So kann man z.B. Heliumionen oder möglicherweise Kohlenstoffionen verwenden, oder es können sogar in zufriedenstellender Weise Sauerstoff ionen verwendet v/erden. Je schwerer jedoch das Ion ist, desto größer ist der Strahlungsschaden, der zwischen der Oberfläche und dem Unde der Ionenbahn erzeugt wird. Außerdem ist bei schwereren Ionen eine höhere Energie erfordere lieh, um die gleiche Eindringtiefe sicherzustellen. Es sollte noch bemerkt werden, daß bei der Verwendung von Kohlenstoffionen für das Bombardement ihre bedeutende /irkung darin besteht, die mit dem Strahlungsschaden behaftete Zone zu erzeugen, zu welcher die Fremd-Kohlenstoffatome, die von ihren Substitutionszonen innerhalb des Gitters freigegeben bzw. losgelöst werden, wandern können. Obgleich die
ψ Beschießung mit K.ohlenstoffionen selbst bzw. für sich, zusätzliche Kohlenstoffatome für den niederschlag an der mit dem Schaden behafteten Zone erzeugt, ist dieser Beitrag der bombardierenden Ionen unbedeutend, und es ist eine sehr große bzw. breite Implantations-Dosis bzw. Spickdosis /implantation dose/ erforderlich, bevor irgendeine bedeutende Konzentration an Kohlenstoffatomen aufgebaut werden könnte.
Nachdem eine ausreichende mit einem Strahlungsschaden behaftete Schicht 15 durch die Protonenbestrahlung erzeugt worden ist, wird der Block 13 einer Bestrahlung mit Elektronen-
209885/1078
2135U3
niedriger Energie unterworfen, wie dies durch die Pfeils 17 in Fig. 3 angedeutet wird. Die Bedeutung dieses Verfahrensschrittes "besteht darin, daß der Unterschied in der atomaren Masse des Freiad-Kohlenstoffs und des Siliziums die Auswahl der Elektronenstrahlenergie gestattet, 'derart, daß Fremdkohlenstoff at erne von ihren bubstitutionszonen in dem Gitter losgelöst "bzw. freigegeben werden, aber nur ein kleiner Strahlungsschaden der Silizium-Gitterstruktur zugefügt wird. Auf diese Weise kann eine größere Anzahl von Kohlenstoffatomen für den nachfolgenden Niederschlag in der beschädigten Zone verfügbar gemacht werden, ohne daß die gewünschte Breite der beschädigten Schicht ungebührlich ausgedehnt wird.
Der behandelte Block wird anschließend wärmebehandelt. Eine Erhitzungstemperatur von ungefähr 800°C - 10000G erscheint angemessen, obgleich eine etwas höhere Temperatur erforderlich sein kann, um eine ausreichende Bildung eines Siliziumkarbidniederschlages zu gewährleisten.
Der Verfahrensschritt der Erwärmung wird durch die Fig. verdeutlicht, bei welchem Kohlenstoffatome 16, die durch die in den Fign. 2 und 3 verdeutlichten Bestrahlungs-Verfahrensschritte losgelöst bzw. freigegeben werden, wandern und sich eventuell in der Zone der mit uinem Strahlungsschaden behafteten Schicht 15 ausscheiden. Diu Wanderung der Kohlenstoffatomo wird schematisch durch die Pfeile veranschaulicht.
Fig. 5 zeigt die resultierende Struktur, bei welcher Kohlenstoffatome sich in einer siliziumkarbidreichen Phase niedriger Leitfähigkeit in einer Schicht ausgeschieden haben, die der mit einem Strahlungsschaden behafteten Schicht 15 entspricht. Die Existenz einer Phasengrenze
209885/1078 BAD original
■2135H3
8 führt außerdem zu einer beträchtlichen Elektronen- und
Lochstreuung, so daß die Leitfähigkeit über die Grenze weiterhin reduziert wird.
Auf diese Y/eise wird eine Schicht 18 (Fig. 5) aus p-Silizium in dom Substratblack 13 aber von demselben isoliert unter Hochvakuumbedingungon während des ganzen Herstellungsarbeitsganges erzeugt. Die Notwendigkeit für eine Dampf- oder Flüssigphasen-Epitaxie wird vermieden - W und darüber hinaus kann durch die Vorsehung einer Abdeckung /masking/ während der lonenbe-strahlungsverfahrensstufen die Schicht in einum vorbestimmten liuster /p-attern/ gebildet werden.
Die Erfindung ist nicht auf die einzelheiten des vorstehend beschriebenen Beispiels beschränkt. So braucht z.S. die -Jlektronenbeschioßung nicht unbedingtals ein getrennter Verfahronsschritt ausgeführt werden, sondern kann gleichzeitig mit der Ionenbeschießung erfolgen. Das Verfahren kann auch auf andere Halbleiterstoffe, so z.B. Germanium - oder Galliumarsenid, angewendet werden. In * diesem Falle würde jedoch der Erfolg des Verfahrens von der Auswahl eines befriedigenden Fremdstoffes abhängen. Die genaue Temperaturgrößenordnung für den Erwärmungs-Vorfahrensschritt muß entsprechend der besonderen Natur des Halbleitermaterials gewählt werden. Im allgemeinen wird die angewandte Temperatur das Minimum darstellen, um zu ermöglichen, daß sich die verschobenen Fremdatome ausscheiden und um die mit dem Gtrahlungsschaden behaftete Zone zu erhitzen.
BAD ORIGINAL 209885/1078 ,
21351Λ3
Die Erfindung betrifft auch Abänderungen der im beiliegenden Patentanspruch 1 umrissencn Ausführungsfofm und bezieht sich vor allem auch auf sämtliche Eirfindungsxnorkmale, die im einzelnen — oder in Kombination — in der gesamten Beschvibung und Zeichnung offenbart sind. *
Patentansprüche
209885/1078
BAD ORIGINAL

Claims (2)

2135H3 10 71 065 Pü/h. 13. Juli 1971 Patentansprüche
1. Verfahren zur Herstellung; von Halbleitermaterial mit einer elektrisch isolierenden Schicht, gekennzeichnet durch folgende Verfahrensschritte: Herstellung des halbleitenden Materials mit Fremdatomen, die die Substitutions-
P zonen /substitutional sites/ in dem Kristallgitter des Halbleiters einnehmen, wobei die Fremdatome, venn sie von ihren SUbstHulfcm^schicht'en losgelöst sind, dazu fähig sind, eine elektrisch isolierende Schicht zu bilden; Aussetzen des Halbmaterials einer Beschießung mit Ionen, wobei die Ionenart und die Energie derart gewählt werden, daß an dem gewünschten Ort für die genannte isolierende Schicht eine mit einem Strahlungsschaden behaftete Schicht in dem Halbleitermaterial zu erzeugt wird und die Fremdatome von ihren Substitutionszonen losgelöst werden, sowie eine Wärmebehandlung des Halbleitermaterials, derart, daß die losgelösten Fremdatome sich in der Form von elektrisch isolierendem Material in der Zone des utrahlenschadens ausscheiden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionen aus der 0-ruppe gewählt werden, die aus Protonen, Heliumionen und Kohlenstoffionen besteht.
3. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daU das Halbleiteruaterial gleichzeitig mit der Beschießung mit Ionen einer ulektronenbestrahlung ausgesetzt wird.
BAD ORiQiNAL
209885/10 7 8
4. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß das Halbleitermaterial anschließend an die Beschießung mit Ionen einer lilektronenbestrahlung ausgesetzt wird.
5. Verfahren zur Bildung einer unter der Oberfläche angeordneten isolierenden Schicht in einem Körper aus Silizium, gekennzeichnet durch folgende Verfahrensschritte: Bildung eines Körpers aus einem einzigen Silizium-Kristall mit einer Zone, die Kohlenstoffatome enthält, die Substitutionszonen /substitutional sites/ innerhalb des Kristallgitters einnehmen; Beschießung des Körpers mit Protonen, um einen 'Jneil der '„ohlenstoffatome von ihren Substitutionsschichten in dem Kristallgitter loszulösen, sowie Erhitzung des Siliziums auf eine Temperatur, die dazu ausreicht, um zu bewirken, daß die Kohlenstoffatome sich ausscheiden und eine Zone aus Siliziumkarbid mit relativ niedriger Leitfähigkeit in dem Körper bilden.
2 Ü 9 8 8 rj, ■ 1 C ? 8
BAD ORIGINAL
it
Leerseite
DE2135143A 1970-06-12 1971-07-14 Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen Pending DE2135143A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2870670 1970-06-12

Publications (1)

Publication Number Publication Date
DE2135143A1 true DE2135143A1 (de) 1973-02-01

Family

ID=10279804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2135143A Pending DE2135143A1 (de) 1970-06-12 1971-07-14 Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen

Country Status (4)

Country Link
US (1) US3830668A (de)
DE (1) DE2135143A1 (de)
FR (1) FR2146157A1 (de)
GB (1) GB1334520A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3021915A1 (de) * 1979-06-12 1981-01-08 Dearnaley G Verfahren zum herstellen von zonen mit hohem spezifischem widerstand in einem halbleitersubstrat

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
DE2658304C2 (de) * 1975-12-24 1984-12-20 Tokyo Shibaura Electric Co., Ltd., Kawasaki, Kanagawa Halbleitervorrichtung
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
JPS5619676A (en) * 1979-07-26 1981-02-24 Fujitsu Ltd Semiconductor device
IN152079B (de) * 1980-01-09 1983-10-08 Westinghouse Electric Corp
GB2085224B (en) * 1980-10-07 1984-08-15 Itt Ind Ltd Isolating sc device using oxygen duping
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
DE3839210A1 (de) * 1988-11-19 1990-05-23 Asea Brown Boveri Verfahren zum axialen einstellen der traegerlebensdauer
US5207863A (en) * 1990-04-06 1993-05-04 Canon Kabushiki Kaisha Crystal growth method and crystalline article obtained by said method
JPH05198666A (ja) * 1991-11-20 1993-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6429129B1 (en) 2000-06-16 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of using silicon rich carbide as a barrier material for fluorinated materials
US7275357B2 (en) * 2004-03-30 2007-10-02 Cnh America Llc Cotton module program control using yield monitor signal
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
DE102015119648B4 (de) * 2015-11-13 2022-11-10 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457632A (en) * 1966-10-07 1969-07-29 Us Air Force Process for implanting buried layers in semiconductor devices
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
US3586542A (en) * 1968-11-22 1971-06-22 Bell Telephone Labor Inc Semiconductor junction devices
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
US3663308A (en) * 1970-11-05 1972-05-16 Us Navy Method of making ion implanted dielectric enclosures
US3707765A (en) * 1970-11-19 1973-01-02 Motorola Inc Method of making isolated semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3021915A1 (de) * 1979-06-12 1981-01-08 Dearnaley G Verfahren zum herstellen von zonen mit hohem spezifischem widerstand in einem halbleitersubstrat

Also Published As

Publication number Publication date
FR2146157A1 (de) 1973-03-02
GB1334520A (en) 1973-10-17
US3830668A (en) 1974-08-20

Similar Documents

Publication Publication Date Title
DE2135143A1 (de) Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen
DE2752439C3 (de) Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2046833A1 (de) Verfahren zur Herstellung isolierter Halbleiterzonen
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE1444496A1 (de) Epitaxialer Wachstumsprozess
CH615781A5 (de)
DE1806643B2 (de) Verfahren zum Dotieren von Halb leitermaterial durch Ionenimplantation mit anschließender Gluhbehandlung
DE2650511A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE3138140C2 (de)
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2231891C3 (de) Verfahren zur Herstellung einer wannenartigen, amorphen Halbleiterschicht
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE2758283A1 (de) Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2060348A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergetellte Halbleiteranordnung
DE102019116228A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine Halbleitervorrichtung
DE2704471A1 (de) Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist