DE2758283A1 - Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung - Google Patents
Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellungInfo
- Publication number
- DE2758283A1 DE2758283A1 DE19772758283 DE2758283A DE2758283A1 DE 2758283 A1 DE2758283 A1 DE 2758283A1 DE 19772758283 DE19772758283 DE 19772758283 DE 2758283 A DE2758283 A DE 2758283A DE 2758283 A1 DE2758283 A1 DE 2758283A1
- Authority
- DE
- Germany
- Prior art keywords
- epitaxial layer
- insulating
- etchant
- wells
- side walls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Description
Raytheon Company, I'll Spring Street, Lexington, Mass. 02173
Vereinigte Staaten von Amerika
Integrierte Halbleiterstrukturen sowie Verfahren zu ihrer Herstellung
Die Erfindung betrifft integrierte Halbleiterstrukturen sowie
Verfahren zu ihrer Herstellung.
Bekanntlich können Halbleiteranordnungen, die auf einem monokristallinen
Körper angeordnet sind, dadurch voneinander getrennt werden, daß zwischen ihnen Isolationswannen angeordnet
werden. Die Isolationswannen erstrecken sich von der Oberfläche einer auf einem Halbleitersubstrat aufgebrachten epitaktischen
Schicht durch diese Schicht hindurch in das Substrat. Luft oder ein Oxyd mit einer Dielektrizitätskonstanten,
die vorzugsweise kleiner ist als die Dielektrizitätskonstante des Kristallkörpers in den Isolationswannen, bewirkt
die dielektrische Isolation zwischen den Halbleiteranordnungen. Es ist mitunter erwünscht, den Grad der Isolation
zu vergrößern, indem Zonen hoher Leitfähigkeit ausgebildet werden, in denen sich Störstellen von einem Leitungstyp befinden,
der das entgegengesetzte Vorzeichen des Leitungstyps der epitaktischen Schicht besitzt, die in dem Substrat den
Bodenflächen der Isolationswannen benachbart ist. Es wurden zwar bereits verschiedene Verfahren zur Herstellung derartiger
Zonen vorgeschlagen. Diese Verfahren sind Jedoch vergleichsweise kompliziert und wenig zuverlässig.
Der Erfindung liegt die Aufgabe zugrunde, eine monolitisch integrierte Halbleiterschaltung zu schaffen, die eine hohe
Ausbeutungsrate sowie eine hohe Packungsdichte bei niedrigen
809827/0929
Herstellungskosten ermöglicht.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs
1 genannten Merkmale gelöst.
Gemäß der Erfindung wird also eine ätzmittelbeständige Maske, in der Fenster angeordnet sind, auf der Oberfläche eines Halbleiterkörpers
angebracht. Isolationswannen werden in diesen Halbleiterkörper eingeätzt, in-dem zuerst ein anisotropes Ätzmittel
mit der durch die Fenster exponierten Oberfläche des Halbleiterkörpers in Verbindung gebracht wird. Dadurch werden
Wannen gebildet, deren Seitenwände die Oberfläche des Halbleiterkörpers unter einem spitzen Winkel schneiden. Die auf
diese Weise in dem Halbleiterkörper ausgebildeten Wannen werden weitergeätzt, in-dem ein isotropes Ätzmittel mit den durch
die Fenster/Exponierten Begrenzungsflächen der durch den ersten
Verfahrensschritt eingeätzten Wannen in Verbindung gebracht wird. Dabei greift das isotrope Ätzmittel den Halbleiterkör-
der
per unter ätzmittelbeständigen Maske derart an, daß die Masken sich danach über die Seitenwände der resultierenden Wannen
erstrecken und deren Bodenflächen unterhalb der Fenster liegen. Da die Maske die Seitenwände der Wannen abschirmt,
können durch Ionenimplantation Teilchen durch die Fenster in den Halbleiterkörper eingebracht werden, wobei die Fenster
dafür sorgen, daß diese Teilchen ausschließlich in die Bodenfläche der Wannen implantiert werden.
Bei einem Ausführungsbeispiel der Erfindung ist die Oberfläche des Halbleiterkörpers parallel zu der 1OO-Kristallgitterebene
des Halbleiterkörpers orientiert. Das anisotrope Ätzmittel bildet zunächst Isolationswannen, dessen Seitenwände
im wesentlichen parallel zu der 111 -Kristallgitterebene des
Halbleiterkörpers verlaufen. Die Verwendung eines anisotropen Ätzmittels verursacht, daß zwischen der ebenen Oberfläche des
Halbleiterkörpers und den Seitenwänden der Isolationswannen eine gewisse Ungleichförmigkeit entsteht» die beibehalten
wird, wenn die Isolationswannen durch die Einwirkung des iso-
809827/0921
tropen Ätzmittels fertiggestellt sind. Dadurch wird der anschließende
Metallisierungsprozeß erleichtert, in welchem Verbindungsleiterbahnen über den Isolationswannen ausgebildet
werden. Durch das isotrope Ätzmittel werden auch Teile des Halbleiterkörpers entfernt, die sich unter der Maske befinden,
so daß die Maske sich anschließend über die Seitenwände der Wannen erstreckt und die Bodenflächen dieser Wannen
durch die Fenster exponiert werden. Dadurch ist es möglich, die ätzmittelbeständige Maske, die zur Bildung der Isolationswannen
dient, auch als Maske zur Ionenimplantation zu verwenden, wobei sichergestellt ist, daß die Ionen in die Bodenfläche
der Isolationswannen implantiert werden. Dies bedeutet, daß dieser Prozeß ein "selbstausrichtender" Prozeß ist
und die Bildung der Isolationszonen unter den Bodenflächen der Isolationswannen exakt gesteuert wird* Da auf diese Weise
die Plazierung der Isolationszonen exakt gesteuert wird, kann die Tiefe der Isolationswannen verringert werden. Infolgedessen
ist auch die Tiefe reduziert bis zu der bei dem Metallisierungsprozeß die Verbindungsleiterbahnen gebildet
werden müssen. Jedes dieses Merkmale - nämlich der selbstausrichtende Prozeß und die reduzierte Tiefe der Isolationswannen - verbessern die Ausbeute und verringern die Herstellungskosten.
Bei einer Ausführungsform der Erfindung findet nach der Ionenimplantation
ein Erhitzungsprozeß statt, der sowohl dazu dient, die Oberfläche des Halbleiterkörpers zu oxidieren als auch dazu,
den Dotierungsstoff der Basiszone eines Transistors und die durch Ionenimplantation eingebrachten Teilchen weiter in
den Halbleiterkörper hineinzutreiben. Dadurch, daß die implan-.tierten
Teilchen weiter in den Halbleiterkörper hineingetrieben werden, ist die Tiefe der Wannen verringert und die Glattheit
der Oberfläche verbessert. Dadurch daß die durch Ionenimplantation eingebrachten Teilchen und der Dotierungsstoff
für die Basisregion gleichzeitig in den Halbleiterkörper eingetrieben werden,wird
der betreffende Erhitzungszyklus opti mal ausgenutzt, wodurch die Anforderungen an die Tiefe der
809827/0929
Wannen verringert werden.
Bei einer anderen Ausführungsform der Erfindung findet eine Schicht aus Siliziumnitrid als Schicht für die ätzmittelbeständige
Maske Verwendung. Während des Erhitzungszyklus wird die Siliziumnitridschicht nicht oxydiert. Die aus Silizium
bestehenden Seitenwände und die Bodenfläche der Wannen werden hingegen oxydiert. Da sie anschließend mit Siliziumdioxyd
(SiO2) aufgefüllt werden, wird die Ebenheit der Oberfläche
weiter verbessert.
Wegen der Verwendung eines isotropen Ätzmittels ist es überflüssig,
irgendwelche Vorkehrungen zur Kompensation der Ecken der Maske zur Ausbildung der Wannen zu treffen, die üblicherweise
dazu dienen, zumindest annähernd rechteckige Gestaltung der geätzten Wannen zu erzielen.
Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert:
Fig. 1 bis 6 zeigen Querschnittszeichnungen eines Teiles einer integrierten Halbleiterschaltung in verschiedenen Herstellungsphasen.
Sie dienen zur Veranschaulichung des Herstellungsverfahrens eines Ausführungsbeispiels der
Erfindung,
Fig. 7 und 8 zeigen Querschnittsansichten eines Bereiches einer integrierten Halbleiterschaltung in verschiedenen
Fertigungsphasen. Sie dienen zur Veranschaulichung eines Herstellungsverfahrens für ein weiteres
Ausführungsbeispiel der Erfindung,
Fig. 9 und 10 zeigen Querschnittszeichungen eines Teiles einer integrierten Halbleiterschaltung in verschiedenen
Stadien ihrer Herstellung. Sie dienen zur Veranschaulichung der Fertigungsmethoden eines dritten
Ausführungsbeispiels der Erfindung.
In Fig. 1 ist ein Einkristall-Halbleiterkörper 10 dargestellt mit einem im folgenden als "Wafer" bezeichneten Teil
809827/0920
der aus p-leitendem Silizium besteht und eine ebene Oberfläche
14 besitzt, die parallel zu der 100-Kristallgitterebene
des Halbleiter-Einkristallkörpers orientiert ist. In den Wafer 12 kann eine (nicht dargestellte) Subkollektorzone entgegengesetzten
Leitungstyps, d.h. mit n+-Leitfähigkeit, eindiffundiert
werden, wobei die üblichen photolithcgraphischen und Diffusions-Prozesse Anwendung finden. Auf der Oberfläche
14 des Wafers 12 wird in üblicher Weise eine epitaktische Schicht 18 mit η-Leitfähigkeit aufgebracht, die im vorliegenden
Fall 2,0 bis 3,0, vorzugsweise 2,5/im Dicke aufweist.
Die epitaktische Schicht 18 besitzt eine ebene Oberfläche 20, die parallel zu der 100-Kristallgitterebene des Wafers 12
orientiert ist. Auf der Oberfläche 20 der epitaktischen Schicht ist eine Siliziumdioxydschicht 22 von 1000 bis 2000
8, vorzugsweise von 1500 % aufgebracht, die im vorliegenden
Fall in der dargestellten Weise auf eine der bekannten Arten "thermisch aufgewachsen ist. Unter Verwendung üblicher photolithographischer
Verfahren ist in die Siliziumdioxydschicht ein Fenster eingebracht, das eine Diffusionsmaske zur Bildung
der Basiszone darstellt. Obwohl nur ein Fenster 24 gezeigt ist, sei hier erwähnt, daß in der Praxis eine Vielzahl derartiger
Fenster in der epitaktischen Schicht 18 ausgebildet wird, um die Basiszonen weiterer (nicht dargestellter) Halbleiteranordnungen
zu bilden, die auf demselben Wafer 12 entstehen sollen. Die erwähnte Diffusion wird ferner für die
an sich bekannte Bildung von (nicht dargestellten) Widerständen angewendet. Zur Vereinfachung der Darstellung wird
im folgenden die Bildung eines einzelnen Transistors erläutert. Es versteht sich von selbst, daß in der epitaktischen
Schicht 18 eine Vielzahl von aktiven und/oder passiven Bauelementen ebenfalls ausgebildet werden können. Die Basiszone
26 (Fig. 1) wird in der epitaktischen Schicht 18 unter Verwendung üblicher Diffusionsverfahren gebildet, in^dem
ein p-leitender Dotierungsstoff eindiffunidert wird. Es
handelt sich im vorliegenden Fall um Bor mit einer Oberflächenkonzentration in der Größenordnung von 10 Atomen/
cm'. Die Basis-Diffusion erfolgt - wie erwähnt - nach einem
809827/0929
der bekannten Verfahren; die Tiefe der Basisregion 26 hat jedoch eine Dicke von 1000 bis 1500 Ä. (Dieser vergleichsweise
flachen Ablagerung der Boratome folgt ein Prozeß,der
diese Boratome in der weiter unten beschriebenen Weise tiefer
in die epitaktische Schicht 18 hineintreibt.) Nachdem die Basiszone 26 in der beschriebenen Weise ausgebildet ist,
wird die Siliziumioxydschicht 22 auf bekannte Weise entfernt. Es sei hier noch erwähnt, daß die Basiszone 26 durch Implantation
von Bor-Ionen durch das Fenster 24 gebildet werden kann, wobei die Siliziumdioxydschicht 22 als Maske dient.
Alternativ kann eine photoresistive Maske an Stelle der Siliziumdioxydmaske zur Implantation der Borionen bei der Bildung
der Basiszone 26 verwendet werden.
Im folgenden sei auf Fig. 2 Bezug genommen: Eine Siliziumdioxydschicht
28, die im vorliegenden Fall eine Dicke von 3000 bis 8000 S Dicke aufweist, wird in der dargestellten
Weise auf der Oberfläche 20 der epitaktischen Schicht 18 gebildet. Im vorliegenden Fall wird im wesentlichen die gesamte
Siliziumdioxydschicht 28 auf der Oberfläche 20 der epitaktischen Schicht 18 unter Verwendung eines mit vergleichsweise
niedriger Temperatur (d.h. weniger als 900° C) arbeitenden chemischen Dampfablagerungsprozeß gebildet, um
zu verhindern, daß der Basis-Dotierungsstoff in irgendwie beträchtlichem Ausmaß weiter in die epitaktische Schicht 18
hineinwächst.
In der Siliziumdioxydschicht 28 werden unter Verwendung üblicher photolithographischer Verfahren Fenster 30 ausgebildet,
um diejenigen Teile der Oberfläche 20 der epitaktischen Schicht 18, an denen um die aktiven Halbleiterelemente, z.B.
einen Transistor herum Isolierwannen entstehen sollen, freizulegen.Die
(nicht dargestellte) Maske, mittels derer Teile der Oberfläche 20 bei der Bildung von Fenstern 30 exponiert
werden, ist längs der 110-Kristallgitterebene des Siliziumkörpers
orientiert. Somit dient die Siliziumdioxydschicht 28 mit den darin ausgebildeten Fenstern 30 als ätzoittelbstän-
809827/0929
dige Maske zur Bildung der Isolationswannen 32. Diese Wannen 32 werden in die epitaktische Schicht 18 (im vorliegenden
Fall in einen Teil der Basiszone 26) eingeätzt, in-tlem
zunächst ein anisotropisches Ätzmittel - es handelt sich im vorliegenden Fall um eine Äthylen-Diamin-Brenzkatechin-Lösung
- mit den Teilen der Oberfläche 20 in Verbindung gebracht wird, die durch die Fenster 30 freigelegt sind. Alternativ
kann auch irgendein anderes anisotropes Ätzmittel, beispielsweise eine gesättigte Lösung von Natriumhydroxyd
(NaOH) in Wasser Verwendung finden. Derartige anisotrope Ätzmittel ätzen diejenigen Teile der epitaktischen Schicht
18, die durch die Fenster 30 exponiert sind, wobei das Silizium, das sich unterhalb der Siliziumdioxydschicht 28 befindet,
nur außerordentlich wenig, beeinflußt wird. Die Wannen 32 besitzen Seitenwände, die zu der 111-Kirstallgitterebene
des VfeCers 12 parallel liegen. Diese Seitenwände 24
bilden einen spitzen Winkel θ von im vorliegenden Fall 54,7° mit der ebenen Oberfläche 20. Die Breite der Fenster 30 beträgt
im vorliegenden Fall 2,5 pm> Der Ätzprozeß dauertso
lange an, bis die Bodenflächen 36 der Wannen 32 eine Tiefe
in der Größenordnung von 0,3 bis 0,8 ,um, vorzugsweise von
0,5 pm von der Oberfläche 20 erreichen.
Es sei hier erwähnt, daß der anisotrope Ätzprozeß beendet wird, wenn die Bodenflächen 36 der Wannen 32 sich noch in
der epitaktischen Schicht 28 befinden. D.h., daß dannfwenn
die Wannen 32 anisotrop bis zu einer Tiefe von 0,5 pm geätzt
sind, das anisotrope Ätzmittel abgezogen wird und die Wannen 32 anschließend mit einem isotropen Ätzmittel (im
vorliegenden Falle 9 HNO,:0,9 HF:3CH,00H Volumenteile) geätzt
werden, indem dieses isotrope Ätzmittel mit dem durch die Fenster 30 exponierten Silizium in Kontakt gebracht
wird. Wie aus Fig. 3 erkennbar ist, verschiebt das isotrope Ätzmittel alle Begrenzungen der zuvor anisotrop geätzten
Wannen 32 weiter in die epitaktische Schicht 18 (und in die Basiszone 26). Es ist ferner erkennbar, daß der spitze Winkel, den die Seitenwände 34 mit der Oberfläche 20 bilden,
809827/0929
im wesentlichen beibehalten wird, wenn das isotrope Ätzmittel das unterhalb der Siliziumdioxydschicht 28 befindliche
Silizium ätzt. Das bedeutet, daß die abgestumpften Teile oder die stumpfen V-förmigen Querschnitte der Wannen 32,die
ursprünglich durch das anisotrope Ätzmittel erzeugt wurden, durch das isotrope Ätzmittel im wesentlichen beibehalten
werden. (Die ursprünglich durch das anisotrope Ätzmittel erzeugten Wannen 32 sind in Fig. 3 in strichlierter Darstellung
angedeutet.) Das Wegätzen des Siliziums unterhalb der Siliziumdioxydschicht 28 bewirkt, daß diese Schicht 28
ein Dach bzw. eine Abdeckung über den Seitenwänden 34 bildet,
während die Fenster 32 die Bodenflächen 36 in der dargestellten
Weise exponieren. Das bedeutet, daß die Siliziumdioxydschicht 28 eine Maske bildet, die sich über die Seitenwände
24 der resultierenden Wannen 32 erstrecken und daß die Bodenflächen 36 dieser Wannen 32 unterhalb der Fenster
30 angeordnet sind. Es sei noch erwähnt, daß der isotrope Ätzprozeß beendet wird, bevor die Wannen 32 durch die Oberfläche
14 des Wafers 12 hindurchtreten. (Im vorliegenden Fall besitzen die Bodenflächen 36 einen Abstand von 0,6 bis
0,8 ^m von der Oberfläche 14). Das bedeutet, daß die Wannen
32 vorzugsweise ganz innerhalb der epitaktischen Schicht 18 gebildet werden. (Während die Tiefe der Wannen 32 durch
einen Ätzprozeß erzeugt werden und derartige Prozesse vergleichsweise genau steuerbar sind, ist der Prozeß zur Bildung
der Dicke der epitaktischen Schicht 18 nicht mit dieser Genauigkeit steuerbar. Es ist daher möglich, daß - falls
die epitaktische Schicht 18 dünner ist als der beim Entwurf zugrunde gelegte Wert - die Bodenflächen 36 auf der Oberfläche
14 oder in geringem Ausmaß in den Wafer 12 hineinragend ausgebildet werden). Es ist ferner ersichtlich, daß die Ausbildung
von relativ flachen Wannen 32 den Metallisierungsprozeß begünstigt, da die Tiefe, bis zu der in diesem Metallisierungsprozeß
die über die Isolationswannen 32 verlaufenden
Verbindungsbahnen gebildet werden müssen,dann ebenfalls vergleichsweise gering ist.
809827/0929
•fr
Zur Vergrößerung des Isolationsgrades der verhältnismäßig flachen Wannen 32 wird ein p-leitender Dotierungsstoff, im vorliegenden
Fall Borionen in Form von B+Fp-Primärionen in die Bodenflächen
36 unter Anwendung bekannter Implantationsprozesse implantiert, so daß Zonen 38 entstehen. Die Ionenimplantation
ist in Fig. 3 durch nicht näher bezeichnete Pfeile angedeutet. Der Siliziumdioxydschicht 28 kommt damit zusätzlich
zu ihrer Funktion als ätzmittelbeständige Maske bei der Bildung der Wannen 32 die Funktion einer Maske für den Ionenimplantationsprozeß
zu, in dem sie die Seitenwände 34 gegen die Ionen abschirmt, während die Fenster 30 den Durchtritt der
Ionen durch die Bodenflächen 36 ermöglichen. Die Verwendung
von B+Fp-Ionen bietet den Vorteil, daß sich einerseits leicht
erhältliche Ionenimplantationsapparaturen mit hohem Ionenstrom verwenden lassen, die in vergleichsweise kurzer Zeit
implantieren und daß sich andererseits eine verhältnismäßig geringe Eindringtiefe (d.h. 1000-1800 2) ergibt. Um eine derartige
geringe Eindringtiefe bei der Verwendung reiner Borionen
zu erreichen, ist üblicherweise ein Implantationsenergieniveau von 10-18 KeV erforderlich. Um bei diesem Energienievau
mit reinen Borionen eine kurze Implantationszeit zu erreichen, benötigt man eine Apparatur, die mit verhältnismäßig
großen Stromwerten arbeitet. Derartige mit niedrigem Energieniveau und hohem Strom arbeitende Apparaturen stehen
üblicherweise nicht so leicht zur Verfügung wie Apparaturen, die mit hohem Energieniveau und hohen Ionenströmen arbeiten.
Die B+ F2 Primärionen werden hier mit einem Energieniveau von
70 KeV implantiert, wobei die Eindringtiefe in die Siliziumdioxydschicht kleiner als 1500 % gehalten wird. Wegen dieser
geringen Eindringtiefe, d.h. von weniger als 1500 %, bieten
die überhängenden oder abschirmenden Bereiche der Siliziumdioxydschicht 28, die eine nominale Dicke von 6000 Ä besitzen,
eine hinreichende Abschirmung gegen das Eindringen von Ionen in die Seitenwände 34, obwohl die Kanten dieser Schicht
28, in der die Fenster 30 ausgebildet sind, sich infolge des Ätzprozesses leicht bis zu einer Dicke von 2000 8 verjüngen,
(wie dies durch die gestrichelten Linien 40 in Fig. 3 ange-
809827/0929
/75
deutet ist. Die Dosierungen der Ionenimplantation liegen im
12 15 vorliegenden Fall im Bereich von 10 bis 10 Ionen pro
2 1^ 2
cm , vorzugsweise bei 10 J Ionen pro cm .
Oerjin dieser Weise ausgebildete Halbleiterkörper 10 wird anschließend
für etwa 20 Minuten bei einer Temperatur im Bereich von 900° C bis 1000° C in einer inerten Atmosphäre,
beispielsweise in einer Stickstoff- oder Argonatmosphäre erhitzt, um irgendwelche Schäden der Siliziumkristallstruktur
auszuheilen, die durch den IonenimplantationsprozeB verursacht
sind. Danach wird die Siliziumdioxydschicht 28 entfernt. Dies geschieht im vorliegenden Fall mit einer Lösung aus Flußsäure
(HF). Dann wird der Halbleiterkörper 10 in einer oxydierenden Atmosphäre von gesättigtem Sauerstoff auf eine Temperatur von
1000° C erhitzt, wodurch über die gesamte Oberfläche 20 einschließlich
der Seitenwände 34 und der Bodenfläche 36 der Wannen 32 eine neue Siliziumdioxydschicht 42 wächst (Fig. 4). Im
vorliegenden Fall ist die Siliziumdioxydschicht 42 auf eine Dicke von 3000 Ä angewachsen. Da der Halbleiterkörper 10 bei
einer Temperatur im Bereich von 900° C bis 1000 ° C behandelt
wurde, werden der Bor-Dotierungsstoff in der Basiszone 26 und die Borionen in den Zonen unter den Bodenflächen 36,
d.h. die Zone 38, tiefer in den Halbleiterkörper 10 eingetrieben. Der Bor-Dotierungsstoff in der Basiszone 26 bildet dabei
eine Basiszone 26, die eine Tiefe von 0,6 bis 0,8 μα gemessen von der Oberfläche 20 besitzt. Das implantierte Bor wird ebenfalls
weiter in den Körper 10 hineingetrieben und dehnt die Isolationszone 38 von den Bodenflächen 36 in der dargestellten
Weise zumindest bis in das Substrat 12 aus. Man erkennt also, daß der Erhitzungsprozeß, der dazu dient, den Bor-Dotierungsstoff
in die Basiszone 26 und das in die Zone 38 ionenimplantierte Bor bis zur jeweils gewünschten Tiefe weiter
in den Halbleiterkörper 10 hineinzutreiben, gleichzeitig in der beschriebenen Weise die neue Siliziumdioxydschicht
bildet. Falls gewünscht, kann die Dicke der Schicht 42 gleichmäßig vergrößert werden, in dem Siliziumdioxyd unter Anwendung eines üblichen chemiechen Dampfablagerungsprozee zugefügt wird.
809827/092«
Unter Verwendung eines üblichen photolithographischen Prozesses werden in der Siliziumdioxydschicht 42 öffnungen 48,
50 und 51 (Fig. 5) angebracht, die zur Bildung einer p-leitenden
Basiskontaktzone 56, einer η-leitenden Emitterzone und einer η-leitenden Kollektorzone 54 dienen. Dabei können
übliche Diffusions- oder Ionenimplantationsprozesse angewendet werden.
Sodann werden unter Anwendung üblicher Metallisierungsprozesse über Teilen der Siliziumdioxydschicht 42 und durch die
in dieser Schicht gebildeten Fenster metallische Leiter 58b, 58e und 58c ausgebildet. Diese Leiter stellen den galvanischen
Kontakt mit der Basis-, Emitter- und Kollektorzone 56, 52 bzw. 54 her. Die resultierende Struktur ist in Fig. 6 dargestellt.
Im vorangehenden wurde die Bildung eines aktiven Halbleiterelementes,
im vorliegenden Fall eines Transistors beschrieben. Dieses Halbleiterelement wird durch die ionenimplantierten
Zonen 38 und die in den herausgeätzten Wannen gebildete Oxydschicht 42 von den anderen (nicht dargestellten) aktiven
oder passiven Halbleiterelementen isoliert, die auf der epitaktischen Schicht 18 ausgebildet sind und außerhalb der durch
die Wannen 32 begrenzten Region liegen. Die ionenimplantierte
Zone 38 bildet eine auf einem pn-übergang beruhende Isolierung während die herausgeätzten und oxydierten Wannen 32 eine dielektrische
Isolierung für das Halbleiterelement bilden. Durch die Ausbildung der ionenimplantierten Zonen 38 verringert sich die
erforderliche Tiefe für die Wannen zur dielektrischen Isolation im Vergleich zu der Tiefe, die für diese Wannen erforderlich
ist, wenn die ionenimplantierten Zonen nicht vorgesehen sind und die oben erwähnte zusätzliche Übergangs-Isolierung
beitragen. Der oben beschriebene selbstausrichtende Prozeß, bei dem die ätzmittelbeständige Maske, die zur Bildung der
Wannen 32 benötigt wird, auch als Maske zur Ionenimplanta tion dient stellt sicher, daß dieAonenimplantierten Zonen
genau plaziert sind. Die anfängliche Verwendung eines aniso-
809827/0929
tropen Ätzmittels bewirkt, daß die Wannen 32 mit vergleichsweise
geringen Ungleichförmigkeiten zwischen der Oberfläche der epitaktischen Schicht 18 und den Seitenwänden 34 der Wannen
32 gebildet werden. Die flache Tiefe der Wannen 32 und
die geringen Ungleichförmigkeiten zwischen der Oberfläche der epitaktischen Schicht 18 und den Seitenwänden 34 der Wannen
32 erleichtern den Metallisierungsprozeß, verringern damit die Herstellungskosten und verbessern die Fertigungsausbeute.
Die Verwendung eines einzigen Erhitzungsprozesses, durch den gleichzeitig die Oberfläche des Halbleiterkörpers oxydiert
wird und die Dotierungsstoffe der Basiszone 26 und der Zonen 38 weiter in den Halbleiterkörper 10 bis zu den jeweils gewünschten
Tiefen hineingetrieben werden, verbessert ebenfalls die Fertigungsausbeute.
Bei einer ersten alternativen Varianten der Erfindung wird nach der Ausbildung der Basiszone 26 und der Entfernung der
Siliziumdioxydschicht 22, die in Verbindung mit Fig. 1 beschrieben
wurden, eine verhältnismäßig dünne Siliziumdioxydschicht 18, die im vorliegenden Fall 500 Ä dick ist, auf der
Oberfläche 20 der epitaktischen Schicht 18 und der Basiszone 26 ausgebildet, wie dies aus Fig. 7 erkennbar ist. über dieser
Siliziumdioxydschicht 80 wird eine Schicht 82 aus Siliziumnitrid (Si,N^) von 500 Ä bis 2000 Ä, vorzugsweise von
2000 8 ausgebildet. Hierzu wird irgendein übliches Verfahren, im vorliegenden Fall chemische Abscheidung aus der Dampfphase
verwendet. (Statt dessen kann auch ein Kathodenzerstäubungsprozeß stattfinden). Die Bildung der dünnen Siliziumdioxydschicht
80 zwischen der epitaktischen Schicht 18 und der SiliziumnitrjcLschicht 82 verhindert, daß sich in der Siliziumnitridschicht
82 innere Spannungen entwickeln, wie sie im allgemeinen auftreten würden, wenn die SiliziumnitiKlschicht
82 unmittelbar auf der epitaktischen Schicht 18 ausgebildet wäre. Nach der Bildung der relativ dünnen Siliziumdioxydschicht
80 und der Siliziumnitridschicht 82 werden in diesen Schichten unter Anwendung üblicher photolithographischer Prozesse Fenster
30' ausgebildet. Zunächst wird eine Lösung aus Flußsäure
809827/0929
(HF) angewendet, um eine Siliziumdioxydmaske zu ätzen, indem diese Flußsäure mit den wegzuätzenden Teilen der Siliziumdioxydschicht
80 in Berührung gebracht wird; sodann wird eine heiße Lösung aus Phosphorsäure angewendet, um in an sich
bekannter Weise unerwünschte Bereiche der Siliziumnitridschicht 82 zu entfernen. Die unerwünschten Bereiche der Siliziumnitridschicht
82 können alternativ auch durch eines der bekannten Hochfrequenz-Plasmaätzverfahren und eine photoresistive
Maske entfernt werden. In dem Siliziumkörper 10 werden Wannen 32' gebildet, indem zunächst ein anisotropes
und anschließend ein isotropes Ätzmittel angewendet wird, wie dies im Zusammenhang mit Fig. 2 erläutert wurde. Die
Fenster 30' legen Bereiche der Oberfläche 20 der epitaktischen Schicht 18 frei, in denen Isolationswannen 32' um das
aktive Halbleiterelement, im vorliegenden Fall einen Transistor, gebildet werden sollen.Somit dienen die Siliziumdioxydschicht
80 und die Siliziumnitridschicht 82 als ätzmittelbeständige Maske für die Bildung der Isolationswannen 32'. Die
Isolationswannen 32' werden in die epitaktische Schicht 18 eingeätzt, in^-dem zunächst ein anisotropes Ätzmittel mit der
Oberfläche 20 in Berührung gebracht wird, die durch die Fenster 30 freigelegt ist. Hierdurch werden Wannen 32 mit abgeflacht
keilförmigem Querschnitt erzeugt, deren Seitenwände 34' parallel zur 111-Kristallgitter-Ebene des Substrats 12
verlaufen. Die Seitenwände 34' bilden deshalb mit der Oberfläche
20 einen spitzen V/inkel. Die Wannen 32' werden sodann
weiter geätzt, indem ein isotropes Ätzmittel mit dem durch die Fenster 30' freigelegten Silizium in Verbindung
gebracht wird. Das isotrope Ätzmittel wirkt unter die Oxyd-Nitrid-Schichten 80 bzw. 82, so daß diese Schichten 80 bzw.
82 ein Dach oder eine Abschirmung über den Seitenwänden 34'
bilden, während die Fenster 32' die Bodenflächen 36· exponieren.
Der zuletzt genannte Ätzprozeß wird beendet, bevor die Bodenflächen 36' der flachen Wannen 32' durch die Oberfläche
14 des Substrats 12 hindurchwandern, wie dies anhand
von Fig. 3 beschrieben wurde.
809827/0929
Wie ebenfalls in Verbindung mit Fig. 3 beschrieben wurde, wird zur Verbesserung der von den flachen Wannen 32· gebildeten
Isolierungen ein Dotierungsstoff aus p-leitenden Teilchen in die Zonen 38f unterhalb der Bodenflächen 36*
ionenimplantiert, wie dies in Fig. 8 erkennbar ist. Die Oxyd-Nitifd-Schichten 80 bzw. 82 dienen sowohl als atzmittelbeständige
Masken zur Bildung der Wannen 30* als auch als Maske für den Ionenimplantationsprozeß» da diese Schichten
80 bzw. 82 die Seitenwände 34* gegen diese Ionen abschirmen,
während die Fenster 30' den Durchtritt der Ionen in die Bodenflächen 36* ermöglichen. Der Ionenimplantationsprozeß und der Prozeß zur Bildung der Wannen sind selbstausrichtende
Prozesse, die sicherstellen, daß die Zonen 38· sich in den Bodenflächen 36' der Wannen 32' befinden.
Nach dem Ionenimplantationsprozeß werden die Siliziumdioxydschicht
80 und die Siliziumnitridschicht 82 von dem Halbleiterkörper 10 entfernt, wobei eine Lösung aus Flußsäure (HF)
zur Entfernung der Oxydschicht 80 und eine geeignete heiße Phosphorsäurelösung zur Entfernung der Nitridschicht 82 verwendet
werden. Alternativ kann auch ein Plasmaätzer, beispielsweise der von der LFE Corporation, Walthem, Massachusetts,
hergestellte Plasmaätzer zur Entfernung der Oxyd-Nitrid-Schichten 80, 82 Anwendung finden. Nach der Entfernung
der Schichten 80 und 82 wird die Oberfläche 20 oxydiert,wie
dies in Verbindung mit Fig. 4 beschrieben wurde. Dieser Oxydationsprozeß treibt den Bor-Dotierungsstoff in die Basiszone
26und die B+F2-IOnCn weiter in den Halbleiterkörper 10
bis zu den gewünschten Tiefen und bildet gleichzeitig eine neue Siliziumdioxydschicht. Diese neue Siliziumdioxydschicht
wird in Zusammenhang mit der Ausbildung der Basis-, Emitter- und Kollektorzonen und anschließenden Metallisierung verwendet,
wie dies in Verbindung mit Fig. 5 und 6 beschrieben wurde.
Bei einer zweiten alternativen Ausführungsform der Erfindung wird nach der Bildung der epitaktischen Schicht 18 eine ver-
80S827/092t
gleichsweise dünne Siliziumdioxydschicht 80* von im vorliegenden
Fall 500 Ä Dicke auf der epitaktischen Schicht 18 ausgebildet, wie dies in Fig. 9 dargestellt ist. Eine Schicht
aus Siliziumnitrid 82' wird auf der Siliziumdioxydschicht 80'
gebildet, wie dies anhand von Fig. 7 erläutert wurde. In den Schichten 80' und 82' werden Fenster 30" ausgebildet. In der
epitaktischen Schicht 18 werden Isolationswannen 32" ausgebildet, in dem der anhand von Fig. 7 und 8 beschriebene anisotropische-isotropische
Ätzprozeß angewendet wird. Ionen, die im vorliegenden Fall p-Leitfähigkeit besitzen, werden in
den Halbleiterkörper 10 in der Nachbarschaft der Bodenflächen 36" implantiert, wobei der in Verbindung mit Fig. 7 und 8 beschriebene
selbstausrichtende Prozeß Anwendung findet. Der Halbleiterkörper 10 wird in eine,oxydierende Atmosphäre eingebracht.
Die aus Silizium bestehenden Seitenwände 34" und
Bodenflächen 36" der V/annen 32" oxydieren in dieser Atmosphäre und bilden eine Schicht 90 aus Siliziumdioxyd auf den Seitenwänden
34" und den Bodenflächen 36". Die Siliziumnitridschicht
82· wird hingegen nicht oxydiert, und daher werden die V/annen 32' in der in Fig. 9 dargestellten Weise mit dem Siliziumdioxyd
der Schicht 90 um 0,8 bis 1,2 um wieder aufgefüllt. Während dieses Erhitzungsprozesses werden gleichzeitig der
Bor-Dotierungsstoff in der Basiszone 26 und die in die Dotierungszonen 38· implantierten Ionen in den Halbleiterkörper
10 hineingetrieben, wie dies anhand von Fig. 4 beschrieben wurde.
Nachdem Wieder auf füll en der V/annen 32' durch die Bildung
einer Siliziumdioxydschicht 19 wird heiße Phosphorsäure angewendet, um die Siliziumnitridschicht 82· zu entfernen. Anschließend
wird eine Lösung aus Flußsäure (HF) mit dem Halbleiterkörper 10 in Verbindung gebracht um 250 Ä von Schicht
80' abzutragen. Da die hervorstehenden Kanten 95 dieser Schicht 80· durch die Säure von oben und von unten angegriffen
werden, werden von diesen vorstehenden Kanten 95 500Ä abgetragen, wenn von der Schicht 80* im übrigen 250 Ä abgetragen
werden. Die nach oben weisende Oberfläche des HaIb-
809827/0929
- VB-
leiterkörpers 10 wird anschließend nach irgendeinem üblichen
Verfahren, im vorliegenden Fall durch chemische Dampfabscheidung
mit einer Siliziumdioxydschicht 92 von im vorliegenden Fall 0,3 bis 1,0 um Dicke überzogen. Die Siliziumdioxydschicht
92 dient als Maske zur Bildung der Basis-, Emitter- und Kollektorkontaktzonen 56, 52 bzw. 54. Metallische
Leiterbahnen 58b, 58e bzw. 58c werden nach der anhand von Fig. 6 beschriebenen Weise ausgebildet. Da die Schicht 92
selektiv in den Wannen 32' ausgebildet wird, ist die Oberfläche, auf der die über die Wannen verlaufenden Leiterbahnen
ausgebildet werden, glatter als die in Fig. 6 dargestellte Oberfläche.
Die Erfindung ist selbstverständlich nicht auf die vorangehend beschriebenen Ausführungsbeispiele beschränkt, der Erfindungsgedanke
kann vielmehr auch auf andere Art und Weise realisiert werden. So können beispielsweise die Seitenwände
der Wannen und die Oberfläche des Halbleiterkörpers unter anderen spitzen Winkeln schneiden, in/dem sie durch eine geeignete
Orientierung der bei dem Ätzprozeß verwendeten Ätzmaske parallel zu der 331-Kristallgitter-Ebene oder der 11
Kristallgitter-Ebene ausgebildet werden.
809827/0929
Le e rs e
Claims (1)
- Patentanspruch/ 1 .^Verfahren zur Herstellung integrierter Halbleiterschaltungen, bei dem auf einer Oberfläche eines Körpers aus Halbleitermaterial eine ätzmittelbeständige Maske mit Fenstern angebracht wird und durch diese Fenster Isolierwannen in den Halbleiterkörper eingeätzt werden, gekennzeichnet durch folgende Verfahrensschritte:Zunächst wird ein anisotropes Ätzmittel mit den durch die Fenster exponierten Bereichen des Halbleiterkörpers in Berührung gebracht, wodurch Wannen gebildet werden, deren Seitenwände die Oberfläche des Körpers unter einem spitzen Winkel schneiden,sodann wird ein isotropes Ätzmittel mit den Begrenzungsflächen der durch die Fenster exponierten Wannen in Berührung gebracht, durch welches unterhalb der ätzmittelbeständigen Maske liegende Teile des Körpers aus Halbleitermaterial weggeätzt werden, derart daß die Maske sich über die Seitenwände der resultierenden Isolierwannen erstrecken, die Bodenflächen der Isolierwannen unterhalb der Fenster liegen und ihre Seitenwände die Oberfläche des Halbleiterkörpers unter einem spitzen Winkel schneiden.»09827/09292. Verfahren nach Anspruch 1, gekennzeichnet durch folgenden weiteren Verfahrensschritt: Im Nachbarbereich der Bodenflächen (36, 36', 36") der Isolierwannen (32, 32', 32") werden Isolierzonen (36, 36', 36") ausgebildet, indem die Oberfläche des Halbleiterkörpers (10) einer Ionen-Teilchenstrahlung ausgesetzt wird, wobei die ätzmittelbeständige Maske (28; 80, 82; 80', 82') einen Teil dieser Teilchen absorbiert und andere Teilchen in die Bodenflächen (36, 36·, 36") der Isolierwannen (32, 32', 32") implantiert werden.3· Verfahren nach Anspruch 2, ge kennzeichnet durch die folgenden weiteren Verfahrensschritte: In den Halbleiterkörper (10) wird mittels eines Dotierungsstoffes eine Basiszone (26) gebildet, der Halbleiterkörper (10) wird erhitzt, wodurch gleichzeitig seine Oberfläche oxydiert wird und der Dotierungsstoff der Basiszone (26) und die ionenimplantierten Teilchen in der Isolationszone (38, 38', 38") weiter in den Halbleiterkörper (10) hineingetrieben werden.4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die ätzmittelbeständige Maske eine Schicht aus nichtoxidierbarem Material beinhaltet, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers (10) und die ätzmittelbeständige Maske (80, 82; 80', 82f) erhitzt werden, wobei lediglich die Seitenwände (341, 34") und die Bodenflächen (36r, 36") der Isolierwannen (32·, 32") oxydiert werden.5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Seitenwände (34, 34·, 34") der Isolierwannen (32, 321, 32") parallel zu einer Kristallgitter-Ebene des Halbleiterkörpers ausgebildet werden, wobei diese Kristallgitter-Ebene wahlweise die 111-, die 331- oder die 113-Kristallgitter-Ebene ist.809827/0929Verfahren nach einem der vorhergehenden Ansprüche, wobei auf einem Halbleitersubstrat (12) eine epitaktische Schicht (18) mit ebener Oberfläche gebildet wird, auf dieser Oberfläche eine ätzmittelbeständige Maske (28; 80, 82; 80», 82·) aufgebracht wird, in welcher Fenster (30, 30', 30") eingebracht werden, und Isolierwannen in die epitaktische Schicht (18) eingeätzt werden, dadurch gekennzeichnet, daß zunächst ein anisotropes Ätzmittel mit den durch die Fenster (30, 30', 30") exponierten Bereichen der epitaktischen Schicht (18) in Verbindung gebracht wird, wodurch Wannen gebildet werden, deren Seitenwände die Ebene der Oberfläche der epitaktischen Schicht (18) unter einem spitzen Winkel schneiden, undanschließend ein isotropes Ätzmittel mit den Wandungen der vorgeätzten Isolierwannen in Verbindung gebracht wird, welches unterhalb der ätzmittelbständigen Maske liegende Bereiche der epitaktischen Schicht wegätzt, derart, daß sich die Maske anschließend über die Seitenwände der resultierenden Isolierwannen erstreckt, die Bodenflächen der resultierenden Isolierwannen unterhalb der Fenster in der epitaktischen Schicht angeordnet sind und die Seitenwände der resultierenden Isolierwannen die Ebene der Oberflächen der epitaktischen Schicht unter einem spitzen Winkel schneiden.Verfahren nach Anspruch 6, gekennzeichnet durch folgenden weiteren Verfahrensschritt: In der epitaktischen Schicht (18) werden in der Nachbarschaft der Bodenflächen (36, 36', 36") Isolierzonen (38, 38', 38") ausgebildet, indem die Oberfläche des Halbleiterkörpers (10) einer Ionen-Teilchenbestrahlung ausgesetzt wird, wobei die ätzmittelbständige Maske die auf sie auftreffenden Teilchen absorbiert und die übrigen Teilchen in die Bodenflächen der in der epitaktischen Schicht gebildeten Isolierwannen implantiert werden.809827/0929- aß -8. Verfahren nach Anspruch 7, gekennzeichnet durch folgende Verfahrensschritte:In der epitaktischen Schicht wird durch Dotierung eine Basiszone geschaffen,die epitaktische Schicht (18) und das Halbleitersubstrat (12) werden erhitzt, wodurch gleichzeitig die Oberfläche der epitaktischen Schicht oxydiert wird und die in der Basiszone (26) befindlichen Dotierungsstoffe weiter in die epitaktische Schicht (18) und die ionenimplantierten Teilchen in das Halbleitersubstrat (12) hineingetrieben werden.9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die auf der epitaktischen Schicht (18) aufgebrachte ätzmittelbständige Maske eine Schicht aus nichtoxydierbarem Material umfaßt und daß die Oberfläche der epitaktischen Schicht und die ätzmittelbständige Maske erhitzt werden, wobei ausschließlich die Seitenwände und die Bodenflächen der Isolierwannen oxydieren.10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß beim Einätzen der Isolierwannen in die epitaktische Schicht (18) Seitenwände gebildet werden, die parallel zu einer Kristallgitter-Ebene des Substrates (12) verlaufen, wobei diese Ebene wahlweise die 111-, die 331- oder die 113-Kristallgitter-Ebene des Substrates (12) ist.11. Nach einem der in den vorangehenden Ansprüchen beschriebenen Verfahren hergestellte Halbleiterschaltung mit einem Halbleitersubstrat und einer auf diesem Halbleitersubstrat aufgebrachten epitaktischen Schicht mit ebener Oberfläche, dadurch gekennzeichnet, daß die epitaktische Schicht (18) Isolationswannen (32, 32·, 32") besitzt, deren Seitenwände einen spitzen Winkel mit der Ebene der Oberfläche der epitaktischen Schicht bilden und deren Bodenflächen sich innerhalb der epitaktischen Schicht befinden.809827/092912. Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß eine Oxydschicht (90) vorgesehen ist, die sich ausschließlich über die Seitenwände und die Bodenflächen der Isolierwannen erstrecken und die Isolierwannen zumindest teilweise ausfüllen.13. Integrierte Halbleiterschaltung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß Isolierzonen (38, 38'f 38") vorgesehen sind, deren Leitfähigkeitstyp dem Leitfähigkeitstyp der epitaktischen Schicht entgegengesetzt ist und daß diese Isolierzonen sich von den Bodenflächen der Isolierwannen bis in das Halbleitersubstrat erstrecken.809827/0929
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75472376A | 1976-12-27 | 1976-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2758283A1 true DE2758283A1 (de) | 1978-07-06 |
DE2758283C2 DE2758283C2 (de) | 1986-06-12 |
Family
ID=25036034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2758283A Expired DE2758283C2 (de) | 1976-12-27 | 1977-12-27 | Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US4155783A (de) |
JP (1) | JPS5383585A (de) |
CA (1) | CA1090006A (de) |
DE (1) | DE2758283C2 (de) |
FR (1) | FR2375720A1 (de) |
GB (1) | GB1548778A (de) |
IT (1) | IT1090820B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3513034A1 (de) * | 1984-04-11 | 1985-10-24 | Hitachi, Ltd., Tokio/Tokyo | Halbleitervorrichtung |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5572052A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Preparation of semiconductor device |
US4677456A (en) * | 1979-05-25 | 1987-06-30 | Raytheon Company | Semiconductor structure and manufacturing method |
US4289550A (en) * | 1979-05-25 | 1981-09-15 | Raytheon Company | Method of forming closely spaced device regions utilizing selective etching and diffusion |
US4255212A (en) * | 1979-07-02 | 1981-03-10 | The Regents Of The University Of California | Method of fabricating photovoltaic cells |
GB2115609B (en) * | 1982-02-25 | 1986-04-30 | Raytheon Co | Semiconductor structure manufacturing method |
US4824795A (en) * | 1985-12-19 | 1989-04-25 | Siliconix Incorporated | Method for obtaining regions of dielectrically isolated single crystal silicon |
JPS6327188U (de) * | 1986-08-05 | 1988-02-23 | ||
US5399901A (en) * | 1994-04-20 | 1995-03-21 | General Instrument Corp. | Semiconductor devices having a mesa structure and method of fabrication for improved surface voltage breakdown characteristics |
US6822332B2 (en) * | 2002-09-23 | 2004-11-23 | International Business Machines Corporation | Fine line circuitization |
TWI404136B (zh) * | 2010-04-13 | 2013-08-01 | Univ Nat Taipei Technology | 製作底切蝕刻微結構的製程方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3748187A (en) * | 1971-08-03 | 1973-07-24 | Hughes Aircraft Co | Self-registered doped layer for preventing field inversion in mis circuits |
GB1338358A (en) * | 1971-08-05 | 1973-11-21 | Signetics Memory Systems Inc | Semiconductor devices |
US3901737A (en) * | 1974-02-15 | 1975-08-26 | Signetics Corp | Method for forming a semiconductor structure having islands isolated by moats |
US3961999A (en) * | 1975-06-30 | 1976-06-08 | Ibm Corporation | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3716425A (en) * | 1970-08-24 | 1973-02-13 | Motorola Inc | Method of making semiconductor devices through overlapping diffusions |
US3801390A (en) * | 1970-12-28 | 1974-04-02 | Bell Telephone Labor Inc | Preparation of high resolution shadow masks |
US3725160A (en) * | 1970-12-30 | 1973-04-03 | Texas Instruments Inc | High density integrated circuits |
JPS4984380A (de) * | 1972-12-19 | 1974-08-13 | ||
US4047195A (en) * | 1973-11-12 | 1977-09-06 | Scientific Micro Systems, Inc. | Semiconductor structure |
US3986200A (en) * | 1974-01-02 | 1976-10-12 | Signetics Corporation | Semiconductor structure and method |
US3920482A (en) * | 1974-03-13 | 1975-11-18 | Signetics Corp | Method for forming a semiconductor structure having islands isolated by adjacent moats |
JPS5289484A (en) * | 1975-04-25 | 1977-07-27 | Toyo Dengu Seisakushiyo Kk | Semiconductor ic device |
US3966514A (en) * | 1975-06-30 | 1976-06-29 | Ibm Corporation | Method for forming dielectric isolation combining dielectric deposition and thermal oxidation |
DE2529598C3 (de) * | 1975-07-02 | 1978-05-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren |
JPS5244173A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Method of flat etching of silicon substrate |
US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
-
1977
- 1977-12-02 CA CA292,266A patent/CA1090006A/en not_active Expired
- 1977-12-12 GB GB51660/77A patent/GB1548778A/en not_active Expired
- 1977-12-16 IT IT52255/77A patent/IT1090820B/it active
- 1977-12-27 DE DE2758283A patent/DE2758283C2/de not_active Expired
- 1977-12-27 FR FR7739314A patent/FR2375720A1/fr active Granted
- 1977-12-27 JP JP15855677A patent/JPS5383585A/ja active Granted
-
1978
- 1978-05-08 US US05/903,433 patent/US4155783A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3748187A (en) * | 1971-08-03 | 1973-07-24 | Hughes Aircraft Co | Self-registered doped layer for preventing field inversion in mis circuits |
GB1338358A (en) * | 1971-08-05 | 1973-11-21 | Signetics Memory Systems Inc | Semiconductor devices |
US3901737A (en) * | 1974-02-15 | 1975-08-26 | Signetics Corp | Method for forming a semiconductor structure having islands isolated by moats |
US3961999A (en) * | 1975-06-30 | 1976-06-08 | Ibm Corporation | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3513034A1 (de) * | 1984-04-11 | 1985-10-24 | Hitachi, Ltd., Tokio/Tokyo | Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
IT1090820B (it) | 1985-06-26 |
CA1090006A (en) | 1980-11-18 |
FR2375720B1 (de) | 1982-07-30 |
JPS5383585A (en) | 1978-07-24 |
GB1548778A (en) | 1979-07-18 |
FR2375720A1 (fr) | 1978-07-21 |
DE2758283C2 (de) | 1986-06-12 |
JPS6123657B2 (de) | 1986-06-06 |
US4155783A (en) | 1979-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
DE3219441C2 (de) | ||
DE3734304C2 (de) | Verfahren zur Herstellung einer integrierten MOS-Halbleiterschaltung | |
DE2745857C2 (de) | ||
DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
DE3334624C2 (de) | ||
DE3034078C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE2928923C2 (de) | ||
DE2644939A1 (de) | Aetzverfahren zum abflachen eines siliciumsubstrats | |
DE10214066A1 (de) | Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben | |
DE2615754C2 (de) | ||
DE3129558C2 (de) | ||
DE2414033A1 (de) | Verfahren zur herstellung von halbleiterelementen | |
DE102008062488B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes | |
DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
DE2758283C2 (de) | Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen | |
DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2502547A1 (de) | Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung | |
DE19654686C2 (de) | Verfahren zum Herstellen einer Dreiwannen-Anordnung in einer Halbleitervorrichtung | |
EP0000114A1 (de) | Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. | |
DE3223842C2 (de) | ||
DE2611559A1 (de) | Verfahren zur herstellung von halbleiterstrukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |