DE3513034A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE3513034A1
DE3513034A1 DE19853513034 DE3513034A DE3513034A1 DE 3513034 A1 DE3513034 A1 DE 3513034A1 DE 19853513034 DE19853513034 DE 19853513034 DE 3513034 A DE3513034 A DE 3513034A DE 3513034 A1 DE3513034 A1 DE 3513034A1
Authority
DE
Germany
Prior art keywords
trench
insulating film
semiconductor substrate
edges
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853513034
Other languages
English (en)
Other versions
DE3513034C2 (de
Inventor
Shinichiro Kodaira Tokio/Tokyo Mitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3513034A1 publication Critical patent/DE3513034A1/de
Application granted granted Critical
Publication of DE3513034C2 publication Critical patent/DE3513034C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/109—Memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Beschreibung ·
Die Erfindung bezieht sich auf eine Technik, die wirkungsvoll bei integrierten Halbleiterschaltungsvorrichtungen angewendet wird. Sie bezieht sich insbesondere auf eine Technik, die bei einer integrierten Halbleiterschaltungsanordnung angewendet wird, welche mit kleinen Löchern oder Nuten versehen sind (z.B. mit Ätzgräben oder -gruben, die in der Substratoberfläche gebildet sind). Die Erhöhung der Speicherkapazität läuft auf eine Erhöhung der Integrationsdichte einer integrierten HaIbleiterSchaltungsvorrichtung hinaus, welche mit einem dynamischen Speicher mit wahlfreiem Zugriff (im folgenden DRAM bezeichnet) ausgestattet ist, in welchem Reihenschaltungen aus kapazitiven Informationsspeicherelementen und einem Schaltelement als Speicherzellen vorgesehen sind.
Es ist bereits eine Technik zur Verbesserung der Integrationsdichte eines DRAM vorgeschlagen worden, bei der kleine Löcher oder Nuten (z.B. Gräben oder Gruben) in der Hauptoberfläche eines Halbleitersubstrates durch anisotrope Ätzung ausgebildet werden, und innerhalb eines jeden Grabens oder jeder Grube entlang deren Oberfläche ein Isolationsfilm angeordnet und in der Grube oder dem Graben eine leitende Schicht angeordnet wird, um ein vertikales kapazitives Datenspeicherelement zu bilden und damit die Grundfläche einer jeden Speicherzelle zu reduzieren (japanische Patentveröffentlichungsnummer 12739/1983).
Bei Experimenten und Untersuchungen dieser bekannten Technik hat der Erfinder jedoch festgestellt, daß, weil die Kantender kleinen Gräben oder Gruben, die durch anisotrope Ätzung erzeugt werden, eine scharfwinklige Gestalt haben, so daß Verminderungen der Dicke des Isolationsfilmes und eine Konzentration des elektrischen Feldes an den Kanten leicht auftreten mit der Folge, daß die elektrostatische Zerstörungsspannung (die dielektrische Durchbruchspannung) des Isolationsfilmes eines jeden kapazitiven Informations-5 Speicherelementes merklich abfällt. Die Ergebnisse der von
dem Erfinder ausgeführten Experimente haben gezeigt, daß die elektrostatische Zerstörungsspannung (die dielektrische Durchbruchsspannung) des Isolationsfilmes eines vertikal ausgebildeten kapazitiven Datenspeicherelementes nur etwa 50 bis 60 % der elektrostatischen Zerstörungsspannung (der dielektrischen Durchbruchsspannung) des Isolationsfilmes eines flachen (horizontalen) kapazitiven Informationsspeicherelementes beträgt.
Wenn die elektrostatische Zerstörungsspannug des
10" Isolationsfilmes eines kapazitiven Informationsspeicherelementes abfällt, ist es sehr wahrscheinlich, daß zwischen dem auf einem vorgegebenen Potential gehaltenen Halbleitersubstrat und einer leitenden Schicht, die auf einem anderen Potential gehalten wird, Kurzschlüsse auftreten. Wenn ein Kurzschluß auftritt, so geht die als Information gespeicherte Ladung verloren, und damit verschlechtert sich die elektrische Zuverlässigkeit des DRAM.
Es ist dementsprechend Aufgabe der vorliegenden Erfindung, die elektrische Zuverlässigkeit einer Halbleitervorrichtung zu verbessern, insbesondere die einer integrierten Halbleiterschaltungsanordnung.
Weiter ist es Ziel der vorliegenden Erfindung, die scharfwinklige Gestalt einer jeden Kante der kleinen Gräben oder Gruben (Löcher oder Nuten) in einer integrierten Halbleitschaltungsvorrichtung abzuflachen, welche solche Gräben und Gruben (Löcher oder Nuten) enthält.
Weiterhin ist es Ziel der vorliegenden Erfindung, die elektrostatische Zerstörungsspannung (dielektrische Durchbruchsspannung) eines Isolationsfilmes bei einer integrierten Halbleitschaltungsvorrichtung zu verbessern, welche mit schmalen Gräben oder Gruben (Löcher oder Nuten) in der Hauptoberfläche des Halbleitersubstrates versehen ist, wobei der Isolationsfilm entlang der Oberfläche innerhalb der kleinen Gräben oder Gruben (Löcher oder Nuten)
angeordnet ist, und eine leitende Schicht auf dem Isolationsfilm aufgebracht ist.
Schließlich ist es ein weiteres Ziel der Erfindung, bei einem DRAM, das mit kapazitiven Informationsspeicherelementen versehene Speicherzellen aufweist, welche wiederum aus kleinen Gräben oder Gruben (Löcher oder Nuten) bestehen, die in der Hauptoberfläche des Halbleitersubstrates ausgebildet sind, die elektrostatische Zerstorungsspannung eines Isolationsfilmes zu verbessern und einen Verlust an Ladung zu vermeiden, welche als Information gespeichert ist, wobei der vorgenannte Isolationsfilm entlang der Oberfläche innerhalb der kleinen Gräben oder Gruben (Löcher oder Nuten) angeordnet ist und weiterhin auf diesem Isolationsfilm eine leitende Schicht angeordnet ist sowie ein Schaltelement mit dem kapazitiven Speicherelement in Reihe geschaltet ist.
Diese Aufgabe wird durch eine Halbleitervorrichtung nach dem Oberbegriff des Patentanspruches 1 gelöst, die erfindungsgemäß nach der im kennzeichnenden Teil dieses Anspruches angegebenen Weise ausgestaltet ist. Weitere, vorteilhafte Ausgestaltungen der Erfindung sowie bevorzugte Verfahren zur Herstellung der erfindungsgemäßen Halbleitervorrichtung sind in den Unteransprüchen angegeben.
Die neuen Merkmale der vorliegenden Erfindung werden nachfolgend im Zusammenhang mit den Zeichnungen beschrieben und näher erläutert. In der folgenden Beschreibung und in den Ansprüchen bezeichnet "Graben" sowohl Löcher, Nuten, Ätzgräben, Rillen usw., die in einem Halbleitersubstrat ausgebildet sind, und bezieht sich ganz allgemein auf irgendeine in einem Halbleitersubstrat ausgewählte und mit beispielsweise spitzwinkligen Kanten versehene Öffnung, die für die Zwecke der vorliegenden Erfindung verwendbar ist.
Q ς ι ο η q A
Im folgenden wird ein typisches Beispiel der Erfindung beschrieben, sie ist aber auf dieses nicht beschränkt.
Ein Siliziumnitridfilm und eine Ätzmaske werden nacheinander auf der Hauptoberfläche eines Halbleitersubstrates ausgebildet, und der Siliziumnitridfilm und das Halbleitersubstrat werden dann selektiv unter Verwendung der Ätzmaske geätzt, so daß sich eine wärmebeständige Maske und ein kleiner Graben in dem Halbleitersubstrat ausbilden. Danach wird ein Isolationsfilm entlang der Oberfläche unter Verwendung der wärmebeständigen Bearbeitungsmaske innerhalb des kleinen Grabens ausgebildet, und dann selektiv entfernt, um einen kleinen Graben zu bilden, dessen scharfe Kanten (scharfwinklige Ecken) geglättet werden (abgerundet werden).
Damit liefert die vorliegende Erfindung ganz allgemein Gräben in einem Halbleitersubstrat, bei denen die Kanten abgerundet, d.h. gekrümmt sind. Da die Verminderung der Dicke des Isolationsfilmes an den Kanten und die Feldkonzentration an diesen Teilen herabgesetzt werden können, indem der Isolationsfilm und eine leitende Schicht in einem schmalen Graben ausgebildet werden, dessen scharfe Kanten in der oben beschriebenen Weise geglättet (abgerundet) worden sind, kann beispielsweise die elektrostatische Zerstörungsspannung (die dielektrische Durchbruchsspannung) des Isolationsfilmes verbessert werden.
Figur 1 zeigt ein Ersatzschaltbild von den Hauptteilen eines Speicherzellenfeldes eines DRAM, welches zur Illustration eines Ausführungsbeispieles der vorliegenden Erfindung dient; Figur 2 zeigt eine Draufsicht auf Hauptteile eines
Speicherzellenfeldes eines DRAM, das zur Veranschaulichung der Struktur eines Ausführungsbeispieles der Erfindung dient;
Figur 3 ist ein entlang der Linie III-III der
Figur 2 gezogener Schnitt; Figuren 4 zeigen Schnitte durch Hauptteile eines bis 9 kapazitiven Informationsspeicherelementes einer DRAM-Speicherzelle in einzelnen
Herstellungsstufen, welche zur Veranschaulichung eines Herstellungsverfahrens für ein Ausführungsbeispiel der Erfindung dienen;
Figur 10 ist ein Schnitt durch Hauptteile einer DRAM-Speicherzelle, die als Modell zum Messen der dielektrischen Durchbruchsspannung eines Isolationsfilmes von einem kapazitiven Datenspeicherelement vorgesehen ist, welches einen schmalen Graben
besitzt;
Figur 11 ist ein vergrößerter Schnitt durch eine
Kante eines schmalen Grabens der Figur 10; Figur 12 zeigt in einem Diagramm die Ergebnisse von Rechnungen zur elektrostatischen Zerstörungs
spannung eines Isolationsfilmes, die man unter Verwendung des in den Figuren 10 und 11 gezeigten Modells erhält;
Figur 13 zeigt in einem Diagramm die Ergebnisse von Experimenten zur elektrostatischen Zerstörungs
spannung eines Isolationsfilmes, wenn die vorliegende Erfindung nicht angewendet wird; und
Figuren 14 zeigen in Diagrammen die experimentellen bis 16 Ergebnisse zur elektrostatischen Zerstörungsspannung eines Isolationsfilmes, wenn die vorliegende Erfindung angewendet worden ist. Der Aufbau nach der vorliegenden Erfindung wird nun unter Bezugnahme auf einzelne Ausführungsbeispiele beschrieben. Die gleichen Bezugszeichen werden zur Identifizierung von ähnlichen Bestandteilen innerhalb der Zeichnungen verwendet,
_ 12 . 351303/.
und eine Wiederholung der Beschreibung von solchen Bestandteilen wird unterlassen.
Die Figur 1 zeigt ein Ersatzschaltbild von Hauptteilen eines Speicherzellenfeldes eines DRAM und dient zur Darstellung von Ausführungsbeispielen der Erfindung.
In dieser Figur bezeichnen die Symbole SA1, SA2 Leseverstärker, die jeweils eine winzige Potentialdifferenz zwischen einer vorgegebenen Speicherzelle und einer vorgegebenen Pseudozelle, welche später beschrieben werden, verstärken.
BL11, BL12 bezeichnen Bitleitungen, die sich von dem einen Ende des Leseverstärkers SA1 in Zeilenrichtung erstrecken und BL21, BL22 bezeichnen Bitleitungen, die sich von einem Ende des Leseverstärkers SA2 in Zeilenrichtung erstrecken. Diese Bitleitungen übertragen Ladungen als Informationen.
WL1, WL2 bezeichnen Wortleitungen, die sich in Spaltenrichtung erstrecken und die mit vorgegebenen Gate-Elektroden der die Pseudozellen bildenden MISFETs verbunden sind, und welche jeden MISFET ein- und ausschalten.
WL3, WL4 bezeichnen Wortleitungen, die sich in Spaltenrichtung erstrecken und die mit vorgegebenen Gate-Elektroden von Schalt-MISFETs der Speicherzellen verbunden sind, welchen jeden MISFET ein- und ausschalten.
M11, M12, M21, M22 bezeichnen Speicherzellen, die als Information dienende Ladung speichern.
Jede Speicherzelle M11, M12, M21, M22 besteht aus einem MISFET Q11, Q12, Q21, Q22, ..., von dem ein Ende mit einer vorgegebenen Bitleitung BL verbunden ist und dessen Gate-Elektrode mit einer vorgegebenen Wortleitung WL verbunden ist, und aus einem kapazitiven Informationsspeicherelement C11, C12, C21, C22, ..., von dem ein Ende mit dem anderen Ende des entsprechenden MISFET Q11, Q12, Q21, Q22, ..., und dessen anderes Ende mit einem Anschluß eines festen Potentials Vss verbunden ist, das beispiels-
weise das Massepotential (0 Volt) oder ein Substratvorspannungspotential (-2,5 Volt bis 3,0 Volt) u.a. ist.
D11, D12, D21, D22 bezeichnen Pseudozellen, die eine Ladung speichern, die logisch "1" und "0" festlegen kann, die als Informationen in den Speicherzellen M verwendet werden.
Jede Pseudozelle D11, D12, D21, D22 besteht aus
einem MISFET QD11, QD12, QD21, QD22 , von denen
jeweils ein Ende mit einer vorgegebenen Bitleitung und deren Gate-Elektrode mit einer vorgegebenen Wortleitung WL jeweils verbunden sind, und aus einem Information erfassenden kapazitiven Element CD11, CD12, CD21, CD22, von denen jeweils ein Ende mit dem anderen Ende des entsprechenden MISFET QD11, QD12, QD21, QD22 ... verbunden ist und dessen anderes Ende mit dem Anschluß Vss von festem Potential mit beispielsweise Massepotential oder dem Substratvorspannungspotential verbunden ist, sowie aus einem Lösch-MISFET CQ zum Löschen der in dem kapazitiven Datenerfassungselement CD11 , CD12, CD21, CD22 ... gespeicherten Ladung.
Φ0 bezeichnet einen Anschluß, der mit der Gate-Elektrode des Lösch-MISFET CQ verbunden ist.
Der spezifische Aufbau dieses Ausführungsbeispieles 5 wird nun beschrieben.
Die Figur 2 zeigt eine Draufsicht auf Hauptteile einer DRAM-Speicherzelle und dient zur Veranschaulichung des Aufbaus dieses Ausführungsbeispieles, und die Figur 3 zeigt einen Schnitt entlang der Linie III-III der Figur 2.
Bei der Figur 2 ist zur Vereinfachung der Darstellung die zwischen den leitenden Schichten vorgesehene Isolationsschicht nicht dargestellt.
Bei den Figuren 2 und 3 bezeichnet das Bezugszeichen 5 1 ein ρ -artiges Halbleitersubstrat, das aus einkristallinem
Silizium besteht, welches den DRAM bildet.
Das Bezugszeichen 2 bezeichnet einen Feldisolationsfilm (Isolationsfilm zur Trennung von Bauelementen), der auf der Hauptoberfläche des Halbleitersubstrates 1 derart ausgebildet ist, daß er sich zwischen einer vorgegebenen Speicherzelle und peripheren (nicht dargestellten) Schaltungen befindet wie z.B. Halbleiterelemente bildenden Gebieten (aktiven Gebieten) einer Adressenauswahlschaltung, einer Leseschaltung, einer Schreibschaltung usw., die im Stand der Technik bekannt sind. Der Isolationsfilm 2 isoliert diese Halbleiterelemente bildenden Gebiete voneinander.
Die Speicherzellen des DRAM sind von dem Isolationsfilm 2 umgeben und abgegrenzt, der ein Paar von Mustern festlegt, welche sich in Richtung der Bitleitungen wiederholen.
Das Bezugszeichen 3 bezeichnet einen kleinen Graben, der in der Hauptoberfläche des Halbleitersubstrates innerhalb des Gebietes, in dem das kapazitive Inforrnationsspeicherelement anzuordnen ist, ausgebildet ist (z.B. geätzt, gebohrt usw), so daß er sich von der Hauptoberfläche des Elementgebietes einwärts erstreckt, wobei dieser kleine Graben einen Teil des kapazitiven Informationsspeicherelementes bildet. Der kleine Graben 3 bildet ein dreidimensionales kapazitives Informationsspeicherelement, .um die zur Bildung des kapazitiven Informationsspeicherelementes benötigte Grundfläche zu reduzieren und die Integrationsdichte des DRAM zu erhöhen.
Die scharfwinklige Gestalt von allen Kanten des kleinen Grabens 3 wird auf eine vorgegebene Gestalt geglättet (abgerundet).
Das Bezugszeichen 4 bezeichnet einen Isolationsfilm, der über der Hauptoberfläche des Halbleitersubstrates 1 in dem Gebiet des kapazitiven Informationsspeicherelementes wenigstens entlang der Oberfläche innerhalb des kleinen
Grabens 3 ausgebildet ist. Dieser Isolationsfilm 4 bildet einen Teil eines kapazitiven MIS-Informationsspeicherelementes. Da die scharfwinklige Gestalt der Kanten des kleinen Grabens 3 geglättet (abgerundet) ist, tritt beispielsweise an den Kanten keine merkliche Reduktion der Filmdicke des Isolationsfilmes 4 auf.
Das Bezugszeichen 5 bezeichnet eine leitende Platte, die über dem Isolationsfilm 4 angeordnet ist und die elektrisch mit anderen leitenden, angrenzenden Platten verbunden ist. Die leitende Platte 5 bildet einen Teil des kapazitiven MlS-Informationsspeicherelementes. Die leitende Platte 5 besteht beispielsweise aus einer dotierten polykristallinen Siliziumschicht und sie wird bei dem Herstellungsprozeß als erste Schicht durch einen Schritt zur Bildung einer leitenden Schicht hergestellt.
Das kapazitive Informationsspeicherelement C einer jeden Speicherzelle des DRAM besteht hauptsächlich aus dem Halbleitersubstrat 1 , dem kleinen Graben 3, dem Isolationsfilm 4 und der leitenden Platte 5. Wenn die leitende Platte (Elektrode) 5 mit einem Potential von beispielsweise etwa 5 Volt verbunden ist, so definiert das kapazitive Informationsspeicherelement eine Verarmungsschicht, die sich von der Hauptoberfläche des Halbleitersubstrates 1 einwärts (nach unten) erstreckt, und speichert als Information eine Ladung, die von den Bitleitungen zu der Verarmungsschicht über ein Schaltelement übertragen wird.
Da die scharfen Kanten des kleinen Grabens geglättet sind, können merkliche Verminderungen der Filmdicke des Isolationsfilmes 4 und eine Konzentration des elektrischen Feldes an den Kanten unterdrückt werden. Dementsprechend wird die elektrostatische Zerstörungs-
_ 16 . 35 1 303A
spannung (die dielektrische Durchbruchsspannung) des Isolationsfilmes 4 verbessert, und es treten keine Kurzschlüsse zwischen dem Halbleitersubstrat 1 und der leitenden Platte 5 auf, so daß die als Information in dem kapazitiven Informationsspeicherelement gespeicherte Ladung nicht verschwindet.
Das Bezugszeichen 6 bezeichnet einen Isolationsfilm, der derart angeordnet ist, daß er die leitende Platte 5 bedeckt und sie von einer Wortleitung isoliert, welche auf dem Isolationsfilm ausgebildet ist.
Das Bezugszeichen 7 bezeichnet einen Isolationsfilm/ der über die Hauptoberfläche des Halbleitersubstrates 1 in einem Schaltelementgebiet ausgebildet ist, wobei dieser Isolationsfilm 7 hauptsächlich den Gate-Isolationsfilm des MISFET bildet.
Das Bezugszeichen 8 bezeichnet eine leitende Schicht, die auf dem Isolationsfilm 7 ausgebildet ist und die die Gate-Elektrode des MISFET bildet.
Das Bezugszeichen 9 bezeichnet eine leitende Schicht, dLe elektrisch verbunden ist und die integriert ist mit der leitenden Schicht 8 in den Spaltenrichtungen, so daß sie sich über dem Isolationsfilm 6 erstreckt. Diese leitende Schicht bildet eine Wortleitung WL.
Um den Widerstand zu verringern und die Lese- und Schreibgeschwindigkeiten für die Informationen zu verbessern, werden die leitenden Schichten 8-und 9 durch Abscheiden von Metallschichten mit hohem Schmelzpunkt (d.h. schwer schmelzende Metalle) oder von Schichten einer Verbindung aus einem hochschmelzenden Metall und Silizium (d.h. einem Silizid) gebildet, wobei sie jeweils auf den polykristallinen .Siliziumschichten 8A bzw. 9A abgeschieden werden. Sie werden in dem Herstellungsprozeß durch einen zweiten Schritt zur Ausbildung von leitenden Schichten gebildet. Es ist möglich, Molybdän, Wolfram, Titan, Tantal u.a. als Metall mit hohem Schmelzpunkt oder auch ein Silizid von einem dieser Metalle zu verwenden.
3513C3A
Das Bezugszeichen 10 bezeichnet η -artige Halbleitergebiete, die in dem Halbleitersubstrat ausgebildet sind und die sich zu der Hauptoberfläche des Halbleitersubstrates 1 auf beiden Seiten der leitenden Schicht 8 erstrecken. Diese Gebiete werden als Source- und Drain-Gebiete eingesetzt und bilden einen Teil des MISFET.
Ein als Schaltelement der Speicherzelle eines DRAM dienender MISFET Q besteht hauptsächlich aus dem Halbleitersubstrat 1, der leitenden Schicht 8, dem Isolationsfilm 7 und einem Paar von Halbleitergebieten 10.
Jede Speicherzelle umfaßt ein kapazitives Informationsspeicherelement und einen MISFET Q.
Das Bezugszeichen 11 bezeichnet einen Isolationsfilm, der derart angeordnet ist, daß er die leitenden Schichten 8 und 9 bedeckt und sie elektrisch von einer Bitleitung trennt, die darauf ausgebildet wird. Als isolierender Film 11 kann ein Phosphorsilikatglasfilm dienen, der einem Glas-Fließen unterworfen werden kann.
Das Bezugszeichen 12 bezeichnet ein Kontaktloch, das durch selektive Entfernung der Isolationsfilme 7 und 11 über dem Halbleitergebiet 10 gebildet ist, und das eine elektrische Verbindung zu der Bitleitung gibt, die auf dem Isolationsfilm 11 angeordnet wird.
Das Bezugszeichen 13 bezeichnet eine leitende Schicht, die elektrisch mit dem Halbleitergebiet 10 über das Kontaktloch 12 verbunden ist und die sich über dem Isolationsfilm 11 in Zeilenrichtung erstreckt.
Diese Schicht bildet die Bitleitung BL. Die leitende Schicht 13 besteht beispielsweise aus einer Aluminiumschicht und sie wird in dem Herstellungsvorgang durch einen dritten Schritt zur Bildung einer leitenden Schicht hergestellt.
5 Einzelheiten des Herstellungsverfahrens dieses Ausführungsbeispieles der Erfindung werden nun dargestellt.
3513C34
Die Figuren 4 bis 9 zeigen Schnitte durch Hauptteile des kapazitiven Informationsspeicherelementes einer Speicherzelle eines DRAM in jedem Herstellungsschritt, und sie dienen zur Verdeutlichung des Her-Stellungsverfahrens für dieses Ausführungsbeispiel. Zuerst wird ein ρ -artiges Halbleitersubstrat 1 hergestellt. Ein Isolationsfilm 2A wird auf der einen Hauptoberfläche des Halbleitersubstrates in einem Gebiet ausgebildet, in dem die Halbleiterelemente ausgebildet werden, und ein Feldisolationsfilm 2 wird über ■denjenigen Teilen des Halbleitersubstrates 1 ausgebildet, die sich von dem Gebiet der Halbleiterelemente unterscheiden.
Maskenbildende Materialien 14 und 15 werden nacheinander jeweils auf dem Isolationsfilm 2A und dem Feldisolationsfilm 2 entsprechend der Figur 4 zur Bildung eines kleinen Grabens abgeschieden. Ein durch chemische Abscheidung aus der Gasphase (im folgenden als CVD bezeichnet) gebildeter Phosphorsilikatglasfilm wird beispielsweise als maskenbildendes Material 15 verwendet und dient als Ätzmaske für die Bildung des kleinen Grabens, und die Filmdicke kann beispielsweise von etwa 0,8 bis 1,2 ym reichen. Ein beispielsweise durch ein CVD-Verfahren gebildeter Siliziumnitridfilm wird als maskenbildendes Material 14 für die Maske verwendet, die zum Glätten der scharfen Kanten des kleinen Grabens dient, und seine Dicke beträgt beispielsweise zwischen etwa 0,04 bis 0,06 ym.
Nach dem in Figur 4 dargestellten Schritt wird innerhalb des Gebietes des kapazitiven Speicherelementes das Gebiet des kleinen Grabens von dem maskenbildenden Material 15 durch Trockenätzung unter Verwendung von CHF-,-Gas befreit, so daß eine ätzresistente Maske 15A gebildet wird. Das maskenbildende Material 14, der Isolationsfilm
3513C34
2A und das Halbleitersubstrat 1 werden dann selektiv unter hauptsächlicher Verwendung der Maske 15A entfernt, so daß in der Hauptoberfläche des Halbleitersubstrates 1 entsprechend der Figur 5 ein kleiner Graben 2A gebildet wird. Eine Maske 14A für eine wärmebeständige Behandlung wird mit dem im wesentlichen gleichen Prozeß zur Bildung des kleinen Grabens 3A ausgebildet, wobei die Maske 14A zu dem kleinen Graben 3A selbstjustiert ist. Der kleine Graben 3A hat die Größe von beispiels-
2
weise etwa 1,0 χ 1,5 pm und wird durch anitsotrope (trockene) Ätzung unter Verwendung von CHF3-GaS gebildet, um die Grundfläche des kapazitiven Informationsspeicherelementes zu minimieren. Er hat eine Tiefe von etwa 4,0 bis 6,0 ym und erstreckt sich von der Hauptoberfläche in das Halbleitersubstrat 1 hinein. Da der kleine Graben 3A durch anisotrope Ätzung gebildet wird, haben seine Kanten eine scharfwinklige Gestalt.
Nach dem in Figur 5 dargestellten Schritt wird die Maske 15A zum Freilegen der Maske 14A entfernt. Unter Verwendung dieser Maske 14A wird auf der Hauptoberfläche des Halbleitersubstrates entlang der Oberfläche innerhalb des kleinen Grabens 3A ein Isolationsfilm 16 ausgebildet, um die scharfen Kanten des kleinen Grabens 3A abzuflachen, wie dies in der Figur 6 dargestellt ist. Der Isolationsfilm 16 besteht beispielsweise aus einem Siliziumoxidfilm, der durch thermische Oxidation gebildet ist (d.h. aus SiO2) , und seine Dicke beträgt etwa 0,03 bis 0,20 μΐη. Die Dicke des Isolationsfilmes 16 fällt an den scharfen Kanten 16B am Boden des kleinen Grabens 3A stark ab und verstärkt sich an den scharfen Kanten 16A an dem Mund des kleinen Grabens 3A, so daß er insgesamt nicht gleichförmig ausgebildet wird. Jedoch werden die scharfen Kanten 16A und 16B in der Hauptoberfläche des Halbleitersubstrates 1 unter dem Isolationsfilm 16 abgerundet, so daß dort eine bogenförmige Gestalt geliefert wird (d.h. die Kanten werden abgerundet). Damit dient bei dem vor-
liegenden Ausführungsbeispiel die Bildung des Isolationsfilmes 16, bei der das Halbleitersubstrat zur Bildung herangezogen wird, zum Abrunden der Kanten.
Nach dem in Figur 6 dargestellten Schritt wird der Isolationsfilm 16 mit einem konventionellen Naßätzen unter Verwendung der Maske 14A als Ätzmaske selektiv entfernt, und-entsprechend der Figur 7 wird der kleine Graben 3, dessen scharfen Ecken abgerundet worden sind, ausgebildet.
Die Schritte zum Bilden und zum Entfernen des Isolationsfilmes 16 haben keine nachteiligen Wirkungen auf andere Teile wie z.B. eine Änderung der Dicke des Feldisolationsfilmes 2, weil die Maske 14A vorhanden ist.
Wie später noch beschrieben wird, hat der Erfinder der vorliegenden Erfindung bestätigt, daß der kleine Graben 3, dessen scharfe Kanten auf bogenförmige Gestalt mit einem Radius von wenigstens 0,03 pm bei diesem Ausführungsbeispiel abgerundet sind, sicherstellt, daß der Isolationsfilm eines kapazitiven Informationsspeicherelementes, das darin dreidimensional ausgebildet wird, eine elektrostatische Zerstörungsspannung (dielektrische Durchbruchsspannung) von wenigstens 70 bis 90 % von derjenigen eines flachen Filmes liefern kann.
Nach dem in Figur 7 dargestellten Schritt werden die Maske 14A und der Isolationsfilm 2A beispielsweise mit dem konventionellen Verfahren zum Entfernen von Siliziumnitrid und Siliziumoxidfilmen entfernt, um die Hauptoberfläche des Halbleitersubstrates entsprechend der Figur 8 freizulegen.
Nach dem in Figur 8 dargestellten Schritt wird auf der freigelegten Hauptoberfläche des Halbleitersubstrates 1 entsprechend der Figur 9 ein Isolationsfilm 4 ausgebildet, Zur Bildung des Isolationsfilmes des kapazitiven Informationsspeicherelementes kann der Isolationsfilm 4 ein Siliziumoxidfilm (d.h. SiO2-FiIm) sein, der beispielsweise
durch thermische Oxidation gebildet wird, und die Filmdicke kann etwa 0,01 bis 0,03 ym betragen. Um seine dielektrische Konstante zu erhöhen und eine größere Ladungsmenge als Information zu speichern, kann der Isolationsfilm 4 aus einem ungefähr 0,01 pm dicken, durch thermische Oxidation gebildeten Siliziumoxidfilm (d.h. Si0„) und aus einem ungefähr 0,02 ym dicken Siliziumnitridfilm bestehen, der beispielsweise mit einem CVD-Verfahren auf dem Siliziumoxidfilm abgeschieden wird.
Da die scharfen Winkel an den Kanten abgerundet sind, wird der Isolationsfilm 4 auf der Hauptoberfläche des Halbleitersubstrates 1 und entlang der Oberfläche innerhalb des kleinen Grabens 3 mit im wesentlichen gleicher Dicke ausgebildet.
Danach werden Standardherstellungsschritte zum Vollenden des DRAM nach den in den Figuren 2 und 3 dargestellten Ausführungsbeispiele eingesetzt.
Die Wirkung dieses Ausführungsbeispieles wird nun beschrieben.
Die Figur 10 zeigt einen Schnitt durch die DRAM-Speicherzelle, die als Modell bereitgestellt ist, um die elektrostatische Zerstörungsspannung des Isolationsfilmes eines kapazitiven Informationsspeicherelementes zu messen, das einen kleinen Graben einsetzt; Figur 11 ist ein vergrößerter Schnitt durch eine Kante des kleinen Grabens der Figur 10; Figur 12 zeigt in einem Diagramm die Ergebnisse von Berechnungen der elektrostatischen Zerstörungsspannung des Isolationsfilmes, die man unter Benutzung des Modells der Figuren 10 und 11 erhält; Figur 13 zeigt in einem Diagramm die experimentellen Ergebnisse zur elektrostatischen Zerstörungsspannung eines Isolationsfilmes, wenn die vorliegende Erfindung nicht angewendet wird; die Figuren 14 bis 16 zeigen in Diagrammen die experimentellen Eergebnisse zur elektrostatische Zerstörungsspannung eines Isolationsfilmes, wenn die vorliegende Erfindung angewendet wird.
351303
Bei den Figuren 10 und 11 bezeichnen die Bezugszeichen 3a und 3b Teile, bei denen die scharfen Winkel auf eine zylindrische Gestalt abgerundet sind, und 3c ist ein Teil, bei dem ein Vorsprung, der durch die Wirkung von Fremdmaterial beim Schritt der Ausbildung des kleinen Grabens 3a gebildet wird, auf sphärische Gestalt abgerundet ist.
Das Symbol t bezeichnet die Dicke des Isolationsfilmes 4, und r bezeichnet den Radius eines an der Kante des kleinen Grabens 3 gebildeten Bogens.
Bei der Figur 12 ist das Verhältnis aus dem Radius r und der Dicke t des Isolationsfilmes 4 (r/t )
OX OX
entlang der Abszissenachse aufgetragen, und entlang der Ordinatenachse ist die elektrostatische Zerstörungsspannung des Isolationsfilmes 4 in dem kleinen Graben 3 aufgetragen, wobei mit 1,0 die elektrostatische Zerstorungsspannung eines Isolationsfilmes 4 mit einem ebenen Oberflächenanteil bezeichnet wird.
Die Kurve A zeigt die elektrostatische Zerstörungsspannung des Isolationsfilmes 4 bei den Teilen 3a und 3b, die zylindrische Gestalt haben, und die Kurve B zeigt die elektrostatische Zerstorungsspannung des Isolationsfilmes 4 des in sphärische Form gebrachten Teiles 3c. Wie man anhand der Figuren 10 bis 12 deutlich erkennen kann, kann die Durchbruchsspannung des Isolations filmes 4 auf etwa 70 bis 90 % des Wertes des flachen Teiles verbessert werden, indem die scharfen Kanten des kleinen Grabens 3 auf einen Radius abgerundet werden, der wenigstens das Dreifache, der Dicke t des Isolationsfilmes 4 beträgt.
Wenn die Dicke t des Isolationsfilmes 4 beispielsweise etwa 0,01 ym beträgt, so sollte der Radius r etwa 0,03 ym betragen, damit man die oben beschriebenen Ergebnisse erhält. Wenn daher der Isolationsfilm 16 mit einer Dicke von 0,03 ym gebildet wird, so kann der Radius r ungefähr 0,03 ym betragen, und man kann für die Isolations
schicht 4 eine elektrostatische Zerstörungsspannung von etwa 70 bis 90 % des Wertes für den flachen Teil erreichen. Die Dicke des Isolationsfilmes 16 kann beispielsweise wenigstens 0,03 μπι betragen.
Bei den Figuren 13 bis 16 ist entlang der Abszissenachse die elektrostatische Zerstörungsspannung (V) des Isolationsfilmes 4 aufgetragen, und entlang der Ordinatenachse ist die Anzahl von Anordnungen aufgetragen, die zerstört werden, wenn die entlang der Abszisse dargestellte Spannung zwischen das Substrat 1 und die Elektrode 5 angelegt wird.
Die Figur 13 zeigt die elektrostatische Zerstörungsspannung für den Fall, daß der Isolationsfilm 4 direkt auf der Oberfläche eines kleinen Grabens 3A gebildet wird, dessen scharfen Kanten nicht abgerundet sind.
Die Figur 14 zeigt elektrostatische Zerstörungsspannung für den Fall, daß ein Isolationsfilm 4 auf der Oberfläche eines kleinen Grabens 3 gebildet wird, dessen scharfe Kanten durch die Bildung eines etwa 0,05 ym dicken Isolationsfilmes 16 abgerundet worden sind.
Die Figur 15 zeigt die elektrostatische Zerstörungsspannung für den Fall, daß der Isolationsfilm 4 auf der Oberfläche eines kleinen Grabens 3 gebildet ist, dessen scharfe Kanten durch die Bildung eines etwa 0,10 pm 5 dicken Isolationsfilmes 16 abgerundet worden sind.
Die Figur 16 zeigt die elektrostatische Zerstörungsspannung für den Fall, daß ein Isolationsfilm 4 auf der Oberfläche eines kleinen Grabens 3 gebildet wird, dessen scharfe Kanten durch die Bildung eines etwa 0,20 um dicken Isolationsfilmes 16 geglättet (abgerundet) worden sind.
In all diesen Fällen beträgt die Dicke t des Isolationsfilmes 4 0,02 ym.
Wie man anhand der Figuren 13 bis 16 deutlich erkennen kann, kann die Ausbildung eines kapazitiven Informations-
Speicherelementes in einem kleinen Graben 3, dessen scharfe Kanten abgerundet sind, die elektrostatische Zerstörungsspannung des Isolationsfilmes 4 um etwa 20 % im Vergleich zu einem Fall, bei dem die Ecken nicht abgerundet sind, verbessern.
Wie oben beschrieben, kann man mit den in der vorliegenden Anmeldung offenbarten technischen Mitteln die folgenden Wirkungen erzielen:
(1) Ein kleiner Graben, dessen scharfe Kanten geglättet (abgerundet) worden sind, kann hergestellt werden, indem (durch Ätzen oder Bohren) ein kleiner Graben in der Hauptoberfläche eines Halbleitersubstrates so ausgebildet wird, daß er sich von der Hauptoberfläche zum Substratinneren erstreckt, daß ein Isolationsfilm entlang der Oberfläche des kleinen Grabens gebildet wird, und daß ,■sodann dieser Isolationsfilm selektiv entfernt wird.
(2) Da mit der vorstehend unter (1) beschriebenen Weise ein kleiner Graben erzielt werden kann, dessen scharfe Kanten abgerundet sind, können eine deutliche Reduzierung in der Dicke des Isolationsfilmes und eine Konzentration des elektrischen Feldes an den Kanten des kleinen Grabens begrenzt bzw. vermieden werden; bei einer Halbleitervorrichtung, die den kleinen Graben, den auf der Hauptoberfläche des Halbleitersubstrates und entlang der Oberfläche innerhalb des kleinen Grabens vorgesehenen Isolationsfilm sowie eine auf dem Isolationsfilm gebildete leitende Schicht aufweist, kann die elektrostatische Zerstörungsspannung des Isolationsfilmes verbessert werden.
(3) Da mit der vorstehend unter (1) beschriebenen Weise ein kleiner Graben erreicht werden kann, dessen scharfe Kanten abgeglättet sind, können Dickenreduzierungen des Isolationsfilmes und eine Konzentration des elektrischen Feldes an den Kanten des kleinen Grabens bei einem kapazitiven, den kleinen Graben umfassenden Informationsspeicherelement einer Speicherzelle des DRAM vermieden werden; bei einem DRAM, das einen auf der Hauptoberfläche
des Halbleitersubstrates und entlang der Oberfläche innerhalb des kleinen Grabens angeordneten Isolationsfilm und eine auf dem Isolationsfilm ausgebildete leitende Schicht aufweist, kann die elektrostatische Zerstörungsspannung des Isolationsfilmes verbessert werden und der Verlust an als Information gespeicherter Ladung kann verhindert werden.
(4) Da deutliche Reduzierungen der Dicke des Isolationsfilmes sowie eine Konzentration des elektrischen Feldes an den Kanten eines kleinen Grabens herabgesetzt bzw. vermieden werden, und weil die elektrostatische Zerstörungsspannung des Isolationsfilmes verbessert werden kann, können bei einer Halbleitervorrichtung, welche den kleinen Graben einsetzt, wie vorstehend unter (2) beschrieben ist, die elektrische Zuverlässigkeit der integrierten Halbleiterschaltungsanordnung verbessert werden.
(5) Da merkliche Reduzierungen der Dicke des Isolationsfilmes und eine Konzentration des elektrischen Feldes an den Kanten eines kleinen Grabens beschränkt werden können, und weil bei einem einen schmalen Graben verwendenden kapazitiven Informationsspeicherelement einer DRAM-Speicherzelle die elektrostatische Zerstörungsspannung verbessert werden kann, und weil weiterhin, wie oben unter (3) beschrieben, der Verlust an als Information gespeicherter Ladung verhindert werden kann, kann die elektrische Zuverlässigkeit des DRAM verbessert werden.
Wenn auch die vorliegende Erfindung voranstehend unter besonderer Bezugnahme auf ein Ausführungsbeispiel beschrieben worden ist, ist die Erfindung hierauf nicht besonders beschränkt, sondern kann in verschiedener Art und Weise abgeändert werden, ohne daß man sich von den Gedanken der Erfindung entfernt.
Beispielsweise stellt das Ausführungsbeispiel ein Beispiel dar, bei dem die vorliegende Erfindung auf ein einen kleinen Graben verwendendes kapazitives Informations-
speicherelement einer DRAM-Speicherzelle angewendet wird, man ist aber darauf nicht beschränkt, und die Erfindung kann auch auf ein kapazitives Element einer integrierten Halbleiterschaltungsanordnung, welche einen kleinen Graben verwendet, eingesetzt werden.

Claims (1)

  1. PATENTANWALT»-; ' " ' j
    STREHL SCHÜBEL-HOPF SCHULZ 3 513 0 34 T
    WIDENMAYERSTRASSE 17. D-8000 MÜNCHEN 22
    HITACHI, LTD.
    DEA-27 048
    11. April 1985
    Halbleitervorrichtung
    PATENTANSPRÜCHE^
    M-. Halbleitervorrichtung,
    gekennzeichnet durch einen Graben (3) in der Hauptoberfläche eines Halbleitersubstrates (1), wobei der Graben (3) sich von der Hauptoberfläche in das Innere des Halbleitersubstrates hineinerstreckt und Kanten besitzt, durch einen Isolationsfilm (4), der auf der Hauptoberfläche des Halbleitersubstrates und entlang der Oberfläche innerhalb des Grabens (3) ausgebildet ist, und durch eine leitende Schicht (5), die auf dem Isolationsfilm (4) gebildet ist, wobei die Kanten abgerundet sind.
    2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die abgerundeten Kanten einen Radius r besitzen, welcher wenigstens das Dreifache der Dicke t des Isolationsfilmes (4) beträgt.
    3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die abgerundeten Kanten einen Krümmungsradius r besitzen, der wenigstens 0,03 ym beträgt.
    4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Kanten bogenförmige Gestalt haben.
    5. Halbleitervorrichtung nach «inem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Isolationsfilm (4) einen an die Hauptoberfläche und die Oberfläche des Grabens angrenzenden Siliziumoxidfilm und einen auf dem Siliziumoxidfilm befindlichen Siliziumnitridfilm umfaßt.
    6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennz eichnet, daß das Halbleitersubstrat (1) ein Silizium-Einkristall ist.
    7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine Reihenschaltung aus einem kapazitiven Informationsspeicherelement (C, CD), wobei dieses kapazitive Informationsspeicherelement einen Graben umfaßt, der in. der Hauptoberfläche des Halbleitersubstrates (1) derart ausgebildet ist, daß er sich von der Hauptoberfläche in das Innere des Halbleitersubstrates
    erstreckt, wobei dieser Graben (3) Kanten besitzt, wobei ferner ein Isolationsfilm (4) auf der Hauptoberfläche des Halbleitersubstrates (1) und entlang der Oberfläche innerhalb des Grabens (3) ausgebildet ist und eine leitende Schicht (5) auf dem Isolationsfilm abgeschieden ist, und durch ein Schaltelement (Q, QD), das in Reihe mit dem kapazitiven Informationsspeicherelement geschaltet ist, wobei die Kanten des Grabens (3) abgerundet sind.
    8. Verfahren zur Herstellung einer Halbleitervorrichtung
    nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die folgenden Verfahrensschritte:
    Ausbilden eines Grabens (3, 3A) in der Hauptoberfläche eines Halbleitersubstrates (1) derart, daß sich der Graben (3, 3A) von der Hauptoberfläche in das Innere des Halbleitersubstrates erstreckt und wobei der Graben (3) scharfe Kanten (16A) besitzt,
    Abrunden der scharfen Kanten,
    Ausbilden eines Isolationsfilmes (4) auf der Hauptoberfläche des Halbleitersubstrates und entlang der Oberfläche innerhalb des Grabens (3), und
    Ausbilden einer leitenden Schicht (5) auf der Isolationsschicht (4) .
    9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, dadurch gekennz eichnet, daß nach der Ausbildung des Grabens (3, 3A) ein erster
    3513C34
    Isolationsfilm (16) auf der Oberfläche innerhalb des Grabens (3) ausgebildet und dann anschließend selektiv entfernt wird, wodurch die Kanten des Grabens (3) abgerundet werden,
    Ausbilden des weiteren Isolationsfilmes (4) auf der Hauptoberfläche des Substrates und entlang der Oberfläche innerhalb des Grabens (3),.und anschließendes Ausbilden einer leitenden Schicht auf dem Isolationsfilm (4).
    10. Verfahren nach einem der Ansprüche 8 oder 9,
    dadurch gekennz eichnet, daß die Ausbildung des ersten Isolationsfilmes (16) die Ausbildung eines Siliziumoxidfilmes mittels thermischer Oxidation umfaßt.
    11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennz eichnet, daß als Halbleitersubstrat ein Silizium-Einkristall verwendet wird.
    12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennz eichnet, daß der Graben (3, 3A) durch anisotrope Ätzung des Halbleitersubstrates gebildet wird, wodurch ein Graben (3) mit scharfen Kanten (16A) gebildet wird.
    13. Verfahren nach einem der Ansprüche 8 bis 12,
    dadurch gekennz eichnet, daß der erste Isolationsfilm (16) mit einer Dicke von wenigstens 0,03 ym gebildet wird,
    14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß zur Ausbildung des Grabens (3, 3A) eine Maske (15A, 14A) auf der Substratoberfläche gebildet wird, wobei die Maske (15A, 14A) eine Öffnung an der Stelle des Grabens (3, 3A) besitzt, daß der Graben unter Verwendung der Maske gebildet wird, daß ein erster Isolationsfilm (16) entlang der Oberfläche innerhalb des Grabens unter Verwendung der Maske (14A) gebildet wird, daß der erste Isolationsfilm (16) selektiv entlang der Oberfläche innerhalb des Grabens entfernt wird, wodurch die Kanten des Grabens abgerundet werden, daß ein Isolationsfilm (4) auf der Hauptoberfläche des Halbleitersubstrates und entlang der Oberfläche innerhalb des Grabens (3, 3A) gebildet wird, und daß eine leitende Schicht (5) auf dem Isolationsfilm (4) gebildet wird.
    15. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 8 bis 14,
    dadurch gekennzeichnet, daß der Graben (3, 3A) durch Ätzung gebildet wird, daß der erste Isolationsfilm (16) durch thermische Oxidation gebildet wird, und daß die Maske (15A, 14A) aus Materialien (15, 14) gebildet wird, die gegenüber dem bei der Ätzung verwendeten Ätzmittel bzw. gegenüber der thermischen Oxidation beständig sind.
    16. Verfahren nach einem der Ansprüche 8 bis 15, dadurch gekennz eichnet, daß die Maske zwei Schichten (15A, 14A) umfaßt, wobei die erste Schicht (15A) aus einem Material (15) besteht, welches gegenüber der Ätzung beständig ist, und die zweite Schicht (14A) aus einem Material (14) besteht, das gegenüber thermischer Oxidation beständig ist.
    17. Verfahren nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, daß die erste Schicht (15A) aus Phosphorsilikatglas und die zweite Schicht (14A) aus Siliziumnitrid hergestellt werden.
DE3513034A 1984-04-11 1985-04-11 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE3513034C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59070859A JPH073858B2 (ja) 1984-04-11 1984-04-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3513034A1 true DE3513034A1 (de) 1985-10-24
DE3513034C2 DE3513034C2 (de) 1994-12-15

Family

ID=13443705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3513034A Expired - Fee Related DE3513034C2 (de) 1984-04-11 1985-04-11 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (8)

Country Link
US (1) US5100822A (de)
JP (1) JPH073858B2 (de)
KR (1) KR930007521B1 (de)
DE (1) DE3513034C2 (de)
GB (2) GB2159326B (de)
HK (2) HK91190A (de)
IT (1) IT1184402B (de)
SG (1) SG82390G (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3618128A1 (de) * 1985-05-31 1986-12-04 Toshiba Kawasaki Kk Verfahren zur herstellung eines mos-kondensators
DE3809653A1 (de) * 1987-03-23 1988-10-13 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zur herstellung einer halbleitereinrichtung
DE3829015A1 (de) * 1987-08-28 1989-04-06 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleiters
DE3902701A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
EP0401537A2 (de) * 1989-05-14 1990-12-12 Texas Instruments Incorporated Dynamische RAM-Zelle mit hoher Dichte

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376330A (ja) * 1986-09-18 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63234534A (ja) * 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS63287024A (ja) * 1987-05-19 1988-11-24 Seiko Epson Corp 半導体装置の製造方法
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US5223729A (en) * 1990-09-26 1993-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device and a method of producing the same
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5523252A (en) * 1993-08-26 1996-06-04 Seiko Instruments Inc. Method for fabricating and inspecting semiconductor integrated circuit substrate, and semi-finished product used for the sustrate
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6103635A (en) * 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6004850A (en) * 1998-02-23 1999-12-21 Motorola Inc. Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation
JP2009032808A (ja) * 2007-07-25 2009-02-12 Toshiba Corp 半導体装置
WO2009058142A1 (en) * 2007-10-31 2009-05-07 Agere Systems, Inc. Method to reduce trench capacitor leakage for random access memory device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) * 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN114743997A (zh) * 2021-01-07 2022-07-12 群创光电股份有限公司 感测装置的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2758283A1 (de) * 1976-12-27 1978-07-06 Raytheon Co Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung
US4295924A (en) * 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
EP0044400A2 (de) * 1980-07-03 1982-01-27 International Business Machines Corporation FET-Speicherzellenstruktur und Herstellungsverfahren
DE3128621A1 (de) * 1980-07-21 1982-05-06 Data General Corp., 01581 Westboro, Mass. Halbleitervorrichtung und verfahren zu ihrer herstellung
JPS5812739B2 (ja) * 1975-05-07 1983-03-10 株式会社日立製作所 半導体記憶装置
EP0088451A1 (de) * 1982-03-10 1983-09-14 Hitachi, Ltd. Halbleiterspeicher
US4404735A (en) * 1980-05-14 1983-09-20 Fujitsu Limited Method for manufacturing a field isolation structure for a semiconductor device
DE3414057A1 (de) * 1983-04-15 1984-10-18 Hitachi Ltd Halbleiter-speichervorrichtung und verfahren zu deren herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296429A (en) * 1978-08-09 1981-10-20 Harris Corporation VMOS Transistor and method of fabrication
US4353086A (en) * 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits
JPS57138162A (en) * 1981-02-20 1982-08-26 Nec Corp Manufacture of semiconductor device
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
JPS58202560A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812739B2 (ja) * 1975-05-07 1983-03-10 株式会社日立製作所 半導体記憶装置
DE2758283A1 (de) * 1976-12-27 1978-07-06 Raytheon Co Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung
US4295924A (en) * 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
US4404735A (en) * 1980-05-14 1983-09-20 Fujitsu Limited Method for manufacturing a field isolation structure for a semiconductor device
EP0044400A2 (de) * 1980-07-03 1982-01-27 International Business Machines Corporation FET-Speicherzellenstruktur und Herstellungsverfahren
DE3128621A1 (de) * 1980-07-21 1982-05-06 Data General Corp., 01581 Westboro, Mass. Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0088451A1 (de) * 1982-03-10 1983-09-14 Hitachi, Ltd. Halbleiterspeicher
DE3414057A1 (de) * 1983-04-15 1984-10-18 Hitachi Ltd Halbleiter-speichervorrichtung und verfahren zu deren herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
US-Z: Electronics, 23, Feb. 1984, S.126 - 130 *
US-Z: IBM Technical Disclosure Bulletin, Bd. 22, Nr. 7, Dez. 1979, S.2749 - 2750 *
US-Z: IBM Technical Disclosure Bulletin, Bd. 26, Nr. 2, Juli 1983, S.489 u. 490 *
US-Z: IEEE Transactions on Electron Devices, Bd. ED-31, Nr. 6, Juni 1984, S.746 - 753 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3618128A1 (de) * 1985-05-31 1986-12-04 Toshiba Kawasaki Kk Verfahren zur herstellung eines mos-kondensators
DE3809653A1 (de) * 1987-03-23 1988-10-13 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zur herstellung einer halbleitereinrichtung
US4985368A (en) * 1987-03-23 1991-01-15 Mitsubishi Denki Kabushiki Kaisha Method for making semiconductor device with no stress generated at the trench corner portion
DE3829015A1 (de) * 1987-08-28 1989-04-06 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleiters
DE3902701A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
EP0401537A2 (de) * 1989-05-14 1990-12-12 Texas Instruments Incorporated Dynamische RAM-Zelle mit hoher Dichte
EP0401537A3 (de) * 1989-05-14 1991-02-27 Texas Instruments Incorporated Dynamische RAM-Zelle mit hoher Dichte

Also Published As

Publication number Publication date
GB8819232D0 (en) 1988-09-14
DE3513034C2 (de) 1994-12-15
GB2206448B (en) 1989-05-24
HK11392A (en) 1992-02-21
GB2159326B (en) 1989-01-18
JPH073858B2 (ja) 1995-01-18
IT1184402B (it) 1987-10-28
IT8520269A0 (it) 1985-04-05
GB2159326A (en) 1985-11-27
KR930007521B1 (ko) 1993-08-12
US5100822A (en) 1992-03-31
KR850007716A (ko) 1985-12-07
JPS60214558A (ja) 1985-10-26
HK91190A (en) 1990-11-16
GB2206448A (en) 1989-01-05
GB8508932D0 (en) 1985-05-09
SG82390G (en) 1990-11-23

Similar Documents

Publication Publication Date Title
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19727466C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE3856143T2 (de) Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff
DE4434725C1 (de) Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19912220B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102006053159B4 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE4109774C2 (de)
DE3414057A1 (de) Halbleiter-speichervorrichtung und verfahren zu deren herstellung
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE10128928B4 (de) Halbleiterspeichervorrichtung, die keinen Floating-Body-Effekt aufweist, und dazugehöriges Herstellungsverfahren
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE69125593T2 (de) Dynamisches RAM und Verfahren zu seiner Herstellung
EP1145319B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE3930639C2 (de)
DE19726069B4 (de) Halbleitereinrichtung mit einer unteren und einer oberen Elektrode und zugehöriges Herstellungsverfahren
DD299990A5 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee