JPS6031099B2 - 増速拡散により半導体基板内に所定の導電型の領域を形成する方法 - Google Patents
増速拡散により半導体基板内に所定の導電型の領域を形成する方法Info
- Publication number
- JPS6031099B2 JPS6031099B2 JP51012927A JP1292776A JPS6031099B2 JP S6031099 B2 JPS6031099 B2 JP S6031099B2 JP 51012927 A JP51012927 A JP 51012927A JP 1292776 A JP1292776 A JP 1292776A JP S6031099 B2 JPS6031099 B2 JP S6031099B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- regions
- conductivity type
- temperature
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 150000002500 ions Chemical class 0.000 claims description 32
- 239000002019 doping agent Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 17
- 238000002955 isolation Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 helium ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は集積回路（ＩＣ）の製造方法に関し、更に具体
的に言えば、たとえば、原子番号最大数２のイオンの照
射（ｂｏｍｂａｒｄｍｅｎｔ）で拡散を速める、プロト
ン照射による増速拡散法（ｐｒｏｔｏｎ−ｅ油ａｎｃｅ
ｄｄｉＨｕｓｉｏｎ、以下、単に増速拡散法という）に
関する。
的に言えば、たとえば、原子番号最大数２のイオンの照
射（ｂｏｍｂａｒｄｍｅｎｔ）で拡散を速める、プロト
ン照射による増速拡散法（ｐｒｏｔｏｎ−ｅ油ａｎｃｅ
ｄｄｉＨｕｓｉｏｎ、以下、単に増速拡散法という）に
関する。
増速拡散法は、プレーナ型ＩＣではＰＮ接合および他の
接合をシフトする技術に用いられて来た。
接合をシフトする技術に用いられて来た。
このような技術に用いられる増速拡散法に関しては、米
国特許第３７１８５０２号、第３７５６８６２号および
第３７６１３１ｙ言明細書に記述されている。従来の増
速拡散法では、シリコンの場合４５０こ○以上の比較的
高い温度で、プロトン（水素）もし〈はヘリウム・イオ
ンを、増速拡散されるべきＰ型もしくはＮ型領域に照射
している。さらにこれらの方法では、イオンの照射と同
時にドライブ・ィン拡散（ｄｒｉｖｅ−ｉｎｄｉｆｆｕ
−ｓｉｏｎ）すなわち照射されている領域の接合のシフ
トを行うために、高い温度が選定される。したがって、
照射されている領域から導電型付与不純物すなわちドー
パント・イオンの拡散が行われるように、十分高い温度
にする必要がある。この場合の温度は、このようなイオ
ンの照射をしないで半導体材料内に特定のドーパント・
イオンを拡散する際の通常の拡散温度よりも低いが、し
かし照射イオンによる損傷で半導体材料内に生じた置換
空孔位置にドーパント・イオンを移動させるために十分
高い温度にしなければならない。さらに、損傷によって
生じた置換空孔はこの程度の高温でも同時にアニール（
熱処理）されるので、このような同時に拡散及び照射が
行われる工程は、特に半導体基体内の特定のドーパント
・イオンの拡散速度、温度及び照射のドーズ量等のパラ
メータを含む非常に精密な制御条件のもとで行なう必要
がある。これらのパラメータは、多数の拡散ドーパント
・イオン（拡散速度と温度との組合せで決まる要因）を
受け入れるのに十分な数の置換空孔（アニールの条件と
照射ドーズ量との組合せで決まる要因）を確保するため
に、精解に相関させる必要がある。さらに、このような
同時の工程では、アニールの効果を連続的に補償するた
めに、多量の照射ド−ズ量及び高注入ェネルギを必要と
する。精密な相関及び制御が要求されるこのような従来
の方法では、非常に複雑な装置及びもしくは高度の熟練
者が必要になる。
国特許第３７１８５０２号、第３７５６８６２号および
第３７６１３１ｙ言明細書に記述されている。従来の増
速拡散法では、シリコンの場合４５０こ○以上の比較的
高い温度で、プロトン（水素）もし〈はヘリウム・イオ
ンを、増速拡散されるべきＰ型もしくはＮ型領域に照射
している。さらにこれらの方法では、イオンの照射と同
時にドライブ・ィン拡散（ｄｒｉｖｅ−ｉｎｄｉｆｆｕ
−ｓｉｏｎ）すなわち照射されている領域の接合のシフ
トを行うために、高い温度が選定される。したがって、
照射されている領域から導電型付与不純物すなわちドー
パント・イオンの拡散が行われるように、十分高い温度
にする必要がある。この場合の温度は、このようなイオ
ンの照射をしないで半導体材料内に特定のドーパント・
イオンを拡散する際の通常の拡散温度よりも低いが、し
かし照射イオンによる損傷で半導体材料内に生じた置換
空孔位置にドーパント・イオンを移動させるために十分
高い温度にしなければならない。さらに、損傷によって
生じた置換空孔はこの程度の高温でも同時にアニール（
熱処理）されるので、このような同時に拡散及び照射が
行われる工程は、特に半導体基体内の特定のドーパント
・イオンの拡散速度、温度及び照射のドーズ量等のパラ
メータを含む非常に精密な制御条件のもとで行なう必要
がある。これらのパラメータは、多数の拡散ドーパント
・イオン（拡散速度と温度との組合せで決まる要因）を
受け入れるのに十分な数の置換空孔（アニールの条件と
照射ドーズ量との組合せで決まる要因）を確保するため
に、精解に相関させる必要がある。さらに、このような
同時の工程では、アニールの効果を連続的に補償するた
めに、多量の照射ド−ズ量及び高注入ェネルギを必要と
する。精密な相関及び制御が要求されるこのような従来
の方法では、非常に複雑な装置及びもしくは高度の熟練
者が必要になる。
或る増速拡散工程、特に接合をシフトするドライブ・ィ
ン拡散工程を非常に厳しい寸法上の限度内で行なわなけ
ればならない場合において、従来の技法も効果的ではあ
るが、できれば、複雑な装置もしくは高度の熟練者を要
することなしに、増速拡散がＬＳＩの製造工程で行われ
ることが望ましい。したがって、本発明の主な目的は、
必要なパラメータの相関および制御を最少にする増速拡
散法を提供することにある。
ン拡散工程を非常に厳しい寸法上の限度内で行なわなけ
ればならない場合において、従来の技法も効果的ではあ
るが、できれば、複雑な装置もしくは高度の熟練者を要
することなしに、増速拡散がＬＳＩの製造工程で行われ
ることが望ましい。したがって、本発明の主な目的は、
必要なパラメータの相関および制御を最少にする増速拡
散法を提供することにある。
本発明の他の目的は、半導体基体内に異なる接合の深さ
をもつ同導電型特性の領域を同時に形成するために利用
可能な増速拡散法を提供することにある。
をもつ同導電型特性の領域を同時に形成するために利用
可能な増速拡散法を提供することにある。
本発明の１応用例は、増速拡散を利用してべ‐スおよび
接合アィソレーション領域を同時に形成する集積回路の
製造方法を提供することにある。
接合アィソレーション領域を同時に形成する集積回路の
製造方法を提供することにある。
本発明は、プロトンもしくは他の軽イオンの照射を、高
温でのドライブ・ィン拡散段階に先だつ別個の段階で行
う方法で上記の目的を達成する。これは、最初に半導体
基体内の選択された導電型領域に原子番号最大数２の不
活性ドーパント・イオンを照射して達成される。半導体
基体の結晶格子構造内に空孔を生ぜしめるこの照射は、
ドライブ・ィン段階前の適当な時期に行なってもよい。
すなわち、この照射は、半導体基体内に選択された導電
型領域を形成する前、後、もしくは同時に行ってもよい
。この照射を受ける領域は、従来の拡散法、または選択
された導電型付与不純物すなわちドーパント・イオンを
注入するイオン注入法で形成してもよい。本発明の方法
でのクリテカルな点は、イオン照射段階中に熱処理（ａ
ｎｎｅａｌｉｎｇ）およびドーパント・イオンの拡散が
行われないことである。
温でのドライブ・ィン拡散段階に先だつ別個の段階で行
う方法で上記の目的を達成する。これは、最初に半導体
基体内の選択された導電型領域に原子番号最大数２の不
活性ドーパント・イオンを照射して達成される。半導体
基体の結晶格子構造内に空孔を生ぜしめるこの照射は、
ドライブ・ィン段階前の適当な時期に行なってもよい。
すなわち、この照射は、半導体基体内に選択された導電
型領域を形成する前、後、もしくは同時に行ってもよい
。この照射を受ける領域は、従来の拡散法、または選択
された導電型付与不純物すなわちドーパント・イオンを
注入するイオン注入法で形成してもよい。本発明の方法
でのクリテカルな点は、イオン照射段階中に熱処理（ａ
ｎｎｅａｌｉｎｇ）およびドーパント・イオンの拡散が
行われないことである。
したがって、この照射段階は３００ｏ０より低い温度、
好ましくは室温で行なう必要がある。このようにしてイ
オン照射段階で生ぜられたすべての置換空孔は、熱処理
されないでそのまま残り、後段階のドライブ・ィン拡散
が開始される際に貢献する。後段階のドライブ・ィン拡
散は、イオン照射された領域内のドーパント・イオンす
なわち導電型付与不純物を拡散するのに十分な温度で行
われる。この温度は、もちろんドーパント・イオンの最
適な拡散特性に依存するが、しかし、イオンが照射され
ない半導体基体の領域が拡散する温度よりも低くする。
したがって、このドライブ・ィン拡散段階の温度は６０
０〜９００００の範囲内にしなければならない。不活性
ドーパント・イオンの照射は、好ましくは、ドーパント
・イオンを含む選択された領域の近傍領域内に不活性ド
ーパント・イオンを添加するように行われ、後段階のド
ライブ・ィン中に、このような近傍領域内への拡散を速
めるようにする。
好ましくは室温で行なう必要がある。このようにしてイ
オン照射段階で生ぜられたすべての置換空孔は、熱処理
されないでそのまま残り、後段階のドライブ・ィン拡散
が開始される際に貢献する。後段階のドライブ・ィン拡
散は、イオン照射された領域内のドーパント・イオンす
なわち導電型付与不純物を拡散するのに十分な温度で行
われる。この温度は、もちろんドーパント・イオンの最
適な拡散特性に依存するが、しかし、イオンが照射され
ない半導体基体の領域が拡散する温度よりも低くする。
したがって、このドライブ・ィン拡散段階の温度は６０
０〜９００００の範囲内にしなければならない。不活性
ドーパント・イオンの照射は、好ましくは、ドーパント
・イオンを含む選択された領域の近傍領域内に不活性ド
ーパント・イオンを添加するように行われ、後段階のド
ライブ・ィン中に、このような近傍領域内への拡散を速
めるようにする。
ドライブ・ィンを半導体基体の表面からいっそう深く行
う場合には、ドーパント・イオンを含む領域の深さを越
える深さに不活性ドーパント・イオンを添加するように
、イオン照射の適応量を十分にする必要がある。本発明
においては、いかなる場合でも拡散ステップを実施する
時点において全置換空孔がアニールされないで存在する
ので、標準的な拡散技術を用いる事が可能であり、しか
も６００こ○乃至９００℃の間の選択された温度におい
てドライブ・ィン拡散が平衡状態に達するまで継続する
ので複雑な制御装置または高度の熟練者を必要としない
。
う場合には、ドーパント・イオンを含む領域の深さを越
える深さに不活性ドーパント・イオンを添加するように
、イオン照射の適応量を十分にする必要がある。本発明
においては、いかなる場合でも拡散ステップを実施する
時点において全置換空孔がアニールされないで存在する
ので、標準的な拡散技術を用いる事が可能であり、しか
も６００こ○乃至９００℃の間の選択された温度におい
てドライブ・ィン拡散が平衡状態に達するまで継続する
ので複雑な制御装置または高度の熟練者を必要としない
。
この場合には、増速拡散は、加熱が継続されるか否かに
関係なく終る。この理由は、不活性ドーパント・イオン
の照射によって生じた過剰な空孔が充填されてしまえば
、６００〜９０び○の範囲内の温度においてはそれ以上
の拡散は無視し得るからである。任意の付加的拡散は、
９００二０より高い従来の拡散温度で行われる。本発明
の一面によれば、前記の２段階の増速拡散技法は、半導
体表面もしくは界面に従って異なる接合深さを有するド
ーピング・レベルおよび同導電型の基体領域を同時に形
成する場合には非常に有効に利用され得る。
関係なく終る。この理由は、不活性ドーパント・イオン
の照射によって生じた過剰な空孔が充填されてしまえば
、６００〜９０び○の範囲内の温度においてはそれ以上
の拡散は無視し得るからである。任意の付加的拡散は、
９００二０より高い従来の拡散温度で行われる。本発明
の一面によれば、前記の２段階の増速拡散技法は、半導
体表面もしくは界面に従って異なる接合深さを有するド
ーピング・レベルおよび同導電型の基体領域を同時に形
成する場合には非常に有効に利用され得る。
接合分離型プレーナ・トランジスタを含む集積回路内の
ベースおよびアィソレーション領域を同時の製造工程で
形成する場合には、最初に、一導電型のェピタキシャル
層を反対導電型の基体上に形成する。次に、上記反対導
電型のドーパント・イオンを、特に集積回路構造のベー
スおよびアィソレーション領域として選択されたェピタ
キシャル表面領域内に同時に添加する。不活性ドーパン
ト・イオンの照射は、アィソレーション領域だけが照射
されるように、ベース領域をマスクして、３００ｏ○よ
り低い温度で行う。次に、イオンが照射されたアィソレ
ーション領域がヱピタキシャル層を経て基板に達する深
さにドライブ・ィン拡散するのに十分な期間であって、
かつ照射されなかったベース領域がこのような深さにド
ライブ・ィン拡散するのには不十分な期間の間、６００
〜９００ｑＣの範囲内の温度で、ェピタキシャル層を加
熱する。このようにして、トランジスタ素子を取囲むＰ
Ｎ接合アィソレーションが形成され、一方、照射されな
かったベース領域の接合は、ほぼ変化することなくその
位置にとどまる。以下に、図面を参照して、本発明の良
好なる実施例を説明する。
ベースおよびアィソレーション領域を同時の製造工程で
形成する場合には、最初に、一導電型のェピタキシャル
層を反対導電型の基体上に形成する。次に、上記反対導
電型のドーパント・イオンを、特に集積回路構造のベー
スおよびアィソレーション領域として選択されたェピタ
キシャル表面領域内に同時に添加する。不活性ドーパン
ト・イオンの照射は、アィソレーション領域だけが照射
されるように、ベース領域をマスクして、３００ｏ○よ
り低い温度で行う。次に、イオンが照射されたアィソレ
ーション領域がヱピタキシャル層を経て基板に達する深
さにドライブ・ィン拡散するのに十分な期間であって、
かつ照射されなかったベース領域がこのような深さにド
ライブ・ィン拡散するのには不十分な期間の間、６００
〜９００ｑＣの範囲内の温度で、ェピタキシャル層を加
熱する。このようにして、トランジスタ素子を取囲むＰ
Ｎ接合アィソレーションが形成され、一方、照射されな
かったベース領域の接合は、ほぼ変化することなくその
位置にとどまる。以下に、図面を参照して、本発明の良
好なる実施例を説明する。
第１図〜第５図を参照するに、本発明の増速拡散法を用
いて、接合分離型バィポーラ・トランジスタを含む集積
回路内のＰ型ベース領域とＰ型アィソレーション領域と
を同時に形成する方法が示されている。
いて、接合分離型バィポーラ・トランジスタを含む集積
回路内のＰ型ベース領域とＰ型アィソレーション領域と
を同時に形成する方法が示されている。
第１図を参照するに、好ましくは約１０〜２００伽の抵
抗率および約０．３８側（１５ミル）の厚さのＰ導電型
の基体１０には、従来の拡散法またはイオン・ィンプラ
ンテーション法で２０×１ぴ０仇‐３のＣ。
抗率および約０．３８側（１５ミル）の厚さのＰ導電型
の基体１０には、従来の拡散法またはイオン・ィンプラ
ンテーション法で２０×１ぴ０仇‐３のＣ。
（不純物表面濃度）のＮ十サブコレクタ領域１１が形成
されている。このＮ＋領域１１のシート抵抗は約４〜５
Ｑ／□である。次に、第２図を参照するに、好ましくは
０．３〜０．５０ｃｍの抵抗率のＮ導電型の領域１２が
基体１０の表面上にェピタキシャル成長される。
されている。このＮ＋領域１１のシート抵抗は約４〜５
Ｑ／□である。次に、第２図を参照するに、好ましくは
０．３〜０．５０ｃｍの抵抗率のＮ導電型の領域１２が
基体１０の表面上にェピタキシャル成長される。
このェピタキシャル層１２は、硯素がドープされた層で
、２仏程度の厚さである。ヱピタキシヤル成長中に、Ｎ
十領域１１は、図示のようにェピタキシャル層１２内に
外方拡散（ｏｕｔ−ｄｉｆｆｕｓｅ）する。第３図を参
照するに、約１５００△の厚さの酸化膜１３が従釆の熱
酸化法、熱分解法もしくはＲＦスパッタリング法でヱピ
タキシヤル層の表面上に形成される。次に、従来のＩＣ
製造技術の写真食刻法を利用して、開孔１４が、後に形
成されるＰ型アィソレーション領域に一致するところの
酸化膜１３を貫通して形成され、そして関孔１５も後に
形成されるＰ型ベース領域に一致するところに形成され
る。続いて、従来のＩＣ製造技術の拡散法を利用して、
好ましくは拡散源として棚素を使用してＰ拡散が行われ
て、同時にアィソレーション領域１６およびベース領域
１７を形成する。これらの領域１６および１７のＣｏは
２〜３×１び８伽‐３である。変形例としては、標準の
イオン・ィンプランテーション法で、棚素イオンもしく
は他のＰ型イオンを同時に添加して、領域１６および１
７を形成してもよい。この際の標準のＩＣ製造技術およ
び拡散技術の一例は、米国特許第３５３９８７６号明細
書に記述されており、また、標準のイオン・ィンプラン
テーション技術およびその装置の例は、米国特許第３７
５６８６２言明細書に記述されている。これまで標準の
ＩＣ製造技術で形成されてきた基体には、ァィソレーシ
ョン領域１６に対して増速拡散を利用するために、本発
明の方法が適用される。さて、第４図を参照するに、酸
化膜の表面層１３′は、イオン注入の有効なマスクとし
て役立つのに十分な厚さにするために、再形成され、ェ
ピタキシャル層１２の全表面を覆う。これは、従来の熱
分解法もしくはスパッタリング法で都合よく形成され得
る。その理由は、これらの方法では、基体に形成される
どの領域の拡散温度よりもかなり低い温度で酸化膜を形
成し得るからである。再び、従来のＩＣ製造技術の写真
食刻法を利用して、関孔１８が、アィソレーション領域
１６と一致する層１３′に形成される。変形例として、
例えばホトレジストのような他の材料の層を層１３の上
に形成して、開孔１８と同様な開孔をこの層に形成して
もよい。次に、標準のイオン・ィンプランテーション法
、例えば米国特許第３７５６８６２号明細書に記述され
ているような方法を利用して、基体に不活性ドーパント
・イオン、すなわちプロトン（比十）を照射する。
、２仏程度の厚さである。ヱピタキシヤル成長中に、Ｎ
十領域１１は、図示のようにェピタキシャル層１２内に
外方拡散（ｏｕｔ−ｄｉｆｆｕｓｅ）する。第３図を参
照するに、約１５００△の厚さの酸化膜１３が従釆の熱
酸化法、熱分解法もしくはＲＦスパッタリング法でヱピ
タキシヤル層の表面上に形成される。次に、従来のＩＣ
製造技術の写真食刻法を利用して、開孔１４が、後に形
成されるＰ型アィソレーション領域に一致するところの
酸化膜１３を貫通して形成され、そして関孔１５も後に
形成されるＰ型ベース領域に一致するところに形成され
る。続いて、従来のＩＣ製造技術の拡散法を利用して、
好ましくは拡散源として棚素を使用してＰ拡散が行われ
て、同時にアィソレーション領域１６およびベース領域
１７を形成する。これらの領域１６および１７のＣｏは
２〜３×１び８伽‐３である。変形例としては、標準の
イオン・ィンプランテーション法で、棚素イオンもしく
は他のＰ型イオンを同時に添加して、領域１６および１
７を形成してもよい。この際の標準のＩＣ製造技術およ
び拡散技術の一例は、米国特許第３５３９８７６号明細
書に記述されており、また、標準のイオン・ィンプラン
テーション技術およびその装置の例は、米国特許第３７
５６８６２言明細書に記述されている。これまで標準の
ＩＣ製造技術で形成されてきた基体には、ァィソレーシ
ョン領域１６に対して増速拡散を利用するために、本発
明の方法が適用される。さて、第４図を参照するに、酸
化膜の表面層１３′は、イオン注入の有効なマスクとし
て役立つのに十分な厚さにするために、再形成され、ェ
ピタキシャル層１２の全表面を覆う。これは、従来の熱
分解法もしくはスパッタリング法で都合よく形成され得
る。その理由は、これらの方法では、基体に形成される
どの領域の拡散温度よりもかなり低い温度で酸化膜を形
成し得るからである。再び、従来のＩＣ製造技術の写真
食刻法を利用して、関孔１８が、アィソレーション領域
１６と一致する層１３′に形成される。変形例として、
例えばホトレジストのような他の材料の層を層１３の上
に形成して、開孔１８と同様な開孔をこの層に形成して
もよい。次に、標準のイオン・ィンプランテーション法
、例えば米国特許第３７５６８６２号明細書に記述され
ているような方法を利用して、基体に不活性ドーパント
・イオン、すなわちプロトン（比十）を照射する。
ェピタキシャル層が２〜３仏の厚さの場合には、このイ
オン照射は、２００〜２５０ＫｅＶ程度のェネルギ・レ
ベルで、室温で行われる。プロトンの適応量は５×１び
４伽‐２〜５×１び５伽‐２程度である。これらの条件
のもとでは、最適な構造損傷になり、したがって、大多
数の拡散空孔は、開孔１８とほぼ同じ横方向寸法をもち
かつアイソレーション領域１６の下の領域１９内に生じ
る。第５図を参照するに、この構造体を６００〜９００
ｑＣの範囲内の温度で加熱する、この実施例の場合では
７００℃で３０分間加熱した。Ｐ型アイソレーション領
域１６がェピタキシャル層１２を経てＰ型菱体１０‘こ
完全に達するまで、ドライブ・ィンが行われて、ベース
領域１７を含むトランジスタ素子を取囲むアィソレーシ
ョンが形成される。このドライブ・ィン拡散段階中、照
射されなかったベース領域１７では、どのようなドライ
ブ・イン拡散も行われない。このＩＣ構造体は、従来の
半導体製造工程に従って、標準のェミッタ形成法、適当
な表面安定化層の形成および金属化パターンの形成等の
後処理段階を経て完成品になる。
オン照射は、２００〜２５０ＫｅＶ程度のェネルギ・レ
ベルで、室温で行われる。プロトンの適応量は５×１び
４伽‐２〜５×１び５伽‐２程度である。これらの条件
のもとでは、最適な構造損傷になり、したがって、大多
数の拡散空孔は、開孔１８とほぼ同じ横方向寸法をもち
かつアイソレーション領域１６の下の領域１９内に生じ
る。第５図を参照するに、この構造体を６００〜９００
ｑＣの範囲内の温度で加熱する、この実施例の場合では
７００℃で３０分間加熱した。Ｐ型アイソレーション領
域１６がェピタキシャル層１２を経てＰ型菱体１０‘こ
完全に達するまで、ドライブ・ィンが行われて、ベース
領域１７を含むトランジスタ素子を取囲むアィソレーシ
ョンが形成される。このドライブ・ィン拡散段階中、照
射されなかったベース領域１７では、どのようなドライ
ブ・イン拡散も行われない。このＩＣ構造体は、従来の
半導体製造工程に従って、標準のェミッタ形成法、適当
な表面安定化層の形成および金属化パターンの形成等の
後処理段階を経て完成品になる。
本発明の実施を具体的に説明するのに役立つ良好なる実
施例では、ェピタキシャル層表面から延びる領域の増速
拡散に関して述べているが、しかしェピタキシャル表面
から離れた埋込み領域にも、埋込み領域に対して上、下
もしくは横のすぐ近くの領域内にこのような埋込み領域
を選択的に広めるために、本発明の増速拡散法を利用し
得ることがわかる。
施例では、ェピタキシャル層表面から延びる領域の増速
拡散に関して述べているが、しかしェピタキシャル表面
から離れた埋込み領域にも、埋込み領域に対して上、下
もしくは横のすぐ近くの領域内にこのような埋込み領域
を選択的に広めるために、本発明の増速拡散法を利用し
得ることがわかる。
さらに、結晶の損傷を最大に生ぜしめる領域を選択的に
制御する、したがって、大多数の拡散空孔を選択的に制
御し得る本発明の方法は、このような領域のすぐ近くの
領域内に拡散して、ドライブ・ィソすなわち領域をシフ
トするのに利用され得ることも認識されたい。
制御する、したがって、大多数の拡散空孔を選択的に制
御し得る本発明の方法は、このような領域のすぐ近くの
領域内に拡散して、ドライブ・ィソすなわち領域をシフ
トするのに利用され得ることも認識されたい。
第１図〜第５図は、本発明の良好なる実施態様を具体的
に示すそれぞれの製造段階でのにの部分断面図である。 １０・…・・半導体基体、１１……埋込み領域、１２…
…ェピタキシャル層、１３……酸化膜、１４，１５，１
８・・・・・・関孔、１６・・・・・・アィソレーショ
ン領域、１７・・・・・・ベース領域。ＦＩＧ‐イ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５
に示すそれぞれの製造段階でのにの部分断面図である。 １０・…・・半導体基体、１１……埋込み領域、１２…
…ェピタキシャル層、１３……酸化膜、１４，１５，１
８・・・・・・関孔、１６・・・・・・アィソレーショ
ン領域、１７・・・・・・ベース領域。ＦＩＧ‐イ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５
Claims (1)
- １ 所定の導電型のドーパントを半導体基板表面の複数
の領域に導入し、 ３００℃より抵い温度で、上記複数
の領域のうちの選択された一組の領域の各々の少なくと
も一部に、原子番号が２以下の非ドーパント・イオンを
照射し且つ上記複数の領域のうちの他の組の領域には上
記照射を行なわず、 上記非ドーパント・イオンの照射
を受けた領域のドーパントを上記基板中に上記非照射領
域よりも深く拡散させるに十分な時間上記基板を６００
℃乃至９００℃の範囲内の温度に加熱することを含む、
増速拡散により半導体基板内において異なつた深さの
上記所定の導電型の領域を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US562370 | 1975-03-26 | ||
| US05/562,370 US3982967A (en) | 1975-03-26 | 1975-03-26 | Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51114865A JPS51114865A (en) | 1976-10-08 |
| JPS6031099B2 true JPS6031099B2 (ja) | 1985-07-20 |
Family
ID=24246013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51012927A Expired JPS6031099B2 (ja) | 1975-03-26 | 1976-02-10 | 増速拡散により半導体基板内に所定の導電型の領域を形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3982967A (ja) |
| JP (1) | JPS6031099B2 (ja) |
| DE (1) | DE2611559C3 (ja) |
| FR (1) | FR2305853A1 (ja) |
| GB (1) | GB1478003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241744A (ja) * | 1986-04-14 | 1987-10-22 | Fujitsu Ten Ltd | 車載用機器表示部のデイマ−回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2038548B (en) * | 1978-10-27 | 1983-03-23 | Nippon Telegraph & Telephone | Isolating semiconductor device by porous silicon oxide |
| US4335504A (en) * | 1980-09-24 | 1982-06-22 | Rockwell International Corporation | Method of making CMOS devices |
| US4522657A (en) * | 1983-10-20 | 1985-06-11 | Westinghouse Electric Corp. | Low temperature process for annealing shallow implanted N+/P junctions |
| US4929489A (en) * | 1987-07-20 | 1990-05-29 | Dreschhoff Gisela A M | Method of making and using selective conductive regions in diamond layers |
| US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
| US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
| JP3865145B2 (ja) * | 1996-01-26 | 2007-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE69733471D1 (de) | 1997-07-03 | 2005-07-14 | St Microelectronics Srl | Verfahren zur Herstellung von Geräten in einem halbleitenden Substrat |
| US6114225A (en) * | 1998-11-16 | 2000-09-05 | Industrial Technology Research Institute | Local penetrating proton beam transmutation doping method for silicon |
| DE102005043913B4 (de) * | 2004-09-22 | 2011-06-30 | Infineon Technologies AG, 81669 | Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper |
| JP2014138173A (ja) * | 2013-01-18 | 2014-07-28 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び基板処理システム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
| US3533857A (en) * | 1967-11-29 | 1970-10-13 | Hughes Aircraft Co | Method of restoring crystals damaged by irradiation |
| US3655457A (en) * | 1968-08-06 | 1972-04-11 | Ibm | Method of making or modifying a pn-junction by ion implantation |
| US3718502A (en) * | 1969-10-15 | 1973-02-27 | J Gibbons | Enhancement of diffusion of atoms into a heated substrate by bombardment |
| GB1307546A (en) * | 1970-05-22 | 1973-02-21 | Mullard Ltd | Methods of manufacturing semiconductor devices |
| US3756862A (en) * | 1971-12-21 | 1973-09-04 | Ibm | Proton enhanced diffusion methods |
| GB1420065A (en) * | 1972-01-31 | 1976-01-07 | Mullard Ltd | Methods of manufacturing semiconductor bodies |
-
1975
- 1975-03-26 US US05/562,370 patent/US3982967A/en not_active Expired - Lifetime
-
1976
- 1976-01-29 FR FR7603001A patent/FR2305853A1/fr active Granted
- 1976-02-10 JP JP51012927A patent/JPS6031099B2/ja not_active Expired
- 1976-02-10 GB GB504976A patent/GB1478003A/en not_active Expired
- 1976-03-18 DE DE2611559A patent/DE2611559C3/de not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241744A (ja) * | 1986-04-14 | 1987-10-22 | Fujitsu Ten Ltd | 車載用機器表示部のデイマ−回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51114865A (en) | 1976-10-08 |
| DE2611559C3 (de) | 1981-12-17 |
| FR2305853B1 (ja) | 1978-11-10 |
| US3982967A (en) | 1976-09-28 |
| FR2305853A1 (fr) | 1976-10-22 |
| DE2611559B2 (de) | 1981-04-16 |
| GB1478003A (en) | 1977-06-29 |
| DE2611559A1 (de) | 1976-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5952533B2 (ja) | 半導体内にド−プ領域を作る方法 | |
| US4243433A (en) | Forming controlled inset regions by ion implantation and laser bombardment | |
| JPH0376575B2 (ja) | ||
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| WO1985002940A1 (en) | Method for making a conductive silicon substrate and a semiconductor device formed therein | |
| US4502205A (en) | Method of manufacturing an MIS type semiconductor device | |
| JPS6031099B2 (ja) | 増速拡散により半導体基板内に所定の導電型の領域を形成する方法 | |
| JPS6242418A (ja) | ド−パントの拡散及びド−パントの電気的活性化を制御する方法 | |
| US4004950A (en) | Method for improving the doping of a semiconductor material | |
| US3761319A (en) | Methods of manufacturing semiconductor devices | |
| US6214707B1 (en) | Method of forming a doped region in a semiconductor substrate | |
| KR20070043157A (ko) | 태양전지용 접합층 형성방법 | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| JP4141505B2 (ja) | ＳｉＣ層中にボロンをドープされた領域を生成する方法 | |
| US3660171A (en) | Method for producing semiconductor device utilizing ion implantation | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| US3856578A (en) | Bipolar transistors and method of manufacture | |
| US3918996A (en) | Formation of integrated circuits using proton enhanced diffusion | |
| US20010018258A1 (en) | Method for fabricating semiconductor device | |
| JPS5931849B2 (ja) | 半導体装置の製造方法 | |
| JP2000077350A (ja) | 電力用半導体装置及びその製造方法 | |
| JPH03201535A (ja) | 半導体装置とその製造方法 | |
| KR19990059071A (ko) | 반도체 소자의 제조 방법 | |
| JP4045642B2 (ja) | 半導体デバイスの製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 |