JPS5952533B2 - 半導体内にド−プ領域を作る方法 - Google Patents

半導体内にド−プ領域を作る方法

Info

Publication number
JPS5952533B2
JPS5952533B2 JP50125207A JP12520775A JPS5952533B2 JP S5952533 B2 JPS5952533 B2 JP S5952533B2 JP 50125207 A JP50125207 A JP 50125207A JP 12520775 A JP12520775 A JP 12520775A JP S5952533 B2 JPS5952533 B2 JP S5952533B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
dopant
polycrystalline
doped regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50125207A
Other languages
English (en)
Other versions
JPS5165561A (ja
Inventor
グラウル ユルゲン
ムルマン ヘルム−ト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS5165561A publication Critical patent/JPS5165561A/ja
Publication of JPS5952533B2 publication Critical patent/JPS5952533B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 この発明は一つまたはそれ以上の多結晶または無定形層
からドープ物質を拡散侵入させることによつて半導体内
にドープ領域を作る方法を対象とする。
ドープ領域を持つ半導体デバイスの製作に対しては現在
主として拡散とイオン注入が利用されてフいる。
拡散の場合表面においてのドープ物質の濃度と半導体内
のドーピング濃度分布はドープ物質の半導体への溶解度
、温度処理ドーピング操作の過程によつて決定される。
典型的な操作過程は特定の５ドープ物質量を半導体表面
近くに置くための被覆とそれに続くｐｎの接合位置を決
めるための拡散との二つに分割するものである。この場
合半導体表面のドープ原子濃度が一般に極めて高いこと
から結晶格子欠陥が発生することがある。ク イオン注
入によるドーピングの場合には半導体表面においての高
いドープ物質濃度を避けることができる。
イオン注入の場合ドーピング濃度の最大値とその位置は
イオンエネルギーと注入量に関係する。しかし注入され
たイオンによつて放射線５損傷が格子の乱れの形で生ず
るから後から熱処理によつてその損傷を回復させる必要
がある。ドーピング濃度が１０”゛Ｃｍ−３以上の高い
注入量の場合、放射線損傷は例えば空孔と格子間酸素原
子の組合せのような複合欠陥の形をとることが多く、比
較ク的高い温度特に１０００℃以上の温度で始めて完全
に回復可能である。上記の欠点を避けるため半導体表面
にドープ物質供給層を設けこの層に予めドープ物質をイ
オン注入によつて入れておくことは既に提案されてい５
るが半導体の所定区域にドープ物質を入れるためにはド
ープ物質を注入したドープ物質供給層にこの所定区域に
対応した構造を作つた後始めてドープ物質の拡散を実施
しなければならないからドープ物質を注入してから本来
の拡散処理を実施するまで比較的長時間に亘つて種々の
処理を受け、その間にドープ物質供給層内のドープ物質
分布に変化を生じこの層から半導体内に拡散させたドー
プ物質の分布は予定したものにならない惧がある。
この変動は調節不可能である。この発明の目的は半導体
に入れたドープ物質の濃度を半導体表面においても調節
することができ、それによつてドープされた半導体の結
晶格子の乱れを極めて少くすることができる半導体のド
ーピング方法を提供することである。
この場合ドーピングは半導体上に作られた層から行われ
、この層は同時にオーム接触として使用される。この方
法によつて勝れた特性を持つトランジスタを得ることも
この発明の目的である。上記の目的はこの発明により半
導体の所定の表面にドープ物質の通過を阻止するマスク
層を全面的に設け、半導体内に作るドープ領域に予定さ
れている区域の上においてこのマスク層に窓を作つた後
マスク層とその窓内に露出した半導体表面との上に全面
的に多結晶又は無定形の半導体材料層を設け、続いてこ
の半導体材料層にドープ物質をイオン注入によつて入れ
、このドープ物質を半導体材料層からマスク層の窓を通
して半導体の所定区域内に拡散させることにより達成さ
れる。
この発明の方法においては半導体表面に予めマスク層が
設けられ、ドープ物質供給層にドープ物質が注入された
後直ちに本来の拡散処理を行なうことができるからドー
プ物質供給層内のドープ物質分布が変化することなく半
導体中のドープ物質の表面濃度は層中のドープ物質濃度
および拡散温度と時間という自由に選ぶことができるパ
ラメータだけに関係する。層のドーピングはイオン注入
によつて正確に行われる。イオン注入に基いて多結晶ま
たは無定形層に生ずる放射線損傷は孝慮する必要はない
。半導体表面のドープ物質供給層は拡散処理が終つた後
除去するのが普通であるがその際この層の一部を残して
おいてそれをドープ領域に対するオーム接触電極として
使用することができる。
この発明による方法は総ての半導体に適用されるが特に
Ｉ族、１１１−Ｖ族、１１−ＶＩ族半導体およびそれら
の混合結晶に適している。層の材料としては上記のよう
な半導体を多結晶または無定形状態およびそれらの混合
状態で使用することができる。
また異つた材料の層を重ねて設けても、それを並べて設
けてもよい。この発明の方法によつて作られるトランジ
スタは、ベース巾に亘つてのキヤリヤ濃度積分を拡散係
数で除したグンメル数に最大直流増巾率を乗じたものが
、層無しに拡散およびイオン注入によつて作られたトラ
ンジスタの場合の少くとも５倍でｌあることまたはエミ
ツタベース逆電流が層無しにイオン注入されたトランジ
スタの場合の１／５以下であることを特徴とする。
次に図面についてこの発明を更に詳細に説明する。
層材料として多結晶シリコンを使用しシリコン半導体に
ヒ素をドープするものとする。
第２図に示すようにシリコン基体１の表面２を加熱酸化
または熱分解析出による二酸化シリコン層３で覆つた後
この二酸化シリコン層にホトエツチングによつて窓４，
５を作る。この窓は第１図に示すような形である。第］
図の１１−１１線に沿う断面が第２図に示されている。
続く工程で第２図の構造の表面に多結晶シリコン層６を
、熱分解法によつて設ける。層６の厚さは０．１５μｍ
乃至０．５μｍとする。このシリコン層６にヒ素イ牙ン
を注入する。注入エネルギーＥ１は分布の極大部が多結
晶シリコン層６内にあるように選ぶ。層の厚さが約０．
３μｍのときＥｌ３ＯＯｋｅＶである。これによつて第
３図に示したようなドープされた多結晶シリコン層６を
持つ構造が作られる。第４図は５×１０１４乃至５×１
０１６ｃｍ−２の注入量に対する層６内のヒ素濃度分布
を示す。
縦軸にはヒ素濃度ｋをとり、横軸には窓４，５上の多結
晶シリコン層の表面７からの距離ｄをとる。“Ａ゛およ
び″Ｂ”は多結晶シリコン層６の区域と単結晶シリコン
基板１の区域を示している。例えば９５０℃において３
０分間の拡散により注入されたヒ素原子は多結晶シリコ
ン層６から単結晶基板に拡散して第５図に示したような
分布となる。
これによつて窓４，５の下にヒ素をドープされた領域８
，９が作られる（第６図）。続くホトエツチングによつ
て多結晶シリコン層６を第６図に示すように窓４，５の
島区域１０，１１を残して除去する。
これらの島１０，１１は次に設けられる導体路１２，１
３とのオーム接触となる。上記の方法によつてヒ素をド
ープされたエミツタ領域を持つ集積バイボーラートラン
ジスタは係数５００までの最大電流増巾率と４ＧＨ，に
達する限界周波数を示す。
【図面の簡単な説明】
第１図は二つの窓を持つ半導体表面層の平面図、第２図
，第３図および第６図はこの発明の方法の三つの段階に
おいての半導体構造の断面図、第４図はイオン注入によ
るドープ物質濃度分布、第５図は拡散処理後のドープ物
質濃度分布である。 １はシリコン基体、３は二酸化シリコン層、４と５は窓
、６は多結晶シリコン層、８と９はドープ領域である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体の所定の表面にドープ物質の通過を阻止する
    マスク層を全面的に設け、半導体内に作るドープ領域に
    予定されている区域の上においてこのマスク層に窓を作
    つた後マスク層とその窓内に露出した半導体表面との上
    に全面的に多結晶又は無定形の半導体材料層を設け、続
    いてこの半導体材料層にドープ物質をイオン注入によつ
    て入れ、このドープ物質を半導体材料層からマスク層の
    窓を通して半導体の所定区域内に拡散させることを特徴
    とする半導体上の多結晶又は無定形材料層からドープ物
    質を半導体に拡散させることにより半導体内にドープ領
    域を作る方法。
JP50125207A 1974-10-18 1975-10-17 半導体内にド−プ領域を作る方法 Expired JPS5952533B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2449688A DE2449688C3 (de) 1974-10-18 1974-10-18 Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE2449688 1974-10-18

Publications (2)

Publication Number Publication Date
JPS5165561A JPS5165561A (ja) 1976-06-07
JPS5952533B2 true JPS5952533B2 (ja) 1984-12-20

Family

ID=5928640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50125207A Expired JPS5952533B2 (ja) 1974-10-18 1975-10-17 半導体内にド−プ領域を作る方法

Country Status (7)

Country Link
US (1) US4063967A (ja)
JP (1) JPS5952533B2 (ja)
CA (1) CA1055620A (ja)
DE (1) DE2449688C3 (ja)
FR (1) FR2288391A1 (ja)
GB (1) GB1464801A (ja)
IT (1) IT1043400B (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290273A (en) * 1976-01-23 1977-07-29 Hitachi Ltd Semiconductor device
NL7604445A (nl) * 1976-04-27 1977-10-31 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze.
DE2627855A1 (de) * 1976-06-22 1977-12-29 Siemens Ag Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
NL7710635A (nl) * 1977-09-29 1979-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS5467778A (en) * 1977-11-10 1979-05-31 Toshiba Corp Production of semiconductor device
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4118250A (en) * 1977-12-30 1978-10-03 International Business Machines Corporation Process for producing integrated circuit devices by ion implantation
US4155779A (en) * 1978-08-21 1979-05-22 Bell Telephone Laboratories, Incorporated Control techniques for annealing semiconductors
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4274892A (en) * 1978-12-14 1981-06-23 Trw Inc. Dopant diffusion method of making semiconductor products
JPS5586151A (en) * 1978-12-23 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor integrated circuit
JPS55138877A (en) * 1979-04-17 1980-10-30 Seiko Instr & Electronics Ltd Method of fabricating semiconductor device
JPS5826829B2 (ja) * 1979-08-30 1983-06-06 富士通株式会社 ダイナミックメモリセルの製造方法
JPS5638815A (en) * 1979-09-07 1981-04-14 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4452645A (en) * 1979-11-13 1984-06-05 International Business Machines Corporation Method of making emitter regions by implantation through a non-monocrystalline layer
EP0029887B1 (de) * 1979-12-03 1983-07-13 International Business Machines Corporation Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
US4534806A (en) * 1979-12-03 1985-08-13 International Business Machines Corporation Method for manufacturing vertical PNP transistor with shallow emitter
US4389255A (en) * 1980-01-14 1983-06-21 Burroughs Corporation Method of forming buried collector for bipolar transistor in a semiconductor by selective implantation of poly-si followed by oxidation and etch-off
US4485552A (en) * 1980-01-18 1984-12-04 International Business Machines Corporation Complementary transistor structure and method for manufacture
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
JPS5766674A (en) * 1980-10-09 1982-04-22 Toshiba Corp Semiconductor device
JPS5931556Y2 (ja) * 1980-11-28 1984-09-06 功 田中 農作物の収納用網袋
JPS5793525A (en) * 1980-12-03 1982-06-10 Nec Corp Manufacture of semiconductor device
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
JPS58122724A (ja) * 1982-01-18 1983-07-21 Toshiba Corp 半導体素子の製造方法
JPS59500296A (ja) * 1982-02-26 1984-02-23 ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド 半導体デバイスの製造方法
US4472212A (en) * 1982-02-26 1984-09-18 At&T Bell Laboratories Method for fabricating a semiconductor device
JPS58188157A (ja) * 1982-04-28 1983-11-02 Toshiba Corp 半導体装置およびその製造方法
US4471524A (en) * 1982-06-01 1984-09-18 At&T Bell Laboratories Method for manufacturing an insulated gate field effect transistor device
CA1198226A (en) * 1982-06-01 1985-12-17 Eliezer Kinsbron Method for manufacturing a semiconductor device
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
GB2130793B (en) * 1982-11-22 1986-09-03 Gen Electric Co Plc Forming a doped region in a semiconductor body
JPS59113619A (ja) * 1982-12-20 1984-06-30 Matsushita Electronics Corp 半導体装置の製造方法
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6068611A (ja) * 1983-09-26 1985-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
US4694561A (en) * 1984-11-30 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making high-performance trench capacitors for DRAM cells
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
JPS6293929A (ja) * 1985-10-21 1987-04-30 Toshiba Corp 半導体装置の製造方法
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
JP2695185B2 (ja) * 1988-05-02 1997-12-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
JP2508818B2 (ja) * 1988-10-03 1996-06-19 三菱電機株式会社 半導体装置の製造方法
JPH0744275B2 (ja) * 1988-10-06 1995-05-15 日本電気株式会社 高耐圧ｍｏｓ型半導体装置の製造方法
US5028973A (en) * 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
US5188978A (en) * 1990-03-02 1993-02-23 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
JPH04199507A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
EP0631306B1 (de) * 1993-06-23 2000-04-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
JPH07142419A (ja) * 1993-11-15 1995-06-02 Toshiba Corp 半導体装置の製造方法
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826179A (ja) * 1971-08-09 1973-04-05
JPS4855663A (ja) * 1971-11-10 1973-08-04
JPS499186A (ja) * 1972-05-11 1974-01-26

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3558374A (en) * 1968-01-15 1971-01-26 Ibm Polycrystalline film having controlled grain size and method of making same
JPS4826179B1 (ja) * 1968-09-30 1973-08-07
US3548233A (en) * 1968-11-29 1970-12-15 Rca Corp Charge storage device with pn junction diode array target having semiconductor contact pads
US3717507A (en) * 1969-06-19 1973-02-20 Shibaura Electric Co Ltd Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion
US3664896A (en) * 1969-07-28 1972-05-23 David M Duncan Deposited silicon diffusion sources
US3764413A (en) * 1970-11-25 1973-10-09 Nippon Electric Co Method of producing insulated gate field effect transistors
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US3928095A (en) * 1972-11-08 1975-12-23 Suwa Seikosha Kk Semiconductor device and process for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826179A (ja) * 1971-08-09 1973-04-05
JPS4855663A (ja) * 1971-11-10 1973-08-04
JPS499186A (ja) * 1972-05-11 1974-01-26

Also Published As

Publication number Publication date
DE2449688B2 (de) 1979-10-04
FR2288391A1 (fr) 1976-05-14
JPS5165561A (ja) 1976-06-07
CA1055620A (en) 1979-05-29
DE2449688A1 (de) 1976-04-22
GB1464801A (en) 1977-02-16
FR2288391B1 (ja) 1982-10-01
IT1043400B (it) 1980-02-20
DE2449688C3 (de) 1980-07-10
US4063967A (en) 1977-12-20

Similar Documents

Publication Publication Date Title
JPS5952533B2 (ja) 半導体内にド−プ領域を作る方法
US3664896A (en) Deposited silicon diffusion sources
JPH0147014B2 (ja)
JPS58154267A (ja) バイポ−ラ・トランジスタの製造方法
JPS6041458B2 (ja) 半導体装置の製造方法
GB1415500A (en) Semiconductor devices
US3761319A (en) Methods of manufacturing semiconductor devices
US3745070A (en) Method of manufacturing semiconductor devices
GB1558937A (en) Semiconductor components
WO1985000694A1 (en) Shallow-junction semiconductor devices
US3982967A (en) Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths
US3895392A (en) Bipolar transistor structure having ion implanted region and method
US3473976A (en) Carrier lifetime killer doping process for semiconductor structures and the product formed thereby
JPS5917243A (ja) 半導体装置の製造方法
JPH0212924A (ja) バイポーラ・トランジスタの製造方法
KR910006088B1 (ko) 고저항막을 갖는 반도체장치의 제조방법
JPS5830735B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH01260832A (ja) 半導体素子の製造方法
JPH0474463A (ja) 半導体装置の製造方法
JPS587065B2 (ja) 高抵抗層を有する半導体装置及びその製造方法
JPS5952532B2 (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPS6057619A (ja) 半導体装置の製造方法
JPH0137856B2 (ja)
JPS60253264A (ja) 半導体装置の製造方法