JPS6293929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6293929A JPS6293929A JP23474285A JP23474285A JPS6293929A JP S6293929 A JPS6293929 A JP S6293929A JP 23474285 A JP23474285 A JP 23474285A JP 23474285 A JP23474285 A JP 23474285A JP S6293929 A JPS6293929 A JP S6293929A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- amorphous
- phenomenon
- ion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装はの製造方法に関し、特にイオン注入
による拡散層の形成方法の改良に係る。
による拡散層の形成方法の改良に係る。
〔発明の伎術的背円とその問題点)
従来、例えばMOSトランジスタは以下のようにして製
造されている。すなわち、第2図に示すように、例えば
p型シリコン基板1上にゲート酸化膜2及びゲーl〜電
極3を形成した1す、ゲート電極3をマスクとしてn型
不純物をイオン注入することによりソース、ドレインf
1Mを形成している。
造されている。すなわち、第2図に示すように、例えば
p型シリコン基板1上にゲート酸化膜2及びゲーl〜電
極3を形成した1す、ゲート電極3をマスクとしてn型
不純物をイオン注入することによりソース、ドレインf
1Mを形成している。
このイオン注入はチ↑・ネリング埠象により不仲16ワ
が基板1の深い位置まで到達しないように、基板1面と
垂直な方向に対して約7′傾いた方向から行なわれてい
る。
が基板1の深い位置まで到達しないように、基板1面と
垂直な方向に対して約7′傾いた方向から行なわれてい
る。
このように4板1面と垂直な方向に対して傾いた方向か
らイオン注入を(7なった場合、ブート電極3の左右の
ソース、ドレイパロか非対称となる。この非対称性は素
子かそれほど微細でない場合には素子特性に及ぼす影響
は大きくなかったが、近年の素子の微細化に伴い、グー
1〜長か短くなり、ソース、ドレイン領1或の接合深さ
が浅くなるにつれ、ゲート1汚3の左右でのソース、ト
レイン領域の非対称性の度合が大きくなり、素子特性に
も多大な影響を及ぼすようになってきている。このよう
に素子の微細化に伴いイオン注入のマスク材に対して拡
散層が非対称に形成されることによる素子特性への態形
gはバイポーラ型半導体装置でも大きくなっていく。
らイオン注入を(7なった場合、ブート電極3の左右の
ソース、ドレイパロか非対称となる。この非対称性は素
子かそれほど微細でない場合には素子特性に及ぼす影響
は大きくなかったが、近年の素子の微細化に伴い、グー
1〜長か短くなり、ソース、ドレイン領1或の接合深さ
が浅くなるにつれ、ゲート1汚3の左右でのソース、ト
レイン領域の非対称性の度合が大きくなり、素子特性に
も多大な影響を及ぼすようになってきている。このよう
に素子の微細化に伴いイオン注入のマスク材に対して拡
散層が非対称に形成されることによる素子特性への態形
gはバイポーラ型半導体装置でも大きくなっていく。
上記のようなチャネリング現榮と、拡散層の非対称性を
ともに防止するためには、!3仮の表面に酸化膜を形成
し、基板面と垂直な方向から前記酸化膜を通してイオン
注入を(テなう方法、あるいは露出した基板にシリコン
をイオン注入することにより基板表面を非晶質化し、そ
の(多基板面に垂直<r方向から不純物をイオン注入す
る方法等がイえられる。
ともに防止するためには、!3仮の表面に酸化膜を形成
し、基板面と垂直な方向から前記酸化膜を通してイオン
注入を(テなう方法、あるいは露出した基板にシリコン
をイオン注入することにより基板表面を非晶質化し、そ
の(多基板面に垂直<r方向から不純物をイオン注入す
る方法等がイえられる。
しかし、前者の方法ではノックオン現象によりrIa索
か4B仮に注入されるため、欠陥か発生ずるという欠点
がある。
か4B仮に注入されるため、欠陥か発生ずるという欠点
がある。
また、(な古の方法では基板を非晶質化するためにシリ
コンイオンを天吊にイオン注入する必要があり、コス[
〜的にも、装置のスループットの点でも問題がある。
コンイオンを天吊にイオン注入する必要があり、コス[
〜的にも、装置のスループットの点でも問題がある。
・:5を明の目的)
本発明は上記欠点を解消するためになされたものであり
、チャネリング現象を防止し、ノックオン現象による基
板への悪影響を招かず、しかも低いコス1〜で対称的な
拡散層を形成することができ、良好な素子特性を有する
微細な半導体装置を製造し得る方法を提供しようとする
ものである。
、チャネリング現象を防止し、ノックオン現象による基
板への悪影響を招かず、しかも低いコス1〜で対称的な
拡散層を形成することができ、良好な素子特性を有する
微細な半導体装置を製造し得る方法を提供しようとする
ものである。
(発明のN要)
本発明の゛V導導体買置ツj造方法は、半導体嵐阪上に
非晶UシリコンIQを雉1へさせ、該非晶質シリコン膜
を通して基板面に対して垂直な方向力日ら不純物をイオ
ン注入することにより拡散層を形成することを特徴と4
るものである。
非晶UシリコンIQを雉1へさせ、該非晶質シリコン膜
を通して基板面に対して垂直な方向力日ら不純物をイオ
ン注入することにより拡散層を形成することを特徴と4
るものである。
このような方法によれば、不仲物イオンは非晶質シリコ
ンにより散乱されるため、ヂャネリング現象は抑制され
る。また、ノックオン現象か起きたとしてもat反に注
入されるのは非晶質シリコンのシリコン原子であり、基
板の結晶欠陥の発生は抑シ11される。そして、不仲物
イオンを基板面に垂直な方向からイオン注入するので・
、イオン注入のマスク祠に対して左右対称な拡散層を形
成1J’ることかでき、素子特性を向上することがでさ
る。
ンにより散乱されるため、ヂャネリング現象は抑制され
る。また、ノックオン現象か起きたとしてもat反に注
入されるのは非晶質シリコンのシリコン原子であり、基
板の結晶欠陥の発生は抑シ11される。そして、不仲物
イオンを基板面に垂直な方向からイオン注入するので・
、イオン注入のマスク祠に対して左右対称な拡散層を形
成1J’ることかでき、素子特性を向上することがでさ
る。
なお、本発明(こおいて、非晶質シリコン膜の膜厚は2
00人程1て゛よい。また、不純物のイア4ン注入後非
晶質シリコンは酸化し、これをそのまま残存させてもよ
いし、除去しでもよい。
00人程1て゛よい。また、不純物のイア4ン注入後非
晶質シリコンは酸化し、これをそのまま残存させてもよ
いし、除去しでもよい。
Lス下、本発明方法をMOSトランジスタの製造に適用
した実施例を第1図(a)〜(d)を参照して説明する
。
した実施例を第1図(a)〜(d)を参照して説明する
。
まず、例えばρ型シリコン基板11表面に選択酸イヒ法
によりフィールド酸化膜12を形成する。
によりフィールド酸化膜12を形成する。
次に、フィールド酸化膜12に囲まれた素子領域上に)
rl・酸化膜13を形成する。つづいて、仝而に多結晶
シリコン膜14を堆積した後、不純物をドープする(第
1図(a)図示)。つづいて、多結晶シリコンq914
をバターニングしてブー1〜電憧15を形成した後、露
出したゲーi−醇化摸13をエツチングする〈同図(b
)図示)。
rl・酸化膜13を形成する。つづいて、仝而に多結晶
シリコン膜14を堆積した後、不純物をドープする(第
1図(a)図示)。つづいて、多結晶シリコンq914
をバターニングしてブー1〜電憧15を形成した後、露
出したゲーi−醇化摸13をエツチングする〈同図(b
)図示)。
次いで、全面に膜厚200人の非晶質シリコン膜1Gを
」仔偵する。つづいて、グー1−電権15及び−フィー
ルド酸化膜12をマスクとして基1反11面に対して垂
直なり向から非晶71シリコン摸16を通して例えはじ
素をイオン注入し、基板11表面にイオン注入層17.
17を形成する〈同図(C)図示)。つづいて、熱M’
を化を(テない、前記非晶質シリコン)916を熱酸化
膜18に変換する。
」仔偵する。つづいて、グー1−電権15及び−フィー
ルド酸化膜12をマスクとして基1反11面に対して垂
直なり向から非晶71シリコン摸16を通して例えはじ
素をイオン注入し、基板11表面にイオン注入層17.
17を形成する〈同図(C)図示)。つづいて、熱M’
を化を(テない、前記非晶質シリコン)916を熱酸化
膜18に変換する。
この際、イオン)11苦17.17の不粁物を拡散させ
てn+型ソース、ドレイン領域19.20を堆積した後
、コンタク1−ホールを開孔する。つづいて、全面に配
線金属を蒸着した後、バターニングして配線22.22
を形成し、〜IO8+−ラシジスタを製造する(同図(
d)図示)、。
てn+型ソース、ドレイン領域19.20を堆積した後
、コンタク1−ホールを開孔する。つづいて、全面に配
線金属を蒸着した後、バターニングして配線22.22
を形成し、〜IO8+−ラシジスタを製造する(同図(
d)図示)、。
口のような方法によれば、第1図(C)の工Fνでイオ
ン注入される不純物は非晶で1シリコン膜16により散
乱されろため、ヂ17ネリング現矛は抑制される。また
、ノックオン現象が起きたとしても基板11に注入され
るのは41′晶買シリコン摸1Gのシリコン原子であり
、1tffi11の結晶欠陥の発生は抑制される。また
、非晶質シリ」ン膜16を)ft積する工程が追加され
るだけであるので、コス1へ上品はわずかである。、ぞ
して、不純物イΔ−ンを基板面に小直な方向からイオン
注入4るので、イオン注入のマスク祠となるグー1−電
極15に対してHら対称なソース、トレイン領戚19.
20を形成することかでき、素子特性を向トすることが
できる。
ン注入される不純物は非晶で1シリコン膜16により散
乱されろため、ヂ17ネリング現矛は抑制される。また
、ノックオン現象が起きたとしても基板11に注入され
るのは41′晶買シリコン摸1Gのシリコン原子であり
、1tffi11の結晶欠陥の発生は抑制される。また
、非晶質シリ」ン膜16を)ft積する工程が追加され
るだけであるので、コス1へ上品はわずかである。、ぞ
して、不純物イΔ−ンを基板面に小直な方向からイオン
注入4るので、イオン注入のマスク祠となるグー1−電
極15に対してHら対称なソース、トレイン領戚19.
20を形成することかでき、素子特性を向トすることが
できる。
なお、上記実施例では第1図(d)の工程で非晶質シリ
コン膜16を熱酸化膜18に変換した後、そのまま残存
させたが、非晶質シリコンll!16は酸化した後、除
去してもよい。
コン膜16を熱酸化膜18に変換した後、そのまま残存
させたが、非晶質シリコンll!16は酸化した後、除
去してもよい。
また、本発明方法はMO8型半導体装置に限らず、バイ
ポーラ半導体装置にも同様に適用できるものである。
ポーラ半導体装置にも同様に適用できるものである。
以上詳述した如く本発明によtしば、チャネリング現象
及びノックオン現象による悪影響を防止ししかも低コス
トで対称的な拡散層を形成することができ、良好な素子
特性を有する微細な半導体装置を製造できるものである
。
及びノックオン現象による悪影響を防止ししかも低コス
トで対称的な拡散層を形成することができ、良好な素子
特性を有する微細な半導体装置を製造できるものである
。
第1図(a)〜(d)は本発明の実施例におけるMOS
トランジスタの製造方法を示す断面図、第2図は従来の
MOSトランジスタの製造方法を示す断面図である。 11・・・p型シリコン基板、12・・・フィールド酸
化膜、13・・・ゲート酸化膜、14・・・多結晶シリ
コン嘆、15・・・ゲー1へ電(シ、16・・・非晶質
シリコン映、17・・・イオン注入層、18・・・熱酸
化膜、19.20・・・n+型ソース、ドレイン’$T
ij、、 21−cvorIj、化膜、22 ・・・配
線。 出願人代理人 弁理士 鈴江弐〇 第1図 第2図
トランジスタの製造方法を示す断面図、第2図は従来の
MOSトランジスタの製造方法を示す断面図である。 11・・・p型シリコン基板、12・・・フィールド酸
化膜、13・・・ゲート酸化膜、14・・・多結晶シリ
コン嘆、15・・・ゲー1へ電(シ、16・・・非晶質
シリコン映、17・・・イオン注入層、18・・・熱酸
化膜、19.20・・・n+型ソース、ドレイン’$T
ij、、 21−cvorIj、化膜、22 ・・・配
線。 出願人代理人 弁理士 鈴江弐〇 第1図 第2図
Claims (1)
- 半導体基板上に非晶質シリコン膜を堆積させ、該非晶質
シリコン膜を通して基板面に対して垂直な方向から不純
物をイオン注入することにより拡散層を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23474285A JPS6293929A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23474285A JPS6293929A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6293929A true JPS6293929A (ja) | 1987-04-30 |
Family
ID=16975646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23474285A Pending JPS6293929A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6293929A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5165561A (ja) * | 1974-10-18 | 1976-06-07 | Siemens Ag | |
JPS59113619A (ja) * | 1982-12-20 | 1984-06-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1985
- 1985-10-21 JP JP23474285A patent/JPS6293929A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5165561A (ja) * | 1974-10-18 | 1976-06-07 | Siemens Ag | |
JPS59113619A (ja) * | 1982-12-20 | 1984-06-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4235011A (en) | Semiconductor apparatus | |
JPH01225164A (ja) | 絶縁ゲートmosfetの製造方法 | |
JPS5972759A (ja) | 半導体装置の製造方法 | |
JPS6251216A (ja) | 半導体装置の製造方法 | |
US6291284B1 (en) | Method of fabricating semiconductor device | |
JPS6293929A (ja) | 半導体装置の製造方法 | |
JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPS59224141A (ja) | 半導体装置の製造方法 | |
JPS58200554A (ja) | 半導体装置の製造方法 | |
JPH01143358A (ja) | Mos型半導体集積回路装置の製造方法 | |
JP2582779B2 (ja) | 半導体装置の製造方法 | |
JPH01220438A (ja) | 半導体装置の製造方法 | |
JPH08213601A (ja) | 半導体装置とその製造方法 | |
JPH0479336A (ja) | 半導体装置の製造方法 | |
JP2956538B2 (ja) | 半導体装置の製造方法 | |
EP0127142A1 (en) | Semiconductor device having at least one field effect transistor | |
JPH0555204A (ja) | 半導体装置の製造方法 | |
JP2644201B2 (ja) | 半導体装置の製造方法 | |
JPH0227760A (ja) | 半導体装置の製造方法 | |
JPH0226034A (ja) | 半導体装置の製造方法 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPH04142749A (ja) | 半導体装置の製造方法 | |
JPS59135764A (ja) | 半導体装置の製造方法 | |
JPH0372652A (ja) | 半導体装置の製造方法 | |
JPH03209836A (ja) | 半導体装置の製造方法 |