JPS6057619A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6057619A
JPS6057619A JP16555683A JP16555683A JPS6057619A JP S6057619 A JPS6057619 A JP S6057619A JP 16555683 A JP16555683 A JP 16555683A JP 16555683 A JP16555683 A JP 16555683A JP S6057619 A JPS6057619 A JP S6057619A
Authority
JP
Japan
Prior art keywords
amorphous
implantation
surface layer
junction
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16555683A
Other languages
English (en)
Inventor
Takashi Taniguchi
隆 谷口
Morio Inoue
井上 森雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP16555683A priority Critical patent/JPS6057619A/ja
Publication of JPS6057619A publication Critical patent/JPS6057619A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体表面に浅い接合を形成する半導体装置
の製造方法に関する。
従来例の構成とその問題点 シリコン基板上への伝導性不純物源としては、ボロンや
リン、ひ素などが多く用いられており、又不純物ドープ
法としてはイオン注入法が多く用いられている。
イオン注入による不純物の分布は、非晶質中では近似的
にガウス分布になることが知られている。
しかし結晶中ではチャネリング効果によってイオンの侵
入の深さは増大する。このチャネリング効果によるイオ
ンの侵入の深さの増大を防ぐために、一般にイオンビー
ムの入射方向を結晶軸からずらして注入を行っている。
しかし、この方法ではチャネリング効果を完全に防ぐこ
とは困カ11で、結晶内で散乱されたイオンの一部に、
や―り深く侵入してしまい浅い接合を形成することがで
きず、素子の微細化の妨げとなっている。
ここで簡単に従来の一般的な伝導性不純物源−の注入工
程について説明しておく。第1図はシリコンゲートブロ
セ″スで、ソース・ドレインに自己整合でイオン注入を
行なった場合の素子断面図である。図中1はシリコン基
板、2は素子分離のだめの二酸化シリコン膜、3はゲー
ト酸化膜、4はポリシリコンゲートである。従来は図に
示すように、イオンビーム6を、シリコン表面層へ直接
又は保膜酸化膜を通して、そして注入角を結晶軸から5
〜8°ずらして投射し、イオン注入を行っていた。
しかしなお結晶内で散乱されたイオンの一部がチャネリ
ング効果によって結晶内へ深く侵入してし甘い接合領域
6に浅い接合をつくる妨げとなっていた。この解決策と
してシリコン表面層にシリコンイオンを前注入して非晶
質化しておき、その後伝導性不純物源を注入して浅い接
合をつくるという方法が報告されブco (T、M、L
iu et al。
IEEE Electron Device Let’
ter。
EDLJ59〜62(1983))I、かじ、この方法
ではシリコン表1■層を完全には非晶質化しにくいとい
う欠点があった。
発明の目的 本発明は上記の問題点の解決を図ったものであり、シリ
コン表面層を非晶質化を容易になし、その後の伝導性不
純物源の注入におけるチャネリング効果を防ぐことによ
る浅い接合の形成方法の提供を目的とするものである。
発明の構成 本発明の半導体装置の製造方法ば錫イオンを注入するこ
とによってシリコン表面層に注入して同表面層非晶質化
した後、伝導性不純物源注入を行い、その後非晶質層の
再結晶化及び伝導性不純物源の活性化を行う工程をそな
えたもので、これにより、完全な非晶質化ならびにそれ
に基づく浅い接合の形成が実現される。
発明の実施例 第2図は本発明による半導体装1゛とその製造方法の実
施例を説明するだめの工程順断面図である。斗ず第2図
Cf&)に示すように、シリコ/基板1の上の素子間分
離領域に二酸化シリコン膜2を5ooo入成長させ、次
いでゲート酸化膜3を460人、ポリシリコン膜4を6
000人成長させ、ポリシリコンのパターニングを行う
。その後ゲート酸化膜の除去を行い、液体窒素温度で錫
イオンビーム7をエネルギー60 KeV 、 濃度2
X10(:II+ で投射して、錫を注入し非晶質層8
を形成する。
この錫イオンによるシリコン表面層の非晶質化は錫の質
量が太きいため、シリコンイオ/によるものよりも低濃
度で、かつ、確実に行うことができる。
次に非晶質化されたシリコン表面層へ、ボロンイオンビ
ーム6を25 KeVでlX16 Cツノ! 投射して
ボロンを注入する。(第2図(b))そして窒素ふん囲
気中で660’02時間のアニールを行い非晶質層の再
結晶化を行う、(第2図(C))その後860’C,2
0分でボロ/を活性化させ、接合領域6′を形成する。
との結果、接合深さは0.17 pmとなり、従来の非
晶質化を行わないものより約Q、111m、さらシリコ
ンイオンによって非晶質化したものより0.02/1m
浅い接合を得ることができた。
寸だ、錫イオンの注入効果のある濃度範囲は1×10 
・〜6X10 Cノ+1 であった。なお、注入された
錫はシリコン中では電気的に中性であり、デバイス特性
へ6悪影響はみられなかった。
以上本発明の方法を一例を示して説明したのであるが、
伝導性不純物源はボロン以外のものでも良く、チャネリ
ング効果のある結晶層に対しては、本発明の方法により
接合の深さを抑えることができる。
発明の効果 本発明の方法によれは、拡散層の接合深さを従来より浅
くすることができる。よって素子の微細化に非常に有用
である。
【図面の簡単な説明】
第1図は従来例を説明するだめの断面図、第2図(a)
〜(C)は本発明実施例の工程順断面図である。 1・−・・シリコン基板、2・・・・・素子分加の/C
めの二酸化シリコン膜、3 ・ゲート酸化膜、4・・・
・・ポリシリコンゲート、6−・・・ボロノイオンビー
ム、6.6′ ・−ボロン拡散層、7・−錫イオンビー
ム、8・・・・錫イオンの注入により非晶質化したシリ
コン表面層。

Claims (1)

    【特許請求の範囲】
  1. シリコン表面層に錫イオンを注入して同表面層を非晶質
    化さぜる工程、前記非晶質化させたシリコン表面層に伝
    導性不純物源を注入する工程、前記非晶質シリコン表面
    層を再結晶化させるだめの熱処理工程および前記伝導性
    不純物源を活性化さ゛ せるための熱処J41!工程を
    そなえた半導体装置の製造方法。
JP16555683A 1983-09-08 1983-09-08 半導体装置の製造方法 Pending JPS6057619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16555683A JPS6057619A (ja) 1983-09-08 1983-09-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16555683A JPS6057619A (ja) 1983-09-08 1983-09-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6057619A true JPS6057619A (ja) 1985-04-03

Family

ID=15814604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16555683A Pending JPS6057619A (ja) 1983-09-08 1983-09-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6057619A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6251216A (ja) * 1985-08-30 1987-03-05 Toshiba Corp 半導体装置の製造方法
JPS62501320A (ja) * 1984-11-26 1987-05-21 ヒユ−ズ・エアクラフト・カンパニ− 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62501320A (ja) * 1984-11-26 1987-05-21 ヒユ−ズ・エアクラフト・カンパニ− 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法
JPS6251216A (ja) * 1985-08-30 1987-03-05 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0656882B2 (ja) スタックドmosデバイスの製造方法
JPH06342805A (ja) 珪素からなる半導体装置の製造方法
EP0151585A1 (en) Shallow-junction semiconductor devices
JP3165051B2 (ja) 半導体素子のウェル形成方法
JPS6057619A (ja) 半導体装置の製造方法
JPH04170067A (ja) Cmosトランジスタの製造方法
JPH03131020A (ja) 半導体装置の製造方法
CA1120607A (en) Contacts to shallow p-n junctions
JPH0212924A (ja) バイポーラ・トランジスタの製造方法
JPH0521461A (ja) 半導体装置の製造方法
JP2664416B2 (ja) 半導体装置の製造方法
JPH0526343B2 (ja)
JPS6317227B2 (ja)
CN112652663B (zh) Mos晶体管及利用离子注入提高源漏掺杂浓度的方法
JPH01256124A (ja) Mos型半導体装置の製造方法
KR100217899B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH04196525A (ja) 半導体装置の製造方法
JPH06151348A (ja) 半導体装置の製造方法
JPH077748B2 (ja) 半導体装置の製造方法
JP2744022B2 (ja) 半導体装置の製造方法
Ryssel Ion Implantation for Very Large Scale Integration
JPS60226174A (ja) 金属硅化物の形成方法
JPH0795535B2 (ja) 半導体装置の製造方法
JPH03190221A (ja) 半導体装置の製造方法
KR950002185B1 (ko) 얕은 접합 현상을 가진 반도체소자 및 그 제조방법