JPS5830735B2 - ハンドウタイソウチノ セイゾウホウホウ - Google Patents
ハンドウタイソウチノ セイゾウホウホウInfo
- Publication number
- JPS5830735B2 JPS5830735B2 JP49016224A JP1622474A JPS5830735B2 JP S5830735 B2 JPS5830735 B2 JP S5830735B2 JP 49016224 A JP49016224 A JP 49016224A JP 1622474 A JP1622474 A JP 1622474A JP S5830735 B2 JPS5830735 B2 JP S5830735B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- high concentration
- concentration impurity
- diffusion
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に拡散型半導体装置
の製造方法の改良に関するものである。
の製造方法の改良に関するものである。
一般にプレーナー型半導体装置を製造する場合、酸化膜
を選択拡散のマスクとして使用している。
を選択拡散のマスクとして使用している。
しかしながらこの酸化膜にピンホールがあった場合には
、このピンホールを介して不純物が拡散してしまい素子
の特性に悪影響を及ぼす。
、このピンホールを介して不純物が拡散してしまい素子
の特性に悪影響を及ぼす。
なおこのピンホールは酸化膜の形成時読に出来ていたも
のやエツチング工程の時に発生したものなどがあるが、
逆特性の低下や素子の信頼性の劣化の最も大きな原因で
あり、特にトランジスタに於てはベース、コレクタ接合
には大きな電圧がかかるのでピンホールの発生は製品の
歩留低下に大きく関係してくる。
のやエツチング工程の時に発生したものなどがあるが、
逆特性の低下や素子の信頼性の劣化の最も大きな原因で
あり、特にトランジスタに於てはベース、コレクタ接合
には大きな電圧がかかるのでピンホールの発生は製品の
歩留低下に大きく関係してくる。
さらに酸化膜はＰ−Ｎ接合の保護膜として使用するもの
であるが、この酸化膜は不純物及びアルカリ金属等で汚
染されることが多く、このことが素子の信頼性を低下さ
せている。
であるが、この酸化膜は不純物及びアルカリ金属等で汚
染されることが多く、このことが素子の信頼性を低下さ
せている。
さらに特に注意しなげればならないのはフォトレジスト
からの汚染であり、従って各工程に於てフォトレジスト
を完全に除去してから熱処理工程に入ることが要求され
ている。
からの汚染であり、従って各工程に於てフォトレジスト
を完全に除去してから熱処理工程に入ることが要求され
ている。
従って上述したように従来のプレーナー型半導体装置の
製造方法に於ては、酸化膜を清浄でかつピンホール等の
欠陥のない状態に保つこと、特にトランジスタに於ては
ベース拡散時にコレクター接合近傍で酸化膜のピンホー
ルを通して不純物が拡散することを極力防ぐことが要求
されている。
製造方法に於ては、酸化膜を清浄でかつピンホール等の
欠陥のない状態に保つこと、特にトランジスタに於ては
ベース拡散時にコレクター接合近傍で酸化膜のピンホー
ルを通して不純物が拡散することを極力防ぐことが要求
されている。
これは素子の歩留と信頼性を高く維持するための最大の
課題である。
課題である。
本発明は上述した事情に鑑みてなされたもので、−導電
型半導体基板の一生面にこれと異なる導電型の不純物を
拡散し、反対導電型高濃度不純物層を形成後、この高濃
度不純物層を選択的にエツチングし、この残存した高濃
度不純物層を拡散源としさらに拡散を進めるものであり
、素子の信頼性及び歩留りアップに優れた半導体装置の
製造方法を提供することを目的とする。
型半導体基板の一生面にこれと異なる導電型の不純物を
拡散し、反対導電型高濃度不純物層を形成後、この高濃
度不純物層を選択的にエツチングし、この残存した高濃
度不純物層を拡散源としさらに拡散を進めるものであり
、素子の信頼性及び歩留りアップに優れた半導体装置の
製造方法を提供することを目的とする。
以下図面を参照して本発明に係る一実施例を説明する。
トランジスタに本発明を適用した場合を例にとり説明す
るとまず第１図に示すようにＰ −Ｐ十構造の半導体基
板１を用意し、この基板の一生面全体に亘ってＮ型不純
物を浅く拡散しＮ型高濃度不純物層２を形成する。
るとまず第１図に示すようにＰ −Ｐ十構造の半導体基
板１を用意し、この基板の一生面全体に亘ってＮ型不純
物を浅く拡散しＮ型高濃度不純物層２を形成する。
これは例えば９５０℃の温度で、１０分程度ＰＯＣｌ３
ガスを含んだ雰囲気中で熱処理して１μ程度の深さまで
Ｐ （１１ン）を拡散させるものである。
ガスを含んだ雰囲気中で熱処理して１μ程度の深さまで
Ｐ （１１ン）を拡散させるものである。
なおこの高濃度不純物層２は後の工程で拡散源として使
用するため高濃度であることが要求される。
用するため高濃度であることが要求される。
次いで第２図に示すようにこの高濃度不純物層２上に本
来ベース領域となる部分のみに耐触刻性材料例えばフォ
トレジスト３を塗布する。
来ベース領域となる部分のみに耐触刻性材料例えばフォ
トレジスト３を塗布する。
さらに第３図に示すように、基板を例えばＦＨ二Ｉ（Ｎ
Ｏ３系のエツチング液に漬積し、フォトレジストにより
保護されていない高濃度不純物層をエツチング溶去する
。
Ｏ３系のエツチング液に漬積し、フォトレジストにより
保護されていない高濃度不純物層をエツチング溶去する
。
この場合のエツチングは浅く形成された拡散層より若干
深くエツチングする必要がある。
深くエツチングする必要がある。
次に第４図に示すように基板１を酸化性雰囲気中で高温
加熱しリンを所定の深さまで拡散すると同時に基板の一
生面全体に酸化膜４を形成する。
加熱しリンを所定の深さまで拡散すると同時に基板の一
生面全体に酸化膜４を形成する。
これは例えば１１００℃の温度で２時間水蒸気雰囲気中
で拡散し、拡散深さ５μ、表面濃度５ Ｘ １０１７／
ｃｒｒｌ、酸化膜の厚さ７０００Ａを得た。
で拡散し、拡散深さ５μ、表面濃度５ Ｘ １０１７／
ｃｒｒｌ、酸化膜の厚さ７０００Ａを得た。
この工程によりベース領域５が形成される。
次いで第５図に示すように従来のエミッタ拡散と同様に
Ｐ型不純物を拡散しエミッタ領域６を形成する。
Ｐ型不純物を拡散しエミッタ領域６を形成する。
以上の説明ではＰＮＰ型トランジスタの場合を例にとり
説明したがＮＰＮ型トランジスタあるいはダイオードそ
の他の半導体装置に適用できることはいうまでもない。
説明したがＮＰＮ型トランジスタあるいはダイオードそ
の他の半導体装置に適用できることはいうまでもない。
本発明によれば、あらかじめ基板の一生面全体にベース
領域を形成する不純物を浅く拡散し、エツチング工程に
より不要の部分だけ溶去してしまい、ベース拡散を行う
と同時に基板表面に酸化膜を形成するのである。
領域を形成する不純物を浅く拡散し、エツチング工程に
より不要の部分だけ溶去してしまい、ベース拡散を行う
と同時に基板表面に酸化膜を形成するのである。
従って■ベース拡散時に於ける酸化膜のピンホールによ
るマスク効果不良が発生することがない。
るマスク効果不良が発生することがない。
■エミッタ拡散の場合は従来と同じく選択拡散を必要と
するが、従来ベース、エミッタ拡散の２回の拡散工程を
必要としたのに比べ１回の拡散工程で済むことになりピ
ンホールによる不良はそれだけ少な（なる。
するが、従来ベース、エミッタ拡散の２回の拡散工程を
必要としたのに比べ１回の拡散工程で済むことになりピ
ンホールによる不良はそれだけ少な（なる。
■従来のプレーナー型トランジスタの保護膜である酸化
膜はベース、エミッタ拡散の２回の熱処理を受けてきた
が、その度フォトレジストによる汚染を受けていた。
膜はベース、エミッタ拡散の２回の熱処理を受けてきた
が、その度フォトレジストによる汚染を受けていた。
しかし本発明に係る方法によればこの汚染される機会が
１回に減り、酸化膜汚染の程度が小さくなる。
１回に減り、酸化膜汚染の程度が小さくなる。
本発明は一導電型半導体基板の一生面にこれと異なる導
電型の不純物を浅く拡散し、反対導電型高濃度不純物層
を形成し、この高濃度不純物層の一部を残してエツチン
グ溶去し、この残存した高濃度不純物層を拡散源とし再
び拡散を行うものであり、酸化膜のピンホールによるマ
スク不良、酸化膜の汚染を最小限にすることができ、素
子の信頼性及び歩留りアップに優れたものである。
電型の不純物を浅く拡散し、反対導電型高濃度不純物層
を形成し、この高濃度不純物層の一部を残してエツチン
グ溶去し、この残存した高濃度不純物層を拡散源とし再
び拡散を行うものであり、酸化膜のピンホールによるマ
スク不良、酸化膜の汚染を最小限にすることができ、素
子の信頼性及び歩留りアップに優れたものである。
第１図乃至第５図は本発明に係る製造方法の各工程を示
す縦断面図である。 １・・・・・・半導体基板、２・・・・・・高濃度不純
物層。
す縦断面図である。 １・・・・・・半導体基板、２・・・・・・高濃度不純
物層。
Claims (1)
- 【特許請求の範囲】 １−導電型半導体基板の一生面側に、これと異なる導電
型の不純物を含む層のみを１〔μ扉〕以下の厚さで形成
して反対導電型の高濃度不純物拡散層を形成する工程と
、この高濃度不純物層を選択的にエツチング除去する工
程と、この基板を酸化性雰囲気中で加熱し、前記高濃度
不純物層および前記基板の一生面を覆う酸化膜を形成す
ると共に、前記高濃度不純物層を拡散源として反対導電
型の不純物を拡散させ反対導電型拡散層を形成する工程
と、この反対導電型拡散層内に前記半導体基板と同一導
電型の拡散層を形成する工程とを具備することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49016224A JPS5830735B2 (ja) | 1974-02-12 | 1974-02-12 | ハンドウタイソウチノ セイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49016224A JPS5830735B2 (ja) | 1974-02-12 | 1974-02-12 | ハンドウタイソウチノ セイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50111988A JPS50111988A (ja) | 1975-09-03 |
| JPS5830735B2 true JPS5830735B2 (ja) | 1983-07-01 |
Family
ID=11910552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49016224A Expired JPS5830735B2 (ja) | 1974-02-12 | 1974-02-12 | ハンドウタイソウチノ セイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830735B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208156A (ja) * | 1983-05-13 | 1984-11-26 | Nippon Denso Co Ltd | 分配型燃料噴射ポンプの燃料噴射時期調整装置 |
| JPH0330595Y2 (ja) * | 1984-06-13 | 1991-06-27 |
-
1974
- 1974-02-12 JP JP49016224A patent/JPS5830735B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208156A (ja) * | 1983-05-13 | 1984-11-26 | Nippon Denso Co Ltd | 分配型燃料噴射ポンプの燃料噴射時期調整装置 |
| JPH0330595Y2 (ja) * | 1984-06-13 | 1991-06-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50111988A (ja) | 1975-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5952533B2 (ja) | 半導体内にド−プ領域を作る方法 | |
| JPS6187368A (ja) | 自己整合多結晶シリコン電極を持つた集積回路用自己整合金属シリサイドプロセス | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4146413A (en) | Method of producing a P-N junction utilizing polycrystalline silicon | |
| US4210689A (en) | Method of producing semiconductor devices | |
| US3615942A (en) | Method of making a phosphorus glass passivated transistor | |
| JPS5830735B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| US3312577A (en) | Process for passivating planar semiconductor devices | |
| US4213807A (en) | Method of fabricating semiconductor devices | |
| JPS635518A (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JPS6143858B2 (ja) | ||
| JPS5939901B2 (ja) | 半導体装置の製造方法 | |
| JPS5834939B2 (ja) | ハンドウタイソウチ | |
| JPS5850411B2 (ja) | 不純物拡散法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS5544701A (en) | Manufacturing transistor | |
| JPS63136531A (ja) | 半導体装置 | |
| JPS5654062A (en) | Production of semiconductor device | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH0343779B2 (ja) | ||
| JPS592370A (ja) | 半導体装置及びその製造方法 | |
| JPH01194453A (ja) | 半導体装置 | |
| JPS5812331A (ja) | 半導体装置の製造方法 |