JPS592370A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS592370A
JPS592370A JP11111082A JP11111082A JPS592370A JP S592370 A JPS592370 A JP S592370A JP 11111082 A JP11111082 A JP 11111082A JP 11111082 A JP11111082 A JP 11111082A JP S592370 A JPS592370 A JP S592370A
Authority
JP
Japan
Prior art keywords
region
impurity concentration
polysilicon layer
conductivity type
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11111082A
Other languages
English (en)
Inventor
Tsutomu Matsuura
松浦 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11111082A priority Critical patent/JPS592370A/ja
Publication of JPS592370A publication Critical patent/JPS592370A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置及びその製造方法にかかり、特に浅
い接合を有する半導体装置及びその製造方法に関する。
バイポーラトランジスタはデバイス寸法の微小化、低浮
遊谷童化と高速化の要求から、その製造はPSA(po
ly 5iself aligned)技術、すなわち
ポリシリコンを通してエミッタを拡散する方法が多用さ
れている。第1図(a)〜(e)は従来用いられている
PSA技術による半導体装置及びその製造方法を示す工
程断面図である。先づN型領域1を有する半導体基板に
通常の選択酸化技術により厚いフィールド酸化膜2.2
”i形成する。次にトランジスタのベース領域以外にホ
ト1/シスト膜3′f:形成する0しかるのちボロンを
イオン注入法により導入しP型のベース領域4全形成す
る(第1図(al)。
次にトランジスタのエミッタ領域を区画するため従来の
選択酸化法によりベース領域4の表面に厚い酸化膜21
を形成する。図面で5.5′はシリコン表面に形成した
薄い酸化膜であり、6は酸化膜2mを形成するための耐
酸化性マスクとしてのシリコン窒化膜である(第1図(
b))。次の工程としては酸化膜2“形成のために0看
した酸化膜5およびシリコン窒化膜6を除去する。ただ
しベース電極数p出し部上のシリコン窒化膜は残す(第
1図(000次に基板表面にポリシリコンJ?47 e
約500OA形成する(第1図(d))。
しかるのちエミッタ形成領域上のポリシリコン層τを残
し、他のポリシリコンは除去する。またそれ以外の界面
には窒化膜9を形成する。このように準備された基板に
はN型不純物の燐が熱拡散れる(第1図(e))。
その後エミッタ、ベース、コレクタの電極、配線を形成
すれば、浅い接合を持つバイポーラトランジスタが完成
する。このように形成したトランジスタはポリシリコン
層を介してN型不純物を熱拡散又はイオン注入法により
P副領域に拡散するので浅いPN接合が出来る。しかし
ながら第1図(dlのポリシリコン層7の形成はCVD
法によるがこの形成には最低700°0の温度が加わり
、またエミッタ拡散ではより高い温度が加わるので、先
にベース領域の形成に導入した不純物、例えばボロンが
ポリシリコン層7に拡散してくる。特にベース領域の不
純物濃度が高いときはなおさらその程度が大きくなる。
第3図は上記工程でつくられたトランジスタの不純物濃
度分布全示す図である。
図において縦軸は不純物濃度、横軸はABはポリシリコ
ン、BX’はシリコン結晶を示す。図において(イ)曲
線は理想的エミッタ不純物、(ロ)曲線はベース不純物
、01曲線は実際のエミッタ不純物濃度分布曲線である
すなわち第1図(d)のポリシリコンの形成時BX’に
拡散したベースの不純物は形成したポリシリコン層に拡
散して(ロ)曲線の分布を示す。これに対し浅いエミッ
タ領域を形成するためベース領域と反対導電型不純物で
ある燐を設計時の濃度分布(イ)曲線で導入する。しか
しポリシリコン形成時読にポリシリコンにベース領域よ
JP型不純物が拡散しており、またエミッタ拡散の加熱
によってもP型不純物がポリシリコン層に拡散するので
、(イ)曲線による拡散を実施しても実質的にはN型不
純物の燐の濃度分布は大幅に変化しくハ)曲線となる。
すなわちベース領域不純物のボロンのセリ上りのためエ
ミッタは必要な深さまで入らず、それにともない必要な
濃度が得られないと共にエミッタとベースの不純物の濃
度差も得られないという結果となり、hFE等の必要な
特性が得られないという問題が発生する。
5− 従って本発明は以上の問題点に対処してなされたもので
浅い接合と好ましい不純物濃度分布を持った半導体装置
及びその製造方法を提供するにあるO すなわち本第1の発明の要旨は、半導体基板の一導電型
の第1領域と、該第1領域の表面領域内に形成した反対
導電型の第2領域と、該第2領域かつポリシリコン、第
2領域界面の反対導電型不純物濃度と第1領域の第2領
域との界面の一導電型不純物の濃度の差は十分大きく、
かつ第1領域の内部の一導電型不純物濃度は第1領域の
第2領域との界面の一導電型不純物濃度より大きいこと
を特徴とする半導体装置にある。
また本第2の発明の要旨は、−導電型の第1領域の表面
に反対導電型の第2領域形成用の麹出面を形成する工程
と、該露出面を含む半導体基板表面にN1のポリシリコ
ン層を形成する工程と、該6一 紀lのポリシリコン層を形成した半40一基板を熱処理
する工程と、該熱処理した第1のポリシリコン層を除去
する工程と、該第1のポリシリコン層を除去した半導体
基板表面に再び第2のポリシリコン層を形成する工程と
、該第2のポリシリコン層を通して反対導電型の不純物
を拡散し第2領域を形成する工輸)含むことを特徴とす
る半導体装置の製造方法にある。
以下図面を参III l、本絹1および第2の発明の詳
細な説明 第2の発明の一実施例説明のための半導体装置の工程断
面図である。
本絹1の発明の一実施例を第2図G)に示す、この半導
体装置は次の工程によp実施することができる。
(1)N型領域1を有する半導体基板の表面にシリコン
窒化膜等の耐熱酸化性マスク全使用し選択酸化して活性
領域、こ\ではベース領域、を形成する部分以外のとこ
ろに厚い酸化膜2.2”i形成し、更にベース拡散領域
以外にホトレジスト膜3を形成する。しかるのちP型不
純物のボロンをイオン注入法により導入しP型のベース
領域4を形成する(第2図(a))。
(2)次にトランジスタのエミッタを区画するための酸
化膜21を従来の選択酸化法によpベース領域40表面
に形成する。図面の5,5′はシリコン表面に形成1〜
だ500A程度の薄い酸化膜でるシ、6は酸化膜2′ヲ
形成するための耐熱酸性マスクとしてのシリコン窒化膜
である(第2図(b))。
(8)次に酸化膜2“形成に用いた耐酸化性マスクの酸
化膜5及びシリコン窒化膜6を除去する。たたしベース
の電極取夛出し部上のシリコン窒化膜及び薄い酸化膜は
コンタクト部の不純物濃度をさげないために残す(第2
図(C))。
(4)次に基板表面に第1のポリシリコン層7fr約5
000A CVD法によシ形成し、その後次工程のエミ
ッタ領域形成時の熱処理と同程度の効果を持つ熱処理、
例えば950゜030分の熱処理を加える(第2図(d
l )。この熱処理並びに形成時の加熱によりベース領
域に拡散した不純物のボロンは第1のポリシリコン層に
拡散し結晶表面の濃度は低下する。
(5)  次に前記ボロンの拡散した第1のポリシリコ
ン層7を除去する(第2図(e))。この第1のポリシ
リコンの除去はシリコンとポリシリコンのエツチング率
が異なるので容易にエツチングすることができ、また同
じ元素なのでシリコン表面を傷つけることもずくない。
(6)次に第1のポリシリコン層7を除去した表面に再
びCVD法により第2のポリシリコン層71を約500
OA付着形成する(第2図(f))。このポリシリコン
の形成にあたっては、前工程でポリシリコン形成時の加
熱およびエミッタ拡散時と同程度のより高い熱処理が加
えられポリシリコン層に拡散するボロンは殆んど拡散し
除去されているので、新しく形成したポリシリコン層7
1にはベース領域表面からのボロンのセリ上シ拡散は殆
んど起らない。
(7) しかる稜エミッタ形成領域上にポリシリコンN
7””を残し、他のポリシリコン層を除去し、9− それ以外の部分の酸化膜上にはシリコン窒化膜9を形成
する。このように準備された基板にはN型不純物の燐が
熱拡散又はイオン注入法によシ導入され、トランジスタ
のエミッタ領域10が形成される(第2図(g))。
その抜エミッタ,ベース,コレクタの電極並びに配ft
Mを形成すれば浅い接合を備え、各領域の不純物濃度分
布を持つトランジスタが完成する。
以下第4図並びに第5図を使用し本発明の構成並びに原
理につき説明する。第4図は本発明の一実施例によシ形
成された半導体装置の不純物濃度分布を示す図、第5図
は本発明の原理を説明するための工程と不純物濃度分布
の関係を示す図である。第5図(alは結晶にベース拡
散をしたときの不純物濃度分布を示す図であるが、別に
他の影響がないので表面から逐次不純物濃度が減少して
いる。
第5図(blは第1のポリシリコン層を付着形成したあ
と950℃30分の熱処理をしたあとの不純物分布で、
結晶に導入されたベースの不純物はポリシリコン層にセ
リ上ル相当量がポリシリコン層に拡10− 散し結晶表面の不純物濃度は内部より相当低くなってい
る。この熱処理は950℃30分に限定されナイカ、エ
ミッタ拡散時の不純物ボロンのポリシリコン層へ、の拡
散を少なくしエミッタ拡散を設計値に近い状態で行うた
め本実施例では後工程と同じ条件で熱処理した。第5図
(C1は不純物ボロンのセリ上ったボリンリコン層會除
去したところを示す図である。捷た第fi[I(dlは
再びボVクリコン層を前と同様5000A付着形成した
ところを示しているが、この第2のポリシリコン層の形
成は700°0程度のCVD法により形成できるが、前
工程において、これ以上の温度で熱処理が加えられてい
るので、ベース層のボロンは殆んどポリシリコン層には
拡散することがなく、第2のポリシリコン層は次の拡散
に好都合な状態で形成できる。第5図(e)は第2のポ
リシリコン層を通してエミッタ拡散をしたときの不純物
分布を示すもので、既に熱処理を加え拡散し易いものは
拡散させ、それを除去し新たなポリシリコン層を形成し
ているので、ポリシリコン層界面に近いベース層の不純
物濃度は尚初に比べ相当低くなっているためベース層の
不純物の影響をさほど受けることなくベース領域にエミ
ッタ領域を形成することができる。
第4図は第5図にて説明したような理由により設計に近
い状態に形成された本発明の一実施例による半導体装置
の構成を示す不純物の濃度分布曲線を示す図である。図
において(ロ)曲線は本発明の工程により形成されたト
ランジスタのP型不純物濃度分布でポリシリコン層への
セリ上りは非常にすくなく、しかも前工程で熱処理して
拡散し除去しているので結晶表面近傍の不純物濃虻は中
に入った部分より濃度が下っているので、エミッタ拡散
のN型不純物への影41ヲ最小限におさえることができ
る。図中(イ)曲線は設計値によるN型不純物濃度分布
曲祿、まfc←う曲線は本発明による実際のN型不純物
濃度分布曲艇で、ベース領域のP型不純物の影響を受け
ることはすくなく設計値による(イ)曲線と大差のない
曲線を示し、希望通9の浅いエミッタ拡散がベース領域
表面に形成されたことを示している。すなわち半導体基
板の一導電型の第1領域と、該第1領域の表面領域内に
形成した反対導電型の第2領域と、該第2領域の表面に
形シリコン層、第2領域界面の反対導電型不純物濃度と
第1領域のM2領域との界面の一導電型不純物濃度の差
は十分大きく、かつ第1領域の内部の一導電型不純物濃
度は第1領域の第2領域との界面の一導電型不純物濃度
よ漫大きいことを特徴とする奉納1の発明の半導体装置
が容易に得られる。
これは第5図によル説明した理由により容易に理解する
ことができる。
なおポリ7リコン層、第2領域界面と第1領域の第2領
域界面近傍の濃度差は少くとも10倍程度が要求される
が本発明によればこの程度の差は容易に形成することが
できる。
それと同時に浅い接合の要求されるバイポーラトランジ
スタでエミッタ不純物が必要な深さまで入らない、まに
必要な濃度が得られない、エミッ13− タとベースの必要な不純物濃度差が得られない等に起因
しhrEk初めとする必要な特性が得られないという問
題点は解決することができる。
以上説明したとおり、本発明によれば浅い接合と好まし
い不純物濃度分布を持った半導体装置を容易に得ること
ができる。
【図面の簡単な説明】
第1図(at〜(elは従来の半導体装置及びその製造
方法の説明用の工程断面図、第2図は本発明の一実施例
による半導体装置及びその製造方法の説明用の工程断面
図、M3図は従来の半導体装置の不純物濃度分布曲線を
示す図、第4図は本発明の一実施例による半導体装置の
不純物濃度分布曲線を示す図、第5図は本発明の原理説
明用の工程と不純物濃度分布の関係を示す図。 l・・・・・・−導電型領域(N型)を有する半導体基
板、2 、2’ 、2”・・・・・・厚い酸化膜、3・
・・・・・ホトレジスト膜、5・・・・・・ベース領域
(P型領域)、5.5′・・・・・・薄い酸化膜、6,
9・・・・・・シリコン屋化膜、7゜14− 71 、7+ 、 7111・・・・・・ボリンリコン
層、10・・・・・・エミッタ領域(N型領域)。 第2凹 第2 図 茅3図 :AツSソゴ、/:、−告C^テ 単4 口 L5 図

Claims (2)

    【特許請求の範囲】
  1. (1)  半導体基板の一4電型の第1領域と、該第1
    領域の狭面領域内に形成した反対導電型の第2領域と、
    該第2領域の表面に形成した第2領域と同一導電型のポ
    リシリコン層とを有し、上記各領域不純物濃度は、前記
    ポリシリコン層が他の2つの領域よシ高くかつ前記第1
    領域が最低であり、かつポリシリコン、第2領域界面の
    反対導電型不純物濃度と第1領域の第2領域との界面の
    一導電型不純物濃度の差は十分大きく、かつ第1領域の
    内部の一導電型不純物濃度は第1領域の第2領域との界
    面の一導電型不純物濃度よシ大きいことを特徴とする半
    導体装置。
  2. (2)−導電型の第1領域の表面に反対導電型の第2領
    域形成用の繕出向を形成する工程と、該繕出面を含む半
    導体基板表面に第1のポリシリコン層を形成する工程と
    、該第1のポリシリコン層を形成した半導体基板を熱処
    理する工程と、該熱処理した第1のポリシリコン層を除
    去する工程と、該第1のポリシリコン層を除去した半導
    体基板表向に再び第2のポリシリコン層を形成する工程
    と、該第2のポリシリコン1−を通して反対等電型の不
    純物を拡散し第2慣域を形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
JP11111082A 1982-06-28 1982-06-28 半導体装置及びその製造方法 Pending JPS592370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11111082A JPS592370A (ja) 1982-06-28 1982-06-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11111082A JPS592370A (ja) 1982-06-28 1982-06-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS592370A true JPS592370A (ja) 1984-01-07

Family

ID=14552657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11111082A Pending JPS592370A (ja) 1982-06-28 1982-06-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS592370A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114758A (ja) * 1984-06-30 1986-01-22 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114758A (ja) * 1984-06-30 1986-01-22 Sony Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS588139B2 (ja) 半導体装置の製造方法
JPS592370A (ja) 半導体装置及びその製造方法
JP2519207B2 (ja) 半導体装置の製造方法
JPS6143858B2 (ja)
JPS6220711B2 (ja)
JP2594697B2 (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPS628939B2 (ja)
JPS5830735B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH04168764A (ja) 半導体装置の製造方法
JPS61136267A (ja) バイポ−ラ半導体装置
JPS5850411B2 (ja) 不純物拡散法
JPS59112616A (ja) 半導体装置の製造方法
JPH04152531A (ja) 半導体装置の製造方法
JPH04237168A (ja) Mis型半導体装置の製造方法
JPS6365664A (ja) 半導体集積回路の製造方法
JPH01144679A (ja) 半導体装置の製造方法
JPS61150212A (ja) 半導体装置の製造方法
JPH0332027A (ja) 半導体装置の製造方法
JPH0650740B2 (ja) 半導体装置
JPS61135133A (ja) 半導体装置の製造方法
JPH0580833B2 (ja)
JPS62214637A (ja) 半導体装置とその製造方法
JPS6163054A (ja) 半導体装置の製造方法
JPH02110965A (ja) 半導体集積回路