JPS61135133A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基板の表面より基板内に深く接地接
続用拡散層、およびコレクタコンタクト拡散層の形成す
る工程を含む、高集積度半導体装置の製造方法に関する
。

〔従来の技術〕

半導体集積回路の構造として、ｐ形半導体基板上にｎ形
半導体層をエピタキシャル成長して、そのエピタキシャ
ル成長したｎ形半導体層にトランジスタを設けるバイポ
ーラ形のＩＣが知られている。このようなバイポーラ形
ＩＣは、一般に半導体基板が接地されており、更に接地
効果を上げるため、接地電極がエピタキシャル成長層の
表面に多数設けられる。その理由は、トランジスタに近
接して接地領域を設け、その接地電位を出来るだけ低く
するためで、例えば数１０個のゲート回路に対して１個
の接地電極（接地接続部）が設けられている。

このような表面から取り出す接地電極部は、初期に製作
されたＩＣでは、エピタキシャル成長層に形成する個々
のトランジスタのｐｎ接合分離領域を利用すれば、形成
が出来た。

即ち、例えば、ｐ形シリコン基板にｎ形エピタキシャル
成長層を形成した場合には、個々のトランジスタを分離
するために、エピタキシャル成長層を通して、シリコン
基板に到達するｐ形素子分離領域を設けており、その領
域上に接地電極を設ければよかった。

然し、半導体装置の発展に伴って、ＩＣが微細化され、
エピタキシャル成長層に微細なトランジスタ素子を形成
するようになって、その素子分離帯も小さくすることが
必要となった。そのため、例えば、ドライエツチング法
によってＵ字溝を形成し、そのＵ字溝を絶縁膜を介して
多結晶シリコン膜を埋没させる、所謂、絶縁物分離法が
採用されるようになってきた。

そのため、ｐｎ接合分離領域がなくなったＩＣにおいて
も、接地電極部を形成するためだけに、高温度で拡散処
理して、従来のｐｎ接合分離領域と同様な、接地接続領
域を設けることが必要となってきている。

このような、深い拡散領域を形成する工程としては、前
記、接地接続領域の形成以外にもトランジスタ素子領域
において形成するコレクタコンタクト領域がある。これ
もｎ形エピタキシャル成長層を貫いてｎ゛形埋没層に達
するｎ形の高温拡散を必要とする。このような高温拡散
の方法を改善することは、ＩＣの製造工数の削減と、Ｉ
Ｃの特性の改善に、極めて好ましい影響を与えるもので
ある。

従来の技術による、Ｕ字溝絶縁物分離方式で、更に接地
電極を表面に設けた、この種の半導体集積回路の製造方
法を、第３図（ａｌ〜（ｄｌによって説明する。

第３図（ａｌに示すごとく、ｐ形シリコン基板１に、選
択的にｎ゛形コレクタ埋没層２が形成され、更に、この
上にｎ形のエピタキシャル層３が形成される。

この工程は、ｐ形シリコン基板１にＳｉｎ、を選択マス
クとしてアンチモン、あるいは燐等を拡散して、ｎ゛埋
没層２を形成し、次いで、シリコン基板を高温に加熱し
、ホスフィンを混入した四塩化シリコンガスを分解して
、膜厚約１．５〜２．０〃ｍのｎ形シリコン層３を、エ
ピタキシャル成長することにより得られる。

次いで、酸素雰囲気中での熱酸化法により二酸化シリコ
ン膜（ＳｉＯ□）１３を形成し、更にその上に、窒化シ
リコン膜（ＳｔｚＮｎ　）１４をＣＶＤ法によって成長
させる。

更に、窒化シリコン膜上にＣＶＤ法により二酸化シリコ
ン膜１５を成層する。

これらの三層の皮膜は、それぞれ、後工程での保護皮膜
の役目を果たすものである。即ち、二酸化シリコン膜１
５は、Ｕ字溝のエツチング時のストッパーとして、窒化
シリコン膜１４は多結晶シリコン層の研磨時のストッパ
ーとして、それぞれ保護の機能を果たす。

次いで、Ｕ字溝を形成するすべき領域上の、上記絶縁膜
をエツチング除去し、反応性スパッタエツチング法によ
り、０字形溝４をｐ形シリコン基板１に達するまで蝕刻
する。反応性スパッタエツチングは異方性であり、狭く
、且つ深いＵ字溝を蝕刻することが可能である。

次いで、Ｕ字溝部分を酸素雰囲気中で熱酸化を行い、続
いてＵ字溝を埋めつくすまで多結晶シリコン１６を気相
成長させる。この状態を第３図（ｂｌに示す。

更に、基板全面にわたって多結晶シリコン層を研磨、お
よびエツチング処理を行って、平坦化する。

次いで、第３図（Ｃ）に示すごとく、集積回路の設計上
必要とされる接地接続領域１２に、フォトレジスト１１
をマスクとして、イオン打ち込みを行う。

この場合ｐ形シリコン基板を用いているので、接地領域
にボロン（Ｂ＋）を、例えば１００　ＫｅＶで、ドーズ
量ＩＸＩＱＩＳａｍ−”を打ち込みを行う。

次いで、このレジストを除去し、別に、各々のトランジ
スタ形成領域で、コレクタコンタクト部領域として、レ
ジストのパターンニングを行う。

更にｎ°形コレクタコンタクト領域を確保するため、燐
（Ｐ”）イオンの打ち込みを行う。

以上のイオン打ち込みによって損傷したシリコンの結晶
性を回復させ、キャリアとしての活性化をはかりながら
拡散させるため、熱アニールを行う。この熱アニールは
一般に、拡散層が深いので、１１５０℃程度の高温で、
数１０分の時間、乾燥窒素ガスのなかで行われる。

これによって、低抵抗の接地接続領域１０、およびコレ
クタコンタクト領域９が確保される。　以後、各々のト
ランジスタの素子形成工程に入るが、これ以後の工程は
既知の方法と特に変わりはないので、省略する。

〔発明が解決しようとする問題点〕

以上に説明せる、従来の製造方法によれば、ｐ形接地接
！ＩｔｅＭ域、およびｎ形コレクタコンタクト領域を形
成するため、高温度、且つ、長時間の熱処理を行うこと
が必要である。これは深さ方間の拡散と共に、横方向に
も拡散の幅が拡がり、集積回路の高密度化を阻害する要
因となっている。

更に、この高温度、且つ、長時間の熱処理は、ｎ゛形コ
レクタ埋没層のエピタキシャル成長層への這い上がりを
大きくして、コレクタ抵抗が増加して動作速度を阻害す
る問題を生じる。

本発明は、このような熱処理の温度を低下させ１、上記
の問題点を除去した半導体装置の製造方法を提案するも
のである。

Ｃ問題を解決するための手段〕 上記問題点を解決するために、本発明では、一導電形半
導体基板（上記説明ではｐ形）上に、反対導電膨拡散層
を設け、更に、該基板上に絶縁膜を選択的に形成した後
、反対導電形（上記説明ではｎ形）半４体層をエピタキ
シャル成長させ、次いで前記選択的に形成した絶縁膜を
除去して、基板上に成長させた多結晶シリコン領域を、
一導電形接地接’ａｅＭ域、および反対導電形コレクタ
コンタクト領域とするため、それぞれの導電形の不純物
を拡散する工程が含まれる、半導体装置の製造方法を提
案するものである。

〔作用〕

上記に説明せる多結晶シリコン層を接地接続領域、およ
びコレクタコンタクト領域として用いるので、従来の方
法で必要とした高温度、且つ、長時間の熱処理は、温か
に低い温度、あるいは短時間で処理可能となった。これ
により接地接続領域の大型化、コレクタ埋没層の這い上
がりは軽減され、処理工数も減少する。

〔実施例〕

以下、図面を参照して実施例によって詳細に説明する。

第１図は、本発明の製造方法による半導体装置の構造断
面図を示す。

シリコン基板１上にｎ゛形埋没Ｎ２が形成され、その上
にｎ形エピタキシャル層３を成長し、素子形成領域はＵ
字形溝４によって、他の素子と分離して形成される。コ
レクタコンタクト領域１１は多結晶シリコンよりなり、
前記埋没層２に連なっている。接地接続領域１０も同じ
く多結晶シリコン層より成りシリコン基板１に連なって
いる。

このように、多結晶シリコン層に不純物を拡散すること
により、単結晶の場合よりも、温かに低い温度か、ある
いは短時間で熱処理が完成する。

次に第２図（ａｌ〜（ｅｌで、本発明にかかわる製造方
法を工程順に断面図で説明する。

第２図（ａ）に示すように、ｐ形シリコン基板１に、ｎ
゛形埋没層２を選択的に形成し、ついで二酸化シリコン
膜（ＳｉＯ□）８を接地接続領域、およびコレクタコン
タクト領域を形成すべき領域に、選択的に成長させる。

ＳｉＯ□膜の他に、窒化シリコン膜（Ｓｉ３Ｎ−）を用
いてもよい。

次いでシリコン基板１を１０００℃以上の高温度に加熱
し、ホスフィンを混入した四塩化シリコンガス、または
モノシランガスを分解して、膜厚１．５〜２．０μｍの
ｎ形シリコン層３をエピタキシャル成長させる。３３０
ｚ膜８の幅は、非常に小さいので、此の上には、シリコ
ンの単結晶成長せず、Ｓｉｎｇに覆われていない基板上
にｎ形単結晶３が成長する。この状態を第２図（ｂｌに
示す。

次いで、溝の底に形成したＳ　ｉ　Ｏｚ膜をエツチング
除去し、モノシランガスを用いて約４５０℃の低温気相
成長法により、多結晶シリコン層５を全面にわたって成
長させる。この状態を第２図（Ｃ１に示す。

更に、基板全面にわたって、多結晶シリコン層の研磨を
行って、ｎ形単結晶層を露出させる。次いで、Ｕ字溝絶
縁物分離層を形成する工程に移る。

この工程は、従来の技術の項で述べた方法と変わらない
。即ち、保護皮膜層を成層の後、Ｕ字溝を形成すべき領
域をパターンニングし、反応性スパッタエツチング法に
より、０字形溝４をｐ形シリコン基板１に達するまで蝕
刻する。反応性スパッタエツチングは異方性であり、狭
く、且つ深いＵ字溝を蝕刻することが可能である。

次いで、Ｕ字溝部分を酸素雰囲気東で熱酸化を行い、続
いてＵ字溝を埋めつくすまで多結晶シリコンを気相成長
させる。

更に、基板全面にわたって多結晶シリコン層を研磨、お
よびエツチング処理を行って、平坦化する。この状態を
第２図（ｄ）に示す。

次いで、第２図（ｅ）に示すごとく、フォトレジスト法
により接地接続領域部１０を除いて、他をレジストにて
カバーし、硼素Ｂ″′のイオン打ち込みを行う。

更に、レジスト膜の除去を行い、引き続きコレクタコン
タクト領域部９を露出させ、他をレジスト膜で覆い、燐
Ｐ゛のイオン打ち込みを行う。

接地接続領域部、およびコレクタコンタクト領域部に打
ち込まれた、不純物イオンにより損傷した、シリコンの
結晶性の回復、およびキャリアとしての活性化のため熱
アニールを実施する。

この熱アニールは多結晶シリコン領域であるので、単結
晶の場合に比較して比較的低い、約１０００℃、数１０
分の乾燥窒素ガス中で行われる。

この後の素子形成以降の工程については、従来の方法と
特に変わりはない。このような製造方法により、第１図
に示す半導体装置を完成することが出来る。

〔発明の効果〕

さて、以上の説明から明らかなように、本発明によれば
接地接続領域、およびコレクタコンタクト領域が多結晶
シリコンで形成された構造より成るため、これらの領域
での熱処理温度の低下が可能となり、そのため、不純物
が広く拡散せず、これらの領域を小さくすることが可能
となる。またコレクタ埋没層の這い上がり拡散も太き（
進まずに、コレクタ抵抗も小さくなって、動作特性も改
善される。

従って、本発明はＩＣの高集積化、高性能化に寄与する
ものである。また、本発明は、コレクタコンタクト拡散
を必要としない場合は、接地接続領域を形成するために
のみ使われる。

【図面の簡単な説明】

第１図は、本発明にかかわる製造方法による半導体装置
の構造断面図を示す。 第２図（ａ）〜（ｅ）は、その製造方法を工程順に、断
面図にて示す。 第３図（ａ）〜（ｄ）は、従来の方法による製造方法を
工程順に、断面図にて示す。 図面において、１はシリコン基板、２はコレクタ埋没層
、３はｎ形エピタキシャル成長層、４はＵ字溝絶縁分離
層、５，１６は多結晶シリコン層、６はベース領域、７
はエミッタ領域、８．１３．１５．１７は二酸化シリコ
ン層、９はコレクタコンタクト領域、ｌＯは接地接続領
域、１１はレジスト膜、１２はイオン打ち込み領域、１
４は窒化シリコン膜をそれぞれ示す。 第１図 第２図 第２図 （Ｃ） 第３図 第３図 （ｄン

Claims (1)

【特許請求の範囲】
1. 　一導電形半導体基板に該半導体基板とは反対の導電形
   拡散層を選択的に形成し、該半導体基板上に絶縁膜を選
   択的に形成した後、反対導電形半導体層をエピタキシャ
   ル成長し、次いで、前記選択的に形成した絶縁膜を除去
   し、その上に多結晶シリコン層を成長させ、次いで、一
   導電形半導体基板上の接地接続領域に成長した多結晶シ
   リコン層には一導電形不純物を、また必要に応じて形成
   された、反対導電形拡散層上のコレクタコンタクト領域
   に成長した多結晶シリコン層には反対導電形不純物を拡
   散して、それぞれを接地接続領域、およびコレクタコン
   タクト領域として形成する工程が含まれていることを特
   徴とする半導体装置の製造方法。