KR960000380B1 - 바이폴라 트랜지스터의 제조 방법 - Google Patents
바이폴라 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR960000380B1 KR960000380B1 KR1019920010403A KR920010403A KR960000380B1 KR 960000380 B1 KR960000380 B1 KR 960000380B1 KR 1019920010403 A KR1019920010403 A KR 1019920010403A KR 920010403 A KR920010403 A KR 920010403A KR 960000380 B1 KR960000380 B1 KR 960000380B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bipolar transistor
- forming
- trench
- ion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000002955 isolation Methods 0.000 claims description 36
- 150000002500 ions Chemical class 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 바이폴라 트랜지스터의 단면도이고,
제2도는 (a)-(b)도는 본 발명의 한 실시예에 따른 바이폴라 트랜지스터의 제조방법을 그 공정 순서에 따라 도시한 단면도이며,
제3도는 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터의 단면도이다.
본 발명은 바이폴라(bipolar) 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는 바이폴라 트랜지스터의 소자 분리 영역을 이온 주입, 트렌치(trench)식각 및 증착 등의 방법으로 제조하여 신뢰성을 향상시킬 수 있는 바이폴라 트랜지스터의 제조 방법에 관한 것이다.
최근 반도체 장치의 고집적화, 메모리 용량의 증가 등의 추세에 따라, 특히 반도체 장치에서 많은 면적을 차지하는 소자 분리 영역의 면적을 최소화하는 것이 중요한 과제가 되고 있다. 이러한 소자 분리 기술은 LOCOS(Local Oxidation of Silicon), SWAMI(Side Wall Masked Isolation), SEPOX(Selective Poly Sileicon Oxidation ) 등 소자 분리 면적이 상대적으로 넓은 방법과, 트렌치에 의한 소자 분리 방법 및 선택적 방법 등 상대적으로 좁은 면적을 갖는 방식이 있다. SEPOX 방법은 다결정 실리콘을 산화시켜 필드 산화막을 형성하는 것으로 LOCOS 방법에 비해 버드 빅(bird's beak)이 작아 스트레스 등에 의해 반도체 기판의 표면에 발생되는 결함을 최소화할 수 있으나 공정이 복잡하다는 문제점을 가지고 있다. 또한 트렌치를 이용한 소자 분리 방법은 LOCOS에 의해 형성된 같은 깊이의 필드 산화막에 비해 폭이 매우 좁고, CMOS 구조에서 래치 업(latch up) 현상을 방지할 수 있는 등의 이점이 있어 CMOS에서 N 채널과 P 채널을 분리하는 등에 널리 사용된다.
제1도는 종래 바이폴라 트랜지스터의 단면도로서, 특히 바이폴라 트랜지스터의 소자 분리 영역을 통상의 LOCOS 공정에 의한 필드 산화막으로 형성한 것이다.
P형 규소(Si) 반도체 기판(11)의 소정 부분에 N형 불순물로 매몰층(12)이 형성되어 있으며, 반도체 기판(11)의 상부 및 매몰층(12) 상부에 1-2μm정도 두께의 에피층(13)이 형성되어 있다. 또한 매몰층(12) 양쪽의 에피층(13)에 매몰층(12)과 소정 간격 떨어지도록 소자의 분리를 위한 다수의 소자 격리영역(14)이 고농도의 P형 불순물로 형성되어 있으며, 소자 격리 영역(14)의 상부에는 통상의 LOCOS 공정에 의한 필드산화막(15)이 산화규소로 형성되어 있다. 이때 매몰층(12) 상의 에피층(13)의 소정부분에는 콜렉터 싱크(16)와 베이스 영역(17)을 분리하기 위한 필드 산화막(15-1)이 형성되어 있다. 이러한 필드 산화막(15,15-1)과 소자 격리 영역(14)에 의해 소자들이 서로 분리된다. 또한 상기 필드 산화막(15-1)에 의해 나누어진 매몰층(12) 상부의 에피층(13)의 한 쪽에 콜렉터 싱크(16)가 상기 매몰층(12)과 맞닿도록 N형 불순물로 형성되어 있다. 또한 에피층(13)의 다른쪽 상부에는 베이스 영역(17)이 P형 불순물로 형성되어 있으며, 베이스 영역(17)의 한 쪽 상부와 콜렉터 싱크(16)의 상부 표면에는 N형 불순물로 에미터 영역 및 콜렉터영역(18)이 형성되어 있다. 매몰층(12), 소자 격리 영역(14), 콜렉터 싱크(16)등은 통상의 이온 주입 및 확산 공정에 의해 형성된다.
상술한 종래의 LOCOS 방법에 의한 바이폴라 트랜지스터의 소자 분리 영역의 형성 방법은 소자 분리 영역으로 사용되는 필드 산화막이 0.5μm 이상으로 매우 두꺼워 열산화 공정시 많은 시간이 필요한 문제점이 있다.
또한 이러한 장시간의 열산화 공정에 의해 소자 격리 영역의 불순물이 소자를 형성할 활성 영역으로 깊이 측면 확산된다. 상기 측면 확산에 의해 콜렉터 싱크 및 베이스 영역이 소자 격리 영역과 가까워지므로 바이폴라 트랜지스터의 내압이 떨어져 신뢰성이 감소되는 문제점이 있다.
또한 이러한 측면 확산을 고려하여 소자 격리 영역을 너무 떨어뜨리면 반도체 기판 상의 활성 영역이 더욱 작아지므로 고집적화가 어려운 문제점이 있다.
또한 필드 산화막이 양측 끝에 생성되는 버드 빅(bird's beak)에 의해 반도체 기판과의 경계면에 전위 등의 결함이 발생되어 반도체 기판이 스트레스를 받아 바이폴라 트랜지스터의 신뢰성이 떨어지며, 소자들이 형성될 활성 영역으로 상기 필드 산화막이 침투하므로 고집적화가 어려운 문제점이 있다.
본 발명의 목적은 종래의 SWAMI 및 SEPOX 방법에 비하여 공정이 간단하면서도 소자 분리 영역과 반도체 기판의 활성 영역의 표면에 결함 생성을 방지하여 반도체 장치의 신뢰성을 향상시킬 수 있으며, 소자분리에 필요한 면적을 감소시켜 반도체 장치를 고집적화할 수 있는 바이폴라 트랜지스터의 제조 방법을 제공함에 있다.
또한 이 발명의 또 다른 목적은 소자 격리 영역의 불순물의 활성 영역으로의 측면 확산을 최소화하여 바이폴라 트랜지스터의 신뢰성을 향상시키고, 동시에 고집적화 할 수 있는 바이폴라 트랜지스터의 제조 방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위하여 이 발명은 제1도전형의 반도체 기판의 소정 부분에 제2도전형의 매몰층을 형성하고 상기 반도체 기판 상에 에피층을 형성하며 상기 에피층 상에 형성하는 바이폴라 트랜지스터의 제조 방법에 있어서 상기 매몰층 양측의 에피층에 소자 분리를 위한 소자 격리 영역들을 형성하기 위하여 제1도전형의 불순물로 제1이온층들을 형성하는 공정과, 상기 매몰층 상의 에피층의 소정 부분에 콜렉터 싱크를 형성하기 위한 제2이온층을 제2도전형의 불순물로 형성하는 공정과, 상기 제1 및 제2이온층들의 양측의 에피층을 소정 두께 제거하여 트렌치들을 형성하는 공정과, 상기의 트렌치들이 메워지도록 절연층을 형성하는 공정과, 상기 제1 및 제2이온층들을 열확산시켜 소자 격리 영역들과 콜렉터 싱크를 형성하는 공정과, 상기 트렌치들을 메운 제2절연층만 남기고 에피층 상의 절연층을 제거하는 공정을 구비하는 바이폴라 트랜지스터의 제조 방법을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바이폴라 트랜지스터의 제조방법의 실시예를 상세히 설명한다.
제2도 (a)-(d)는 본 발명의 한 실시예에 따른 바이폴라 트랜지스터의 제조 공정도이다.
제2도 (a)를 참조하면, 결정면이 〈100〉인 P형 규소 반도체 기판(21)의 소정 부분에 통상의 이온 주입 및 열확산에 의해 As 또는 Sb등의 N형 불순물로 매몰층(22)을 형성한 후, 반도체 기판(21)상에 0.5-4Ωcm의 비저항을 갖는 에피층(23)을 1-2μm 정도의 두께로 형성한다. 그 다음 에피층(23)의 상부에 물리기상증착 또는 화학기상증착 등의 방법으로 400-800Å 정도 두께의 제1절연층(24)을 산화규소 또는 질화규소로 형성한 후, 제1절연층(24) 상에 (22)의 양끝과 소정 간격 떨어진 부분의 제1절연층(24)이 노출되도록 제1감광막 패턴(25)을 형성한다. 이때 제1절연층(24)은 후속 이온 주입 공정시에 에피층(23)의 표면이 손상되는 것을 방지하기 위한 것이다. 그 다음 제1감광막 패턴(25)을 마스크로 하여 제1절연층(24) 하부의 에피층(23)에 B등의 P형 불순물 이온을 주입하여 매몰층(22)의 양끝과 소정 간격 떨어진 제1이온층(26)을 형성한다. 이때 제1이온층(26)은 0.5-3E15 ions/cm2정도의 도즈로 80KeV 정도의 에너지로 이온 주입한 것이다.
제2도(b)를 참조하면, 제1감광막 패턴(25)을 제거한 후, 바이폴라 트래지스터의 콜렉터 싱크가 형성될 부분의 매몰층(22)상의 에피층(23)의 소정 부분이 노출되도록 제2감광막 패턴(27)을 형성한다. 그 다음 제감광막 패턴(27)을 마스트로 하여 매톨층(22)상의 에피층(23)에 콜렉터 싱크를 형성하기 위한 제2이온층(28)을 As, P 등의 N형 불순물로 0.5-3E15 ions/㎠ 정도의 도즈로 80KeV 정도의 에너지로 이온 주입하여 형성한다.
제2도 (c)를 참조하면, 제2감광막 패턴(27)을 제거한 후, 제1이온층(26)의 양측 끝단과, 제1이온층(26)과 떨어진 제2이온층(28)의 끝단이 노출되도록 제3감광막 패턴(29)을 형성한다. 그 다음 제3감광막패턴(29)에 의해 노출된 제1절연층(24)과 에피층(23)의 소정 두께를 반응성 이온 식각 등의 이방성 식각방법으로 식각하여 소자 분리를 위한 트렌치(30)를 형성한다. 이때 트렌치(30)는 0.8-1.5μm 정도의 깊이가 되도록 한다.
제2도 (d)를 참조하면, 제3감광막 패턴(29)을 제거한 후, 구조의 전 표면에 물리기상증착 또는 화학기상증착 등의 방법으로 7,000-11,000Å 정도 두께의 제2절연층(31)을 산화규소 또는 질화규소로 형성하여 트렌치(30)들을 메운다. 그 다음 에피층(23)상의 제2절연층(31)을 에치백 또는 폴리싱 방법으로 제거하여 트렌치(30)를 메운 부분만 남도록 한 후, 반도체 기판(21)을 1,000-1,100℃에서 열처리하여 제1 및 제2이온층(26,28)을 활성화한다. 이때 제2이온층(28)은 트렌치(30)에 의해 격리되는 콜렉터 싱크(32)가 되어 매몰층(22)과 접촉되며, 제1이온층(26)은 에피층 (23)상의 소자 분리를 위한 소자 격리 영역(33)이 된다. 따라서 트렌치(30)를 메운 제2절연층(31)과 소자 격리 영역(33)으로 바이폴라 트랜지스터가 다른 소자와 분리된다.
그 다음 매몰층(22)상의 에피층(23)에는 통상의 방법으로 P형 불순물로 베이스 영역(34)과 N형 불순물로 에미터 영역(35)을 형성하여 바이폴라 트랜지스터를 형성한다.
제3도는 이 발명의 다른 실시예에 따른 바이폴라 트랜지스터의 단면도로서, 제2도와 동일 부분은 동일한 도면 번호를 부여하였다. 제2도의 방법과 같은 방법으로 매몰층(22), 에피층(23), 소자 격리 영역(33), 콜렉터 싱크(32) 및 트렌치(30)를 형성한 후, 구조의 전 표면에 열산화막(40)과 질화규소막(41) 그리고 단차피복성이 우수한 다결정 실리콘층(42)을 각각 500-1,000, 800-1,500, 5,000-15,000Å 정도의 두께로 순차적으로 적층하여 트렌치(30)를 메운 다음 트렌치(30) 이외의 부분은 제거하여 바이폴라 트랜지스터를 형성한 것이다.
상술한 바와 같이 이 발명은 바이폴라 트랜지스터의 제조 방법에 있어서, 소자간의 분리를 위한 소자 격리 영역과 콜렉터 싱크를 형성하기 위한 제1 및 제2이온층을 형성한 후, 제1 및 제2이온층들의 양측에 이방성 식각 방법으로 트렌치를 형성하였다. 그 다음 트렌치를 절연 물질로 물리기상증착 또는 화학기상증착의 방법으로 메운 후, 트렌치 이외 부분의 절연 물질을 제거하여 소자 격리 영역과 트렌치로 이루어지는 소자 분리 영역을 형성하였다.
따라서 이 발명의 바이폴라 트랜지스터의 소자 분리 영역의 절연물을 열산화가 아닌 물리기상증착 또는 화학기상증착 등의 방법으로 형성하여 종래의 SWAMI 방법이나 SEPOX 방법에 비하여 공정이 간단하며, 소자 분리 영역의 생성시 반도체 기판에 스트레스를 주지 않아 반도체 기판의 표면에 결함 생성을 방지할 수 있고, 종래의 LOCOS 공정에서 선택적 열산화막을 형성하는 것과 같은 장시간의 가열 공정이 없으므로 소자 격리 영역을 형성하는 불순물의 측면 확산이 적어 바이폴라 트랜지스터의 신뢰성을 향상시킬 수 있는 이점이 있다. 또한 이 발명은 소자 분리 영역이 차지하는 면적이 작으므로 반도체 장치를 고집적화할 수 있는 이점이 있다.
Claims (8)
- 제1도전형의 반도체 기판의 소정 부분에 제2도전형의 매몰층을 형성하고 상기 반도체 기판 및 상기 매몰층 위에 에피층을 형성하며 상기 에피층 상에 형성하는 바이폴라 트랜지스터의 제조 방법에 있어서, 상기 매몰층 양측의 상기 에피층에 소자 분리를 위한 소자 격리 영역들을 형성하기 위하여 제1도전형의 불순물로 다수의 제1이온층을 형성하는 공정, 상기 매몰층 상의 상기 에피층의 소정 부분에 콜렉터 싱크를 형성하기 위한 제2이온층을 제2도전형의 불순물로 형성하는 공정, 상기 제1 및 제2이온층의 양끝과 상기 에피층을 소정 두께 제거하여 다수의 트렌치를 형성하는 공정, 절연층을 형성하여 상기 트렌치를 메우는 공정, 상기 제1 및 제2이온층을 열확산시켜 소자 격리 영역들과 콜렉터 싱크를 형성하는 공정, 그리고 상기 트렌치들을 메운 제2절연층만 남기고 상기 에피층 상의 절연층을 제거하는 공정을 포함하는 바이폴라 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1이온층을 형성하기 전에 400-800μm 두께의 절연막을 추가로 형성하여 후속 공정시 상기 에피층 표면의 손상을 방지하는 바이폴라 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 트렌치를 0.8-1.5μm의 깊이로 형성하는 바이폴라 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 트렌치 형성 공정을 이방성 식각 방법으로 행하는 바이폴라 트랜지스터의 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 절연층 및 절연막을 산화규소 및 질화규소로 이루어지는 군에서 임의로 선택되는 하나의 절연 물질로 형성하는 바이폴라 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 절연층을 열산화층-질화규소층-다결정 실리콘층을 순차적으로 적층하여 형성하는 바이폴라 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2이온층의 확산을 1000-1100℃의 온도에서 행하는 바이폴라 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 트랜치를 메운 절연층을 제외한 상기 에피층 상의 절연층의 제거 공정을 에치백 및 폴리싱으로 이루어지는 군에서 임의로 선택되는 하나의 방법으로 행하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010403A KR960000380B1 (ko) | 1992-06-16 | 1992-06-16 | 바이폴라 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010403A KR960000380B1 (ko) | 1992-06-16 | 1992-06-16 | 바이폴라 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001328A KR940001328A (ko) | 1994-01-11 |
| KR960000380B1 true KR960000380B1 (ko) | 1996-01-05 |
Family
ID=19334732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920010403A KR960000380B1 (ko) | 1992-06-16 | 1992-06-16 | 바이폴라 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000380B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293357B2 (en) * | 2012-07-02 | 2016-03-22 | Texas Instruments Incorporated | Sinker with a reduced width |
-
1992
- 1992-06-16 KR KR1019920010403A patent/KR960000380B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001328A (ko) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1148269A (en) | High performance pnp and npn transistor structure and process for fabricating same | |
| EP0004298B1 (en) | Method of fabricating isolation of and contact to burried layers of semiconductor structures | |
| US4269636A (en) | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking | |
| EP0137906B1 (en) | Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body | |
| JP3157357B2 (ja) | 半導体装置 | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| US4472873A (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| KR100379336B1 (ko) | 반도체 소자의 분리영역 제조방법 | |
| US4868631A (en) | Bipolar transistor with shallow junctions and capable of high packing density | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US4799099A (en) | Bipolar transistor in isolation well with angled corners | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| KR960000380B1 (ko) | 바이폴라 트랜지스터의 제조 방법 | |
| KR0161432B1 (ko) | 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법 | |
| JPH1174283A (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| EP0253538B1 (en) | A vlsi self-aligned bipolar transistor | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| KR100250098B1 (ko) | 아이솔레이션영역 및 그형성방법 | |
| JPH05166823A (ja) | 半導体装置の製造方法 | |
| EP0316562A2 (en) | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| KR100193338B1 (ko) | 반도체 소자의 분리 구조 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee | ||
| G170 | Publication of correction |